JP5089891B2 - 不揮発性記憶素子の製造方法 - Google Patents
不揮発性記憶素子の製造方法 Download PDFInfo
- Publication number
- JP5089891B2 JP5089891B2 JP2006045171A JP2006045171A JP5089891B2 JP 5089891 B2 JP5089891 B2 JP 5089891B2 JP 2006045171 A JP2006045171 A JP 2006045171A JP 2006045171 A JP2006045171 A JP 2006045171A JP 5089891 B2 JP5089891 B2 JP 5089891B2
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- film
- oxide film
- floating gate
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
前記フローティングゲートに接するCVD酸化膜を設ける工程と、
前記CVD酸化膜に接するとともに、前記フローティングゲートの少なくとも一部分と対向するコントロールゲートを設ける工程と、
を含み、
前記CVD酸化膜を設ける前記工程が、
前記フローティングゲート上に、前記CVD酸化膜を形成する工程と、
前記CVD酸化膜を形成する前記工程の後、窒素含有ガスと酸素とを含む雰囲気に前記CVD酸化膜を曝し、前記フローティングゲートとの界面近傍に窒素濃度の高い層が形成され、前記フローティングゲートとの界面では酸化膜層が形成されることによって、前記フローティングゲート側の界面の改質を行う工程と、
を含むことを特徴とする不揮発性記憶素子の製造方法が提供される。
(i)消去動作
ソース領域128とドレイン領域142に接地電位を印加するとともに、コントロールゲート103に所定の正電位(約13〜14V)を印加すると、フローティングゲート101の電子は、F−Nトンネル現象によって励起され、コントロールゲート103に移動する。ここで、フローティングゲート101にするどいエッジ部148が形成されているため、電界を集中させることができ、トンネル効果を促進して消去効率を向上させることができる。これにより、フローティングゲート101に電子が捕獲されていない状態となる。
(ii)書き込み動作
ドレイン領域142に所定の正電位(約1〜2V)を印加すると、チャネル付近の電子が活性化される(ホットエレクトロンの生成)。つづいて、コントロールゲート103に所定の正電位(約0.1V)を印加し、ソース領域128にも所定の電位(約7〜9V)を印加する。これにより、ドレイン領域142で発生した電子がドレイン領域142からチャネル領域を経てソース領域128へ流れる。このとき、ホットエレクトロンがフローティングゲート101へ取り込まれる。
(iii)読み出し動作
ソース領域128に接地電位を印加するとともに、ドレイン領域142に所定の正電位(約0.5V)を印加する。また、コントロールゲート103にも所定の正電位(約2〜3V)を印加する。ドレイン領域142とソース領域128間を流れる電流の有無をデータとして読み出す。
ステップ101:半導体基板(シリコン基板112)の表面近傍のチャネル形成領域上に、フローティングゲート101を設ける工程、
ステップ102:フローティングゲート101に接する絶縁膜(インターポリ絶縁膜134)を設ける工程、および
ステップ103:インターポリ絶縁膜134に接するとともに、フローティングゲート101の少なくとも一部分と対向するコントロールゲート103を設ける工程。
ステップ102のインターポリ絶縁膜134を設ける工程は、
ステップ201:フローティングゲート101上に、インターポリ絶縁膜134を形成する工程、および
ステップ202:インターポリ絶縁膜134を形成する工程(ステップ201)の後、窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜134を曝し、インターポリ絶縁膜134の窒化と酸化とを同時に行う工程。
ステップ201のインターポリ絶縁膜134を形成する工程は、減圧CVD法によりHTO膜を成膜する工程を含む。また、ステップ201〜ステップ202の工程を、すべて同じ減圧CVD装置(減圧CVD炉)により処理することができる。こうすることにより、インターポリ絶縁膜134を設ける工程(ステップ102)をさらに簡素化することができる。
ステップ202の窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜134を曝し、インターポリ絶縁膜134の窒化と酸化とを同時に行う工程は、NOとO2とを含む雰囲気中でインターポリ絶縁膜134を加熱する工程を含む。また、これに代えて、N2OとO2とを含む雰囲気中でインターポリ絶縁膜134を加熱する工程とすることもできる。
ステップ202の窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜134を曝し、インターポリ絶縁膜134の窒化と酸化とを同時に行う工程は、インターポリ絶縁膜134のフローティングゲート101に接する表面を平滑化する工程である。
ステップ202の窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜134を曝し、インターポリ絶縁膜134の窒化と酸化とを同時に行う工程は、インターポリ絶縁膜134を酸化することによりインターポリ絶縁膜134を厚さ方向に成長させる工程を含む。インターポリ絶縁膜134を厚さ方向に成長させる工程は、インターポリ絶縁膜134の厚さをたとえば0.3nm以上3nm以下増加させる工程である。
上述したように、インターポリ絶縁膜134は、フローティングゲート101の加工後に形成される。本実施形態において、インターポリ絶縁膜134は、HTO膜形成(ステップ201)後、HTO膜に窒素含有ガスと酸素を同時に接触させて、HTO膜中に窒素を導入するとともに増膜させる(ステップ202)ことにより形成される。
不揮発性記憶素子110においては、インターポリ絶縁膜134を作製する工程において、CVD法によりHTO膜を成膜した後(ステップ201)、HTO膜の酸化と窒化が同時に進行する条件で、HTO膜をアニールする(ステップ202)。CVD法で得られる酸化膜のアニールを、窒化ガスと酸化ガスとを使用し、窒化と酸化とが同時進行する条件において実施するため、以下の効果が得られる。
図7(a)および図7(b)は、本実施形態のインターポリ絶縁膜134の製造工程を示す断面図である。図7(a)に示したように、シリコン基板112(不図示)上にカップリング酸化膜(シリコン酸化膜114)およびフローティングゲート101が形成されている。この後、フローティングゲート101およびシリコン基板112上に、HTO膜としてCVD酸化膜149を形成する。このとき、フローティングゲート101およびシリコン基板112とCVD酸化膜149との界面151において、CVD酸化膜149の表面は粗く、ダングリングボンドが残存する。
図1に示した不揮発性記憶素子110の製造工程のうち、インターポリ絶縁膜134となるHTO膜の改質のアニール処理を、NOまたはN2OガスとO2ガスとに加えて、さらにN2ガスを加えた雰囲気中で行ってもよい。
図6は、不揮発性記憶素子110の他の実施の形態を示す図である。図6において、フローティングゲートFG101は、シリコン酸化膜114を介してシリコン基板112上に設けられ、フローティングゲートFG101に隣接してソース/ドレイン領域160が設けられている。フローティングゲートFG101上にはインターポリ絶縁膜134を介してコントロールゲートCG103が設けられている。
第一の実施形態に記載の方法を用いて、図1に示した不揮発性記憶素子110を作製した。
図1に示した不揮発性記憶素子110の製造工程のうち、HTO膜の改質処理の工程の雰囲気を、実験例1の方法に代えて、NOのみを含みO2を含まない雰囲気として、不揮発性記憶素子を作製した。
図1に示した不揮発性記憶素子110の製造工程のうち、HTO膜の改質処理の工程の雰囲気を、実験例1の方法に代えて、O2のみを含みNOを含まない雰囲気として、不揮発性記憶素子を作製した。
図1に示した不揮発性記憶素子110の製造工程のうち、HTO膜の改質処理を、実験例1の方法に代えて、NOのみを含みO2を含まない雰囲気中でアニールした後、さらに、O2のみを含みNOを含まない雰囲気でアニールする二段階処理の方法で不揮発性記憶素子を作製した。
得られた不揮発性記憶素子の非選択セルのディスターブ特性を評価した。また、不揮発性記憶素子中のインターポリ絶縁膜のフローティングゲートとの界面側の表面粗さを測定した。
103 コントロールゲート
110 不揮発性記憶素子
112 シリコン基板
114 シリコン酸化膜
116 FGポリシリコン膜
118 シリコン窒化膜
120 Pウェル
124 第一のHTO膜
126 第二のHTO膜
128 ソース領域
130 ソースポリシリコン膜
132 保護酸化膜
134 インターポリ絶縁膜
136 CGポリシリコン膜
138 シリコン窒化膜
140 ゲートポリシリコン膜
142 ドレイン領域
143 ドレイン電極
144 Wプラグ
145 ビットライン
146 CoSix層
147 層間絶縁膜
148 エッジ部
149 CVD酸化膜
150 シリコン窒化膜
151 界面
153 酸窒化膜層
154 酸化膜層
160 ソース/ドレイン領域
Claims (7)
- 半導体基板の表面近傍のチャネル形成領域上に、フローティングゲートを設ける工程と、
前記フローティングゲートに接するCVD酸化膜を設ける工程と、
前記CVD酸化膜に接するとともに、前記フローティングゲートの少なくとも一部分と対向するコントロールゲートを設ける工程と、
を含み、
前記CVD酸化膜を設ける前記工程が、
前記フローティングゲート上に、前記CVD酸化膜を形成する工程と、
前記CVD酸化膜を形成する前記工程の後、窒素含有ガスと酸素とを含む雰囲気に前記CVD酸化膜を曝し、前記フローティングゲートとの界面近傍に窒素濃度の高い層が形成され、前記フローティングゲートとの界面では酸化膜層が形成されることによって、前記フローティングゲート側の界面の改質を行う工程と、
を含むことを特徴とする不揮発性記憶素子の製造方法。 - 請求項1に記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に前記CVD酸化膜を曝す前記工程が、NOとO2とを含む雰囲気中で前記CVD酸化膜を加熱する工程を含むことを特徴とする不揮発性記憶素子の製造方法。 - 請求項1に記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に前記CVD酸化膜を曝す前記工程が、N2OとO2とを含む雰囲気中で前記CVD酸化膜を加熱する工程を含むことを特徴とする不揮発性記憶素子の製造方法。 - 請求項1乃至3いずれかに記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に前記CVD酸化膜を曝す前記工程が、前記CVD酸化膜の前記フローティングゲートに接する表面を平滑化する工程であることを特徴とする不揮発性記憶素子の製造方法。 - 請求項1乃至4いずれかに記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に前記CVD酸化膜を曝す前記工程が、前記酸化膜層を厚さ方向に成長させる工程を含むことを特徴とする不揮発性記憶素子の製造方法。 - 請求項5に記載の不揮発性記憶素子の製造方法において、
前記酸化膜層を厚さ方向に成長させる前記工程が、前記CVD酸化膜の厚さを0.3nm以上3nm以下増加させる工程であることを特徴とする不揮発性記憶素子の製造方法。 - 請求項1乃至6いずれかに記載の不揮発性記憶素子の製造方法において、
前記CVD酸化膜を形成する前記工程が、減圧CVD法によりHTO膜を成膜する工程を含むことを特徴とする不揮発性記憶素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045171A JP5089891B2 (ja) | 2005-03-08 | 2006-02-22 | 不揮発性記憶素子の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064628 | 2005-03-08 | ||
JP2005064628 | 2005-03-08 | ||
JP2006045171A JP5089891B2 (ja) | 2005-03-08 | 2006-02-22 | 不揮発性記憶素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287204A JP2006287204A (ja) | 2006-10-19 |
JP5089891B2 true JP5089891B2 (ja) | 2012-12-05 |
Family
ID=37408710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006045171A Expired - Fee Related JP5089891B2 (ja) | 2005-03-08 | 2006-02-22 | 不揮発性記憶素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5089891B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288479A (ja) * | 2007-05-21 | 2008-11-27 | Nec Electronics Corp | 不揮発性メモリセル用の評価素子及びこれを含む半導体チップ、ウェハ、及び、これらの製造方法 |
JP5106022B2 (ja) * | 2007-09-28 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3439076B2 (ja) * | 1997-07-18 | 2003-08-25 | 三洋電機株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP3258943B2 (ja) * | 1997-07-23 | 2002-02-18 | 三洋電機株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP4076638B2 (ja) * | 1998-10-26 | 2008-04-16 | 富士通株式会社 | 半導体装置の製造方法 |
JP3372030B2 (ja) * | 1999-10-04 | 2003-01-27 | 日本電気株式会社 | 薄膜絶縁膜の形成方法 |
JP2001189314A (ja) * | 1999-12-27 | 2001-07-10 | Toshiba Microelectronics Corp | 半導体装置の製造方法 |
JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
JP2005243948A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
-
2006
- 2006-02-22 JP JP2006045171A patent/JP5089891B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006287204A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
JP5007017B2 (ja) | 半導体装置の製造方法 | |
US7115469B1 (en) | Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process | |
EP3002780B1 (en) | Method of manufacturing semiconductor device | |
US6228717B1 (en) | Method of manufacturing semiconductor devices with alleviated electric field concentration at gate edge portions | |
JP4909708B2 (ja) | 半導体装置およびその製造方法 | |
US20070269972A1 (en) | Method of manufacturing a semiconductor device | |
JP2007287859A (ja) | 半導体装置の製造方法 | |
US20030153149A1 (en) | Floating gate nitridation | |
JP4902716B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20060110942A1 (en) | Method of manufacturing flash memory device | |
US6984562B2 (en) | Method for forming dielectric layer between gates in flash memory device | |
US6849897B2 (en) | Transistor including SiON buffer layer | |
US7776686B2 (en) | Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film | |
US20120032253A1 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
US6218227B1 (en) | Method to generate a MONOS type flash cell using polycrystalline silicon as an ONO top layer | |
JP4907999B2 (ja) | 半導体装置の製造方法 | |
JP5089891B2 (ja) | 不揮発性記憶素子の製造方法 | |
JPH0677493A (ja) | 半導体装置及びその製造方法 | |
KR20000069305A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2005243948A (ja) | 不揮発性記憶素子およびその製造方法 | |
US20020145162A1 (en) | Non-volatile semiconductor storage device and method for producing the same | |
US20050153503A1 (en) | Method of manufacturing flash memory device | |
US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
JP2008098420A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110812 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |