JPH10321740A - 半導体不揮発性メモリトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＭＯＮＯＳ型半導体不揮発性メモリトランジ
スタで、データ保持特性を低下することなく、データ書
き換え速度を速くする。 【解決手段】 半導体基板１上に、トンネル絶縁膜３１
とメモリ窒化膜５とトップ酸化膜６とからなるメモリ絶
縁膜８を介してメモリゲート電極９を設けた半導体不揮
発性メモリトランジスタにおいて、そのトンネル絶縁膜
３１を、酸素と窒素を含むシリコン窒化酸化膜３と酸素
リッチシリコン窒化酸化膜４とによって構成し、トンネ
ル絶縁膜３１の半導体基板１との界面近傍の窒素含有量
を、メモリ窒化膜５との界面近傍の窒素含有量より多く
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体不揮発性
メモリトランジスタの構造とその製造方法とに関し、特
にメモリ絶縁膜がトンネル絶縁膜とメモリ窒化膜とトッ
プ酸化膜とからなるいわゆるＭＯＮＯＳ（Metal Oxide
Nitride Oxide Semiconductor ）型と称される半導体不
揮発性メモリトランジスタのメモリ特性の向上と信頼性
を高める技術に関するものである。

【０００２】

【従来の技術】一般に、ＭＯＮＯＳ型の半導体不揮発性
メモリトランジスタの情報の書き換えは、メモリゲート
電極にバイアス電圧を印加することにより、半導体基板
からトンネル絶縁膜を通してメモリ窒化膜中およびトン
ネル絶縁膜とメモリ窒化膜との界面およびメモリ窒化膜
とトップ酸化膜との界面に、電子あるいは正孔を注入す
ることにより行なっている。

【０００３】ここで、従来のＭＯＮＯＳ型半導体不揮発
性メモリトランジスタのＮチャネル型トランジスタの構
造を、図２５に示す模式的な断面図を用いて説明する。
図２５に示すように、Ｐ型の導電型（第１の導電型）を
示す半導体基板１の表面のメモリ素子領域の周辺にフィ
ールド酸化膜２を設け、その半導体基板１のメモリ素子
領域上に設けたトンネル絶縁膜３１とメモリ窒化膜５と
トップ酸化膜６とによってメモリ絶縁膜８を構成し、そ
のメモリ絶縁膜８上にメモリゲート電極９を設けてＭＯ
ＮＯＳ構造を構成している。

【０００４】さらに、半導体基板１のメモリ素子領域に
は、メモリゲート電極９に自己整合してＮ型の導電型
（第２の導電型）を示す高濃度不純物層からなるソース
１０とドレイン１１を設けている。そして、この半導体
基板１の全面に二酸化シリコン膜を主体とする多層配線
用絶縁膜１２を設け、その多層配線用絶縁膜１２に形成
された各コンタクトホール１３を介して、ソース１０、
ドレイン１１、および図示していないがメモリゲート電
極９にそれぞれ接続する配線１４を設けている。

【０００５】このような従来のＭＯＮＯＳ型半導体不揮
発性メモリトランジスタにおける情報の書き換えは、メ
モリゲート電極９にバイアス電圧を印加することにより
行なう。すなわち、Ｎチャネル型のメモリトランジスタ
の場合には、メモリゲート電極９にプラスのバイアス電
圧を印加し、半導体基板１およびソース１０とドレイン
１１を接地することにより、半導体基板１からトンネル
絶縁膜３１を通してメモリ絶縁膜８に電子を注入し、メ
モリ窒化膜５中およびトンネル絶縁膜３１とメモリ窒化
膜５との界面、およびメモリ窒化膜５とトップ酸化膜６
との界面に電子を捕獲する。

【０００６】この電子を捕獲したＮチャネル型のＭＯＮ
ＯＳ型半導体不揮発性メモリトランジスタのしきい値電
圧は通常より高くなる。すなわちエンハンスメント動作
をする。この場合を書き込み状態と呼ぶ。

【０００７】これとは逆に、メモリゲート電極９を接地
し、半導体基板１およびソース１０とドレイン１１にプ
ラスのバイアス電圧を印加すると、半導体基板１からト
ンネル絶縁膜３１を通してメモリ絶縁膜８に正孔を注入
し、メモリ窒化膜５中およびトンネル絶縁膜３１とメモ
リ窒化膜５との界面、およびメモリ窒化膜５とトップ酸
化膜６との界面に正孔を捕獲する。

【０００８】この正孔を捕獲したＮチャネル型のＭＯＮ
ＯＳ型半導体不揮発性メモリトランジスタのしきい値電
圧は、通常より低くなる。すなわちディプリーション動
作をする。この場合を消去状態と呼ぶ。このように、Ｍ
ＯＮＯＳ型半導体不揮発性メモリトランジスタは、半導
体基板１からトンネル絶縁膜３１を介してメモリ絶縁膜
８に電子あるいは正孔を注入することにより、書き込み
状態あるいは消去状態として情報の書き込みを行なう。

【０００９】なお、Ｐチャネル型のメモリトランジスタ
の場合には、バイアス電圧の極性と書き込み状態および
消去状態との関係が、上述したＮチャネル型のメモリト
ランジスタの場合と逆になり、正孔を注入したときが書
き込み状態で、電子を注入したときが消去状態になる。
いずれにしても、ＭＯＮＯＳ型半導体不揮発性メモリト
ランジスタにおける情報の書き換え動作は、トンネル絶
縁膜３１の膜厚、材料、および膜質に大きく依存する。

【００１０】たとえば、トンネル絶縁膜３１の膜厚が厚
くなると電子および正孔の半導体基板からの注入効率が
低下するため、書き込みスピードの低下と電子および正
孔の注入量の低下による捕獲量の低下が生じて情報の書
き込みが困難となる。このため、従来はトンネル絶縁膜
３１を、シリコン酸化膜を窒化処理することにより形成
したシリコン窒化酸化膜によって構成していた。このシ
リコン窒化酸化膜の動作を、図２６に示すエネルギーバ
ンド図を用いて説明する。

【００１１】図２６に示すエネルギーバンド図は、縦方
向にエネルギー状態を示し、横方向にＭＯＮＯＳ型半導
体不揮発性メモリトランジスタのメモリ絶縁膜８の膜構
成を示している。このエネルギーバンド図は、半導体基
板１にプラスのバイアス電圧を印加した場合で、Ｎチャ
ネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジス
タの消去動作を示しており、膜構成をそのバイアスに応
じて傾斜させて示している。

【００１２】メモリ絶縁膜８におけるトンネル絶縁膜３
１を、破線で示すシリコン酸化膜３２で構成する場合に
は、半導体基板１の正孔に対するシリコン酸化膜３２の
障壁（図２６で下側）は、約３．８ｅＶであり、電子に
対するシリコン酸化膜３２の障壁（図２６で上側）の約
３．２ｅＶに比べて高い値を示す。このため、トンネル
絶縁膜３１としてシリコン酸化膜３２を用いた場合に
は、一般的に正孔を注入する消去側の書き込みスピード
が低下する。

【００１３】このため、消去側のスピードを向上する手
段として、メモリ酸化膜８を構成するトンネル絶縁膜３
１として、シリコン酸化膜３２を窒化処理したシリコン
窒化酸化膜を用いることが行なわれている。すなわち、
シリコン酸化膜３２に代えて、図２６に実線で示すよう
にシリコン窒化酸化膜３を用いることにより、半導体基
板１の正孔に対する障壁（図２６で下側）は約３．３ｅ
Ｖとなり、シリコン酸化膜３２の障壁（約３．８ｅＶ）
より小さな値となる。この結果、正孔注入効率が向上
し、消去動作を速めることができる。

【００１４】しかしながら、メモリ窒化膜５中およびト
ンネル絶縁膜３１とメモリ窒化膜５との界面およびメモ
リ窒化膜５とトップ酸化膜６との界面に捕獲した正孔か
ら見たトンネル絶縁膜３１の障壁も低下するため、正孔
が半導体基板１側へ抜けやすくなり、データ保持特性が
低下するという問題がある。Ｐチャネル型のＭＯＮＯＳ
型半導体不揮発性メモリトランジスタの場合には、正孔
の注入効率が向上することによって、書き込み動作を速
めることができるが、捕獲された正孔が半導体基板１側
へ抜けやすくなるため、やはりデータ保持特性が低下す
るという問題がある。

【００１５】

【発明が解決しようとする課題】このように、従来のＭ
ＯＮＯＳ型半導体不揮発性メモリトランジスタでも、メ
モリ絶縁膜を構成するトンネル絶縁膜をシリコン窒化酸
化膜にすることにより、消去動作あるいは書き込み動作
での正孔の注入効率を向上させ、消去動作あるいは書き
込み動作を速くすることはできる。

【００１６】しかしながら、トンネル絶縁膜をシリコン
窒化酸化膜にすることにより、消去動作あるいは書き込
み動作によって、メモリ絶縁膜のメモリ窒化膜中および
トンネル絶縁膜とメモリ窒化膜との界面、およびメモリ
窒化膜とトップ酸化膜との界面に捕獲された正孔から見
たトンネル絶縁膜の障壁が低くなり、正孔が半導体基板
側へ抜けやすくなるため、データ保持特性が劣化すると
いう問題が生じる。

【００１７】この発明は、このような問題を解決するた
めになされたものであり、ＭＯＮＯＳ型半導体不揮発性
メモリトランジスタのデータ保持特性を低下させること
なく、消去動作あるいは書き込み動作を高速化できるよ
うにすることを目的とする。すなわち、ＭＯＮＯＳ型半
導体不揮発性メモリトランジスタの書き換え速度の向上
とデータ保持特性の向上を計り、信頼性の高い半導体不
揮発性メモリトランジスタおよびその製造方法を提供す
る。

【００１８】

【課題を解決するための手段】この発明は上記の目的を
達成するため、つぎのような半導体不揮発性メモリトラ
ンジスタとその製造方法を提供する。

【００１９】この発明による半導体不揮発性メモリトラ
ンジスタは、半導体基板上に、トンネル絶縁膜とメモリ
窒化膜とトップ酸化膜とからなるメモリ絶縁膜を介して
メモリゲート電極を設けてなる半導体不揮発性メモリト
ランジスタであって、上記トンネル絶縁膜は、酸素と窒
素を含むシリコン窒化酸化膜からなり、その半導体基板
との界面近傍の窒素含有量を、メモリ窒化膜との界面近
傍の窒素含有量より多くしたものである。

【００２０】この半導体不揮発性メモリトランジスタに
おいて、上記トンネル絶縁膜の半導体基板との界面近傍
を窒素含有量が酸素含有量より多いシリコン窒化酸化膜
で構成し、該トンネル絶縁膜のメモリ窒化膜との界面近
傍を酸素含有量が窒素含有量より多い酸素リッチシリコ
ン窒化酸化膜で構成することができる。あるいは、上記
トンネル絶縁膜を、半導体基板との界面近傍はシリコン
窒化膜で構成し、メモリ窒化膜との界面近傍はシリコン
酸化膜で構成するようにしてもよい。

【００２１】この発明による半導体不揮発性メモリトラ
ンジスタの製造方法は、次の各工程を有する。第１導電
型の半導体基板上にパッド酸化膜を形成する工程、その
パッド酸化膜上にシリコン窒化膜を形成する工程、フォ
トエッチングにより、半導体基板上のメモリ素子領域を
残して前記シリコン窒化膜をエッチングする工程、

【００２２】上記メモリ素子領域に残したシリコン窒化
膜を耐酸化マスクにして選択酸化処理により、メモリ素
子領域の周囲にフィールド酸化膜を形成する工程、半導
体基板上の上記シリコン窒化膜とパッド酸化膜を除去す
る工程、半導体基板上に酸化処理により犠牲酸化膜を形
成する工程、その犠牲酸化膜を除去する工程、

【００２３】半導体基板上に酸化処理によりシリコン酸
化膜を形成する工程、そのシリコン酸化膜を窒化処理し
て、トンネル絶縁膜を構成するシリコン窒化酸化膜にす
る工程、さらに、そのトンネル絶縁膜を構成するシリコ
ン窒化酸化膜の表面近傍を酸化処理して、該シリコン窒
化酸化膜の表面近傍を酸素含有量の多い酸素リッチシリ
コン窒化酸化膜にする工程、

【００２４】上記トンネル絶縁膜上にメモリ窒化膜を形
成する工程、そのメモリ窒化膜上にシリコン酸化膜から
なるトップ酸化膜を形成する工程、そのトップ酸化膜上
にメモリゲート電極を形成する工程、この半導体基板の
メモリ素子領域における上記メモリゲート電極と整合す
る領域に第２導電型の高濃度不純物層からなるソースと
ドレインとを形成する工程、

【００２５】全面に二酸化シリコン膜を主体とする多層
配線用絶縁膜を形成する工程、上記高濃度不純物層を活
性化する熱処理工程、フォトエッチングによって上記多
層配線用絶縁膜のメモリゲート電極およびソースとドレ
インにそれぞれ対応する位置にコンタクトホールを形成
する工程、その各コンタクトホールを通してそれぞれメ
モリゲート電極およびソースとドレインに接続する配線
を形成する工程、

【００２６】この半導体不揮発性メモリトランジスタの
製造方法において、上記トンネル絶縁膜を構成するシリ
コン窒化酸化膜の表面近傍を酸化処理して、該シリコン
窒化酸化膜の表面近傍を酸素含有量の多い酸素リッチシ
リコン窒化酸化膜にする工程に代えて、上記トンネル絶
縁膜を構成するシリコン窒化酸化膜を酸素を含んだ窒素
雰囲気中で処理して、該シリコン窒化酸化膜の表面近傍
を酸素含有量の多い酸素リッチシリコン窒化酸化膜にす
る工程を実施してもよい。

【００２７】あるいは、上記犠牲酸化膜を除去した半導
体基板の表面に窒化酸化処理によりトンネル酸化膜を構
成するシリコン窒化酸化膜を形成する工程と、それに続
いて、上記シリコン窒化酸化膜を酸素雰囲気で熱処理し
て、該シリコン窒化酸化膜の表面近傍を酸素含有量の多
い酸素リッチシリコン窒化酸化膜にする工程とを実施し
てもよい。

【００２８】さらに、上記犠牲酸化膜を除去した後に形
成したシリコン酸化膜に窒素イオンを注入した後、酸素
を含む窒素雰囲気中で熱処理を行なって、上記半導体基
板上に、該半導体基板との界面近傍では窒素含有量が酸
素含有量より多く、表面近傍では酸素含有量が窒素含有
量より多いトンネル酸化膜を形成する工程を実施するよ
うにしてもよい。

【００２９】あるいはまた、上記トンネル絶縁膜を構成
するシリコン窒化酸化膜の表面にＣＶＤプロセスによっ
て薄膜シリコン酸化膜を形成して前記トンネル絶縁膜の
一部とする工程を実施することもできる。

【００３０】

【発明の実施の形態】以下、図面を用いてこの発明によ
るＭＯＮＯＳ型半導体不揮発性メモリトランジスタの構
造およびその製造方法の最適な実施の形態を詳細に説明
する。

【００３１】〔この発明による半導体不揮発性メモリト
ランジスタ：図１，図１７〕この発明によるＭＯＮＯＳ
型半導体不揮発性メモリトランジスタの一実施形態の構
造を、図１の模式的な断面図を用いて説明する。このＭ
ＯＮＯＳ型半導体不揮発性メモリトランジスタは、Ｎチ
ャネル型半導体装置で示している。

【００３２】図１に示すＭＯＮＯＳ型半導体不揮発性メ
モリトランジスタは、導電型がＰ型（第１の導電型）の
半導体基板１の表面のメモリ素子領域の周辺に、フィー
ルド酸化膜２を設けている。

【００３３】そして、その半導体基板１上にシリコン窒
化酸化膜３と酸素リッチシリコン窒化酸化膜４からなる
トンネル絶縁膜３１を設け、そのトンネル絶縁膜３１と
その上に設けたメモリ窒化膜５とトップ酸化膜６とによ
ってメモリ絶縁膜８を構成し、その上にメモリゲート電
極９を設けている。

【００３４】トンネル絶縁膜３１は、酸素と窒素を含む
シリコン窒化酸化膜であり、その下層のシリコン窒化酸
化膜３はシリコンと酸素と窒素とからなり、窒素の含有
量が酸素の含有量より多い絶縁膜である。また、上層の
酸素リッチシリコン窒化酸化膜４もシリコンと酸素と窒
素とからなり、酸素の含有量が窒素の含有量より多い絶
縁膜である。

【００３５】このトンネル絶縁膜３１を構成するシリコ
ン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４の具
体的な組成比として、Ｘ線光電子分光法で求め、ＳｉＯ
x Ｎy の組成比として見積もると、シリコン窒化酸化膜
３は、ｘ＝０．５、ｙ＝０．７ 程度、酸素リッチシリ
コン窒化酸化膜４は、ｘ＝１．１、ｙ＝０．３ 程度の
組成比の絶縁膜である。

【００３６】さらに、半導体基板１の表面には、メモリ
ゲート電極９に自己整合するように導電型がＮ型（第２
の導電型）の高濃度不純物層からなるソース１０とドレ
イン１１を設けている。そして、全面に二酸化シリコン
膜を主体とする多層配線用絶縁膜１２を設け、その多層
配線用絶縁膜１２に形成された各コンタクトホール１３
を介してソース１０、ドレイン１１および図示していな
いがメモリゲート電極９にそれぞれ接続する配線１４を
設けている。

【００３７】この発明によるＭＯＮＯＳ型半導体不揮発
性メモリトランジスタは、そのトンネル絶縁膜を、酸素
と窒素を含むシリコン窒化酸化膜で構成し、その半導体
基板１との界面近傍の窒素含有量が、メモリ窒化膜５と
の界面近傍の窒素含有量より多くなるようにしたことに
特徴がある。

【００３８】これによって、半導体基板の正孔に対する
トンネル絶縁膜３１の障壁を窒素含有量が多いシリコン
窒化酸化膜によって小さくして、メモリ絶縁膜８への正
孔注入効率を向上させ、Ｎチャネル型ＭＯＮＯＳ型半導
体不揮発性メモリトランジスタの消去動作を速くするこ
とができる。しかし、メモリ窒化膜５中等に捕獲した正
孔から見たトンネル絶縁膜３１の障壁は、窒素含有量が
少ない酸素リッチシリコン窒化酸化膜によって大きいま
まにして、その正孔が半導体基板側へ抜けにくくしてい
るので、データ保持特性の低下を防止することができ
る。この作用および効果の詳細は後述する。

【００３９】上述の図１に示した実施形態では、トンネ
ル絶縁膜３１の半導体基板１との界面近傍は窒素含有量
が酸素含有量より多いシリコン窒化酸化膜３からなり、
メモリ窒化膜５との界面近傍は酸素含有量が窒素含有量
より多い酸素リッチシリコン窒化酸化膜４からなる。し
かし、この発明によるＭＯＮＯＳ型半導体不揮発性メモ
リトランジスタのトンネル絶縁膜は、この膜構成に限る
ものではない。例えば、図１７に示すこの発明によるＭ
ＯＮＯＳ型半導体不揮発性メモリトランジスタの他の実
施形態のように、トンネル絶縁膜３１を、半導体基板１
との界面近傍はシリコン窒化酸化膜３で構成し、メモリ
窒化膜５との界面近傍は薄膜シリコン酸化膜４１で構成
するようにしてもよい。

【００４０】また、上述の実施形態はＮチャネル型半導
体装置の場合の構成を示したが、Ｐチャネル型半導体装
置の場合には、半導体基板１を導電型がＮ型の半導体基
板とし、ソース１０およびドレイン１１を導電型がＰ型
の高濃度不純物層になるだけであり、その他の構成は図
１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジ
スタと同じである。そして、Ｎチャネル型ＭＯＮＯＳ型
半導体不揮発性メモリトランジスタの場合は、メモリ絶
縁膜８への正孔注入効率を向上させることにより、書き
込み動作を速くすることができる。また、メモリ窒化膜
５中等に捕獲した正孔が半導体基板側へ抜けにくくし
て、データ保持特性の低下を防止することができる。

【００４１】〔製造方法の実施形態：図１〜図１６〕つ
ぎに、この発明によるＭＯＮＯＳ型半導体不揮発性メモ
リトランジスタの製造方法の実施形態を説明する。ま
ず、図１に示したＭＯＮＯＳ型半導体不揮発性メモリト
ランジスタの製造方法について、図２〜図１６と図１に
よって説明する。図２〜図１６は、図１に示したＭＯＮ
ＯＳ型半導体不揮発性メモリトランジスタを製造する工
程の各段階を順に示す模式的な断面図である。

【００４２】はじめに、図２に示すように、導電型がＰ
型の半導体基板１を酸素と窒素との混合気体中で酸化処
理を行ない、厚さ３０ｎｍの二酸化シリコン膜からなる
パッド酸化膜２１を半導体基板１の全面に形成する。

【００４３】つぎに、このパッド酸化膜２１上の全面
に、ジクロルシラン（ＳｉＨ₂Ｃｌ₂）とアンモニア(Ｎ
Ｈ₃）のガスを用いて、温度７４０℃でＣＶＤ法によっ
て、シリコン窒化膜からなるシリコンナイトライド膜２
２を、１５０ｎｍ程度の厚さに形成する。

【００４４】そして、図３に示すように、このシリコン
ナイトライド膜２２の全面に感光性材料であるフォトレ
ジスト５１を形成し、所定のフォトマスクを用いて露光
および現像処理を行ない、メモリ素子領域の周囲のフィ
ールド領域を開口するように、フォトレジスト５１をパ
ターンニングする。

【００４５】その後、このフォトレジスト５１をエッチ
ングマスクとして、図４に示すように、シリコンナイト
ライド膜２２のフィールド領域の部分をエッチング除去
する。このシリコンナイトライド膜２２のエッチング
は、ＳＦ₆＋ＣＨＦ₃＋Ｈｅの混合ガスを用いてドライエ
ッチング法により行なう。そして、エッチングマスクと
して用いたフォトレジスト５１を除去する。

【００４６】つぎに、半導体基板１およびパッド酸化膜
２１のメモリ素子領域の周囲のフィールド領域を、シリ
コンナイトライド膜２２を耐酸化マスクにして酸化す
る。このいわゆる選択酸化処理により、図５に示すよう
にフィールド領域にフィールド酸化膜２を７００ｎｍの
厚さで形成する。この選択酸化処理は、水蒸気酸化雰囲
気中で、温度１０００℃で酸化処理を行なう。

【００４７】そして、１８０℃に加熱した熱燐酸（Ｈ₃
ＰＯ₄）を用いて、シリコンナイトライド膜２２を除去
し、さらに、フッ酸緩衝液によりパッド酸化膜２１をエ
ッチング除去する。図６はこれらの工程によって、シリ
コンナイトライド膜２２とパッド酸化膜２１を除去した
状態を示す。

【００４８】つぎに、酸素と窒素との混合気体中で酸化
処理を行ない、図７に示すように厚さ２０ｎｍ程度の二
酸化シリコン膜からなる犠牲酸化膜２３を半導体基板１
の全面に形成し、その後、この犠牲酸化膜２３をフッ酸
緩衝液によりエッチング除去する。この犠牲酸化膜２３
の形成と除去は、この後の処理工程で形成するメモリ絶
縁膜の信頼性を向上するために行なう。

【００４９】すなわち、前述のように選択酸化処理によ
り素子分離用のフィールド酸化膜２を形成する場合、選
択酸化処理中にシリコンナイトライド膜２２を構成する
窒素と水蒸気雰囲気中の水素とが反応し、アンモニアを
形成する。そのため、パッド酸化膜２１と半導体基板１
との界面近傍にアンモニアの反応によりシリコン窒化膜
が形成され、このシリコン窒化膜が後工程での酸化マス
クとして作用し、メモリ絶縁膜の膜厚が不均一となり、
信頼性を低下する。この現象を解消するために、犠牲酸
化膜２３の形成と除去を行なう。

【００５０】つぎに、酸素と窒素との混合気体中で酸化
処理を行ない、図８に示すように厚さ２．２ｎｍ程度の
二酸化シリコン膜からなるシリコン酸化膜２４を半導体
基板１のメモリ素子領域の全面に形成する。そして、こ
のシリコン酸化膜２４を、温度９５０℃のアンモニア
（ＮＨ₃）雰囲気中で窒化処理を行ない、図９に示すよ
うに半導体基板１のメモリ素子領域の全面にシリコン窒
化酸化膜３を形成する。

【００５１】その後、温度９００℃の０．２％程度の酸
素を含む窒素雰囲気中で、酸化処理を行ない、図１０に
示すように、シリコン窒化酸化膜３の表面に酸素リッチ
シリコン窒化酸化膜４を形成し、シリコン窒化酸化膜３
と酸素リッチシリコン窒化酸化膜４とからなるトンネル
絶縁膜３１を形成する。

【００５２】この微量の酸素を含む窒素雰囲気中の処理
により、トンネル絶縁膜３１は半導体基板１側では酸素
含有量より窒素含有量が多いシリコン窒化酸化膜３と
し、半導体基板１と接しないトンネル絶縁膜３１の上層
は窒素含有量の少ない酸素リッチシリコン窒化酸化膜４
とすることができる。

【００５３】つぎに図１１に示すように、このトンネル
絶縁膜３１上を含む全面にＣＶＤ法により、窒化シリコ
ン膜からなるメモリ窒化膜５を９ｎｍ程度の厚さで形成
する。このメモリ窒化膜５の形成は、ジクロルシラン
（ＳｉＨ₂Ｃｌ₂）とアンモニア（ＮＨ₃）のガスを用い
て、温度７００℃でＣＶＤ法によって形成する。

【００５４】さらに、温度９５０℃の水蒸気酸化雰囲気
中で酸化処理を行ない、メモリ窒化膜５を酸化して、こ
のメモリ窒化膜５上に二酸化シリコン膜からなるトップ
酸化膜６を形成する。この酸化処理により、メモリ窒化
膜５の膜厚は７ｎｍ程度となり、トップ酸化膜６の膜厚
は３ｎｍ程度となる。

【００５５】そしてさらに、モノシラン（ＳｉＨ₄）の
ガスを用いて、温度６００℃でＣＶＤ法によって、多結
晶シリコン膜からなるメモリゲート電極材料９ｂを４５
０ｎｍ程度の厚さで全面に形成する。

【００５６】つぎに、全面にフォトレジストを形成した
後、所定のフォトマスクを用いて露光および現像処理を
行ない、図１２に示すようにメモリゲート電極を形成す
る領域にフォトレジスト５２を形成する。

【００５７】その後、このフォトレジスト５２をエッチ
ングのマスクとして、メモリゲート電極材料９ｂである
多結晶シリコン膜を、ＳＦ₆＋Ｏ₂の混合気体をエッチン
グガスとして用いるドライエッチング法によりエッチン
グする。

【００５８】ついで、同様にフォトレジスト５２をエッ
チングのマスクとして、トップ酸化膜６とメモリ窒化膜
５と酸素リッチシリコン窒化酸化膜４とシリコン窒化酸
化膜３とを、ＣＦ₄＋Ｈｅ＋ＣＢｒＦ₃＋Ｏ₂ の混合気体
をエッチングガスとして用いるドライエッチング法によ
りエッチングする。その後、フォトレジスト５２を除去
する。

【００５９】その結果、図１３に示すように、半導体基
板１上に設けたシリコン窒化酸化膜３と酸素リッチシリ
コン窒化酸化膜４とからなるトンネル絶縁膜３１および
メモリ窒化膜５とトップ酸化膜６とによって構成される
メモリ絶縁膜８と、メモリゲート電極９とからなるＭＯ
ＮＯＳ構造を構成する。

【００６０】つぎに、メモリゲート電極９をイオン注入
のマスクとして用いて、半導体基板１と逆導電型のＮ型
の不純物であるリンを加速エネルギー５０ｋｅＶ、イオ
ン注入量３.５×１０¹⁵atoms／cm² 程度でイオン注入す
る。その結果、同じく図１３に示すように、第２導電型
のソース１０およびドレイン１１として半導体基板１に
Ｎ型の高濃度不純物層を形成する。

【００６１】その後、図１４に示すように、全面に二酸
化シリコン膜を主体とする多層配線用絶縁膜１２を形成
する。そして、Ｎ型の高濃度不純物層の活性化と多層配
線用絶縁膜１２のリフローを兼ねて、窒素雰囲気中で、
温度９００℃の熱処理を行なう。さらに、図１５に示す
ように、多層配線用絶縁膜１２に接続孔であるコンタク
トホールを開口するためのフォトレジスト５３を形成す
る。

【００６２】そして、フォトレジスト５３をエッチング
マスクにしてコンタクトホール１３を図１５に示すよう
に設ける。このコンタクトホール１３を形成するための
エッチングは、Ｃ₂Ｆ₆＋Ｈｅ＋ＣＨＦ₃ の混合気体をエ
ッチングガスとして用いるドライエッチング法により行
なう。その後、フォトレジスト５３を除去する。

【００６３】ついで、図１６に示すように、配線材料１
４ｂとしてアルミニウムを各コンタクトホール１３内を
含む全面に設け、その上に配線を形成するためのフォト
レジスト５４をパターン形成する。

【００６４】その後、フォトエッチング技術を用いて配
線材料１４ｂをエッチングする。このエッチングは、Ｂ
Ｃｌ₃＋ＣＨＣｌ₃＋Ｃｌ₂＋Ｎ₂の混合気体をエッチング
ガスとして用いるドライエッチング法により行ない、図
１に示す配線１４を形成する。これによって、図１に示
したＭＯＮＯＳ型半導体不揮発性メモリトランジスタが
完成する。

【００６５】〔製造方法の他の実施形態〕つぎに、この
発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジ
スタの製造方法の他の実施形態について説明する。以下
に述べる他の各実施形態において、図２乃至図１６によ
って説明した上述の実施形態と相違するのは、図１に示
したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの
トンネル絶縁膜３１を形成する工程だけであり、その他
の工程は上述の実施形態と同様であるので、その説明は
省略する。

【００６６】まず、他の製造方法の第１の例によるトン
ネル絶縁膜の形成工程を、図７から図１１を利用して説
明する。図７に示すように半導体基板１上のメモリ素子
領域の周辺のフィールト領域にフィールド酸化膜２を形
成し、メモリ素子領域に犠牲酸化膜２３を形成した後、
それを除去する。

【００６７】そして、酸素と窒素との混合気体中で酸化
処理を行ない、図８に示すように、膜厚が２．２ｎｍ程
度の二酸化シリコン膜からなるシリコン酸化膜２４を、
半導体基板１のメモリ素子領域の全面に形成する。さら
に、このシリコン酸化膜２４を温度９５０℃のアンモニ
ア(ＮＨ₃）雰囲気中で窒化処理を行ない、図９に示すよ
うにシリコン窒化酸化膜３を形成するまでは、前述の製
造方法と同様な各工程の処理を行なう。

【００６８】その後、前述の製造方法における酸素を含
む窒素雰囲気中での酸化処理に代えて、ランプアニール
装置を用いて、温度１０００℃の一酸化二窒素（Ｎ
₂Ｏ）ガス雰囲気中で、時間２０秒の処理を行ない、図
１０に示すように、シリコン窒化酸化膜３の表面に酸素
リッチシリコン窒化酸化膜４を形成する。それにより、
半導体基板１のメモリ素子領域上に、シリコン窒化酸化
膜３と酸素リッチシリコン窒化酸化膜４とからなるトン
ネル絶縁膜３１を形成することができる。

【００６９】Ｎ₂Ｏ ガス雰囲気中での処理により、トン
ネル絶縁膜３１は、半導体基板１側では酸素含有量より
窒素含有量が多いシリコン窒化酸化膜３であり、半導体
基板１と接しないトンネル絶縁膜３１の上層は窒素含有
量の少ない酸素リッチシリコン窒化酸化膜４とすること
ができる。その後、図１１に示すように、このトンネル
酸化膜３１上にメモリ窒化膜５、トップ酸化膜６、およ
びメモリゲート電極材料９ｂを順次形成する工程以降
は、前述の製造方法の各工程と同じである。

【００７０】つぎに、他の製造方法の第２の例によるト
ンネル絶縁膜の形成工程を、図７，図９および図１０を
利用して説明する。図７に示すように、半導体基板１上
のメモリ素子領域の周辺のフィールト領域にフィールド
酸化膜２を形成し、メモリ素子領域に犠牲酸化膜２３を
形成した後それを除去する。ここまでは、前述の製造方
法と同様な各工程の処理を行なう。

【００７１】そして、犠牲酸化膜２３を除去した後、前
述の各製造方法の場合のように図８に示したシリコン酸
化膜２４を形成することなく、直ちにランプアニール装
置を用いて、温度１０００℃の一酸化二窒素（Ｎ₂Ｏ）
ガス雰囲気中で、時間２０秒の処理を行い、図９に示す
ように半導体基板１のメモリ素子領域にシリコン窒化酸
化膜３を形成する。

【００７２】その後、連続して同じランプアニール装置
を用いて、温度１０００℃の酸素雰囲気中で、時間１０
秒の処理を行ない、図１０に示すように、シリコン窒化
酸化膜３の表面に酸素リッチシリコン窒化酸化膜４を形
成する。これによって、半導体基板１のメモリ素子領域
上に、シリコン窒化酸化膜３と酸素リッチシリコン窒化
酸化膜４とからなるトンネル絶縁膜３１を形成する。

【００７３】この製造方法によっても、トンネル絶縁膜
３１は、半導体基板１側では酸素含有量より窒素含有量
が多いシリコン窒化酸化膜３であり、半導体基板１と接
しないトンネル絶縁膜３１の上層は窒素含有量の少ない
酸素リッチシリコン窒化酸化膜４とすることができる。
これ以後の各工程は、前述の製造方法の各工程と同じで
ある。

【００７４】つぎに、他の製造方法の第３の例によるト
ンネル絶縁膜の形成工程を、図８および図１０を利用し
て説明する。図８に示すように、半導体基板１上のメモ
リ素子領域の周辺のフィールド領域にフィールド酸化膜
２を形成し、その後メモリ素子領域にシリコン酸化膜２
４を形成するまでは、最初に説明した製造方法と同様な
各工程の処理を行なう。

【００７５】そして、図８に示すようにシリコン酸化膜
２４を形成した後、イオン注入装置を用いて、そのシリ
コン酸化膜２４中に窒素イオンを注入後、酸素を含む窒
素雰囲気中で熱処理を行なうことにより、図１０に示す
ようにシリコン窒化酸化膜３の上層を酸素リッチシリコ
ン窒化酸化膜４にしたトンネル酸化膜３１を形成するこ
とができる。

【００７６】つぎに、他の製造方法の第４の例によるト
ンネル絶縁膜の形成工程を、図１８から図２０によって
説明する。図７に示したように半導体基板１上のメモリ
素子領域の周辺のフィールド領域にフィールド酸化膜２
を形成し、メモリ素子領域に犠牲酸化膜２３を形成した
後、それを除去するまでは、最初に説明した製造方法と
同じ各工程を行なう。

【００７７】そして、酸素と窒素との混合気体中で酸化
処理を行ない、図１８に示すように、二酸化シリコン膜
からなるシリコン酸化膜２４を、膜厚１．１ｎｍ程度に
半導体基板１のメモリ素子領域の全面に形成する。この
工程も最初に説明した製造方法において、図８によって
説明した工程と同様てあるが、形成するシリコン酸化膜
２４の膜厚が、先に説明した製造方法の場合は２．２ｎ
ｍ程度であったが、この例の場合にはその約半分の膜厚
にする。

【００７８】その後、このシリコン酸化膜２４を温度９
５０℃のアンモニア(ＮＨ₃）雰囲気中で窒化処理を行な
い、図１９に示すようにシリコン窒化酸化膜３を形成す
る。このシリコン窒化酸化膜３の膜厚も１．１ｎｍ程度
になる。次いで、モノシラン（ＳｉＨ₄）と酸素（Ｏ₂）
とを反応ガスとして用いるＣＶＤ法によって、図２０に
示すように、二酸化シリコン膜からなる薄膜シリコン酸
化膜４１を、１．２ｎｍ程度の厚さでシリコン窒化酸化
膜３の全面に形成し、シリコン窒化酸化膜３と薄膜シリ
コン酸化膜４１とからなるトンネル絶縁膜３１を形成す
る。

【００７９】その後、最初の製造方法にいて図１１から
図１６によって説明した各工程と同様な工程を行うこと
により、図１７に示したＭＯＮＯＳ型半導体不揮発性メ
モリトランジスタを完成することができる。

【００８０】この製造方法によって作成された、図１７
のＭＯＮＯＳ型半導体不揮発性メモリトランジスタによ
っても、トンネル絶縁膜３１は、半導体基板１側では酸
素含有量より窒素含有量が多いシリコン窒化酸化膜３で
あり、半導体基板１と接しないトンネル絶縁膜３１の上
層は窒素を含有しない薄膜シリコン酸化膜４１となるの
で、前述の各製造方法によって作られた図１のＭＯＮＯ
Ｓ型半導体不揮発性メモリトランジスタと同様な効果が
得られる。

【００８１】以上の各製造方法の実施形態は、主として
Ｎチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトラ
ンジスタを製造する場合の例で説明したが、Ｐチャネル
型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタを
製造する場合には、半導体基板として導電型がＮ型の半
導体基板を使用し、ソースおよびドレインを導電型がＰ
型の高濃度不純物層によって形成するようにすればよ
い。その他の各工程は上述の各製造方法と同様である。

【００８２】〔この発明の作用効果に係る説明〕ここ
で、この発明によるＭＯＮＯＳ型半導体不揮発性メモリ
トランジスタの作用効果を、図２１に示すエネルギーバ
ンド図を用いて説明する。このエネルギーバンド図は、
従来例であるトンネル絶縁膜３１がシリコン酸化膜３２
の場合（図中に破線で示す）と、この発明によるトンネ
ル絶縁膜３１をシリコン窒化酸化膜３と酸素リッチシリ
コン窒化酸化膜４で構成した場合（図中に実線で示す）
を比較して示してある。

【００８３】図１に示したこの発明によるＮチャネル型
のＭＯＮＯＳ型半導体不揮発性メモリトランジスタで
は、消去側のスピードを向上する手法として、トンネル
絶縁膜３１は、シリコン酸化膜を窒化処理したシリコン
窒化酸化膜３を半導体基板１側に設けている。

【００８４】すなわち、図２１に示すように、トンネル
絶縁膜３１の半導体基板１との界面近傍をシリコン窒化
酸化膜３とすることにより、半導体基板１の正孔に対す
る障壁が、破線で示すシリコン酸化膜３２の障壁（約
３．８ｅＶ）より小さな値（約３．３ｅＶ）となる。そ
の結果、正孔注入効率が向上し、消去動作を向上させる
ことができる。

【００８５】さらに、従来は問題となっていた、メモリ
窒化膜５中およびトンネル絶縁膜３１とメモリ窒化膜５
との界面およびメモリ窒化膜５とトップ酸化膜６との界
面に捕獲した正孔から見たトンネル絶縁膜３１の障壁の
低下によるデータ保持特性の低下に関しては、トンネル
絶縁膜３１のメモリ窒化膜５との界面近傍を酸素リッチ
シリコン窒化酸化膜４としたことによって解決してい
る。すなわち、捕獲した正孔から見たトンネル絶縁膜３
１の障壁は、破線で示すシリコン酸化膜３２による障壁
と同等な値を示すため、正孔が半導体基板１側へ抜けに
くくなって、データ保持特性の低下を防止することがで
きる。

【００８６】この効果は、トンネル絶縁膜３１の半導体
基板１との界面近傍をシリコン酸化膜とし、メモリ窒化
膜５との界面近傍をシリコン酸化膜とした場合でも同様
である。また、Ｐチャネル型のＭＯＮＯＳ型半導体不揮
発性メモリトランジスタにこの発明を適用した場合に
は、書き込み効率を向上させ、且つデータ保持特性の低
下を防止することができる。

【００８７】すなわち、この発明は、データ保持特性の
低下を防ぎながら、消去動作あるいは書き込み動作を速
めることができ、ＭＯＮＯＳ型半導体不揮発性メモリト
ランジスタの書き換え速度の向上とデータ保持特性の向
上を達成することができる。したがって、信頼性の高い
半導体不揮発性素子を提供することができる。

【００８８】つぎに、この本発明による効果を、図２２
から図２４の特性図を用いて説明する。図２２は、本発
明の製造方法により作成したＭＯＮＯＳ型半導体不揮発
性メモリトランジスタと従来の製造方法により作成した
ＭＯＮＯＳ型半導体不揮発性メモリトランジスタの、Ｎ
チャネル型トランジスタの場合の情報の書き換え特性を
示している。

【００８９】図２２の情報の書き換え特性図は、プログ
ラム電圧を７Ｖとし、横軸にはプログラム時間を対数で
示し、縦軸には各プログラム時間におけるしきい値電圧
の変化量をΔＶｔｈで示しており、電子の注入によるし
きい値電圧の上昇動作をプラスで表し、正孔注入による
しきい値電圧の低下動作をマイナスで表している。ここ
で、電子の注入によるしきい値電圧の上昇動作を書き込
みと呼び、正孔の注入によるしきい値電圧の低下動作を
消去と呼ぶ。

【００９０】図２２に示すように、トンネル絶縁膜がシ
リコン酸化膜（図中○印で示す）の場合およびシリコン
窒化酸化膜（図中Δ印で示す）の場合の従来例による情
報書き換え特性は、トンネル絶縁膜がシリコン酸化膜か
らなる場合の特性が、特に消去側でのしきい値電圧の変
化が遅いという特徴が見られる。すなわち、情報の書き
換え時に消去時間として長時間必要であり、図２２で示
した例では消去が不可能になっている。

【００９１】この消去時間が長くなるという問題は、先
に図２６によって説明したように、消去動作が半導体基
板からの正孔注入による方法であるため、書き込み時の
電子の注入に比較して、半導体基板から見たトンネル絶
縁膜の障壁が高く、この障壁を正孔が越える確率が低い
ために生じる。

【００９２】そのため、他の従来技術では、消去時間を
短くするために、トンネル絶縁膜をシリコン窒化酸化膜
により構成し、正孔に対する障壁を低下させるという手
段がとられている。すなわち、図２２に三角点のプロッ
トで示すように、トンネル絶縁膜をシリコン酸化膜から
シリコン窒化酸化膜に変えることにより、消去側の特性
が向上しており、ＭＯＮＯＳ型半導体不揮発性メモリト
ランジスタの情報書き込み動作を高速化できる。

【００９３】トンネル絶縁膜をシリコン窒化酸化膜と酸
素リッチシリコン窒化酸化膜とから構成した本発明によ
るものの特性は、図２２に黒丸点のプロットで示すよう
に、従来のシリコン窒化酸化膜でトンネル絶縁膜を形成
した場合と同等な書き込み特性を示している。

【００９４】このように、消去側の書き込み特性を向上
した場合、従来のシリコン窒化酸化膜のみによるトンネ
ル絶縁膜では、データ保持特性が問題になる。このデー
タ保持特性の向上効果を図２３および図２４を用いて説
明する。

【００９５】図２３と図２４は、横軸にはトンネル絶縁
膜の条件を、従来のトンネル絶縁膜がシリコン酸化膜の
場合とシリコン窒化酸化膜の場合、および本発明による
場合を示し、縦軸には、データ保持特性から調べたしき
い値電圧の時間に対する傾きであるデータ保持特性の傾
き（Decay rate）を示している。このデータ保持特性の
傾きの値が零に近い値であるほど、データ保持特性が良
いことを示す。

【００９６】図２３は電子を注入した書き込み側の特性
を示している。したがって、しきい値電圧は書き込み
後、低くなる方向へ時間の経過とともにシフトするた
め、縦軸のデータ保持特性の傾きはマイナスの値で示し
ている。

【００９７】本発明では、図２１のエネルギーバンド図
で示したように、窒化処理により膜厚が増加しているこ
とと、捕獲した電子から見た障壁もシリコン酸化膜と同
等であることから、データ保持特性の傾きが零に近い値
を示し、データ保持特性が従来のものと比べて向上して
いる。

【００９８】図２４は正孔を注入した消去側の特性を示
している。したがって、しきい値電圧は消去後、高くな
る方向へ時間の経過とともにシフトするため、縦軸のデ
ータ保持特性の傾きはプラスの値で示している。

【００９９】消去側でも、図２１のエネルギーバンド図
で示したように、捕獲した正孔から見た障壁が、シリコ
ン窒化酸化膜の場合より大きくなっているため、データ
保持特性が向上している。また、従来のトンネル絶縁膜
がシリコン酸化膜の場合には、図２２に示したように正
孔の注入がほとんどできないため、図２４ではシリコン
酸化膜の場合のデータを図示していない。

【０１００】このように、消去側の特性を向上するため
に行なう従来のトンネル絶縁膜をシリコン窒化酸化膜と
する構造は、注入した正孔から見たトンネル絶縁膜の障
壁も低下し、正孔が半導体基板側へ抜けやすくなり、デ
ータ保持特性が劣化するという問題が生じたが、この発
明によれば、半導体基板側の障壁は低くして正孔の注入
確率を高めて消去特性を向上し、メモリ窒化膜側の障壁
は高くして正孔の半導体基板側への抜けを少なくするこ
とによりデータ保持特性を向上する。Ｐチャネル型のＭ
ＯＮＯＳ型半導体不揮発性メモリトランジスタの場合に
は、データ保持特性を低下させることなく、書き込み動
作を速めることができる。

【０１０１】

【発明の効果】以上説明してきたように、この発明によ
る半導体不揮発性メモリトランジスタは、データの保持
特性を低下させることなく、データ書き換え速度を高め
ることができる。また、この発明の製造方法によれば、
データ保持特性が良好で信頼性が高く、且つデータ書き
換え速度が速い半導体不揮発性メモリトランジスタを、
容易に製造することができる。

【図面の簡単な説明】

【図１】この発明による半導体不揮発性メモリトランジ
スタの一実施形態の完成状態の構造を示す模式的な断面
図である。

【図２】図１に示した半導体不揮発性メモリトランジス
タの製造方法の一実施形態の最初の数工程を説明するた
めの模式的な断面図である。

【図３】同じく次の工程を説明するための模式的な断面
図である。

【図４】同じく次の工程を説明するための模式的な断面
図である。

【図５】同じく次の工程を説明するための模式的な断面
図である。

【図６】同じく次の工程を説明するための模式的な断面
図である。

【図７】同じく次の工程を説明するための模式的な断面
図である。

【図８】同じく次の工程を説明するための模式的な断面
図である。

【図９】同じく次の工程を説明するための模式的な断面
図である。

【図１０】同じく次の工程を説明するための模式的な断
面図である。

【図１１】同じく次の工程を説明するための模式的な断
面図である。

【図１２】同じく次の工程を説明するための模式的な断
面図である。

【図１３】同じく次の工程を説明するための模式的な断
面図である。

【図１４】同じく次の工程を説明するための模式的な断
面図である。

【図１５】同じく次の工程を説明するための模式的な断
面図である。

【図１６】同じく次の工程を説明するための模式的な断
面図である。

【図１７】この発明による半導体不揮発性メモリトラン
ジスタの他の一実施形態の完成状態の構造を示す模式的
な断面図である。

【図１８】図１７に示した半導体不揮発性メモリトラン
ジスタの製造方法によってトンネル絶縁膜を形成する最
初の工程を説明するための模式的な断面図である。

【図１９】同じく次の工程を説明するための模式的な断
面図である。

【図２０】同じく次の工程を説明するための模式的な断
面図である。

【図２１】この発明による半導体不揮発性メモリトラン
ジスタの作用効果を説明するためのエネルギーバンド図
である。

【図２２】この発明によるＭＯＮＯＳ型半導体不揮発性
メモリトランジスタと従来のＭＯＮＯＳ型半導体不揮発
性メモリトランジスタのプログラム時間としきい値電圧
の変化量（ΔＶｔｈ）の相関特性を示す線図である。

【図２３】この発明によるＭＯＮＯＳ型半導体不揮発性
メモリトランジスタと従来のＭＯＮＯＳ型半導体不揮発
性メモリトランジスタの書き込み側のデータ保持特性の
傾き特性を示す図である。

【図２４】この発明によるＭＯＮＯＳ型半導体不揮発性
メモリトランジスタと従来のＭＯＮＯＳ型半導体不揮発
性メモリトランジスタの消去側のデータ保持特性の傾き
特性を示す図である。

【図２５】従来のＭＯＮＯＳ型半導体不揮発性メモリト
ランジスタの構造を示す模式的な断面図である。

【図２６】従来のＭＯＮＯＳ型半導体不揮発性メモリト
ランジスタのエネルギーバンド図である。

【符号の説明】

１：半導体基板 ２：フィールド酸化膜 ３：シリコン窒化酸化膜 ４：酸素リッチシリコン窒化酸化膜 ５：メモリ窒化膜 ６：トップ酸化膜 ８：メモリ絶縁膜 ９：メモリゲート電極 ９ｂ：メモリゲート電極材料 １０：ソース １１：ドレイン １２：多層配線用絶縁膜 １３：コンタクトホール １４：配線 ２１：パッド酸化膜 ２２：シリコンナイトライド膜 ２３：犠牲酸化膜 ２４，３２：シリコン酸化膜 ３１：トンネル絶縁膜 ５１，５２，５３，５４：フォトレジスト

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に、トンネル絶縁膜とメモ
   リ窒化膜とトップ酸化膜とからなるメモリ絶縁膜を介し
   てメモリゲート電極を設けてなる半導体不揮発性メモリ
   トランジスタであって、 前記トンネル絶縁膜は、酸素と窒素を含むシリコン窒化
   酸化膜からなり、前記半導体基板との界面近傍が、前記
   メモリ窒化膜との界面近傍より窒素含有量が多いことを
   特徴とする半導体不揮発性メモリトランジスタ。
2. 【請求項２】 請求項１記載の半導体不揮発性メモリト
   ランジスタにおいて、前記トンネル絶縁膜の前記半導体
   基板との界面近傍は窒素含有量が酸素含有量より多いシ
   リコン窒化酸化膜からなり、該トンネル絶縁膜の前記メ
   モリ窒化膜との界面近傍は酸素含有量が窒素含有量より
   多い酸素リッチシリコン窒化酸化膜からなることを特徴
   とする半導体不揮発性メモリトランジスタ。
3. 【請求項３】 半導体基板上に、トンネル絶縁膜とメモ
   リ窒化膜とトップ酸化膜とからなるメモリ絶縁膜を介し
   てメモリゲート電極を設けてなる半導体不揮発性メモリ
   トランジスタであって、 前記トンネル絶縁膜は、前記半導体基板との界面近傍は
   シリコン窒化膜からなり、前記メモリ窒化膜との界面近
   傍はシリコン酸化膜からなることを特徴とする半導体不
   揮発性メモリトランジスタ。
4. 【請求項４】 第１導電型の半導体基板上にパッド酸化
   膜を形成する工程と、 そのパッド酸化膜上にシリコン窒化膜を形成する工程
   と、 フォトエッチングにより、前記半導体基板上のメモリ素
   子領域を残して前記シリコン窒化膜をエッチングする工
   程と、 前記メモリ素子領域に残したシリコン窒化膜を耐酸化マ
   スクにして選択酸化処理により、前記メモリ素子領域の
   周囲にフィールド酸化膜を形成する工程と、 前記半導体基板上の前記シリコン窒化膜と前記パッド酸
   化膜を除去する工程と、 前記半導体基板上に酸化処理により犠牲酸化膜を形成す
   る工程と、 その犠牲酸化膜を除去する工程と、 前記半導体基板上に酸化処理によりシリコン酸化膜を形
   成する工程と、 そのシリコン酸化膜を窒化処理してトンネル絶縁膜を構
   成するシリコン窒化酸化膜にする工程と、 さらに、そのトンネル絶縁膜を構成するシリコン窒化酸
   化膜の表面近傍を酸化処理して、該シリコン窒化酸化膜
   の表面近傍を酸素含有量の多い酸素リッチシリコン窒化
   酸化膜にする工程と、 前記トンネル絶縁膜上にメモリ窒化膜を形成する工程
   と、 そのメモリ窒化膜上にシリコン酸化膜からなるトップ酸
   化膜を形成する工程と、 そのトップ酸化膜上にメモリゲート電極を形成する工程
   と、 前記半導体基板の前記メモリ素子領域におけるこのメモ
   リゲート電極と整合する領域に第２導電型の高濃度不純
   物層からなるソースとドレインとを形成する工程と、 全面に二酸化シリコン膜を主体とする多層配線用絶縁膜
   を形成する工程と、 前記高濃度不純物層を活性化する熱処理工程と、 フォトエッチングによって前記多層配線用絶縁膜の前記
   メモリゲート電極および前記ソースとドレインにそれぞ
   れ対応する位置にコンタクトホールを形成する工程と、 その各コンタクトホールを通してそれぞれ前記メモリゲ
   ート電極および前記ソースとドレインに接続する配線を
   形成する工程とを有することを特徴とする半導体不揮発
   性メモリトランジスタの製造方法。
5. 【請求項５】 請求項４記載の半導体不揮発性メモリト
   ランジスタの製造方法において、 前記トンネル絶縁膜を構成するシリコン窒化酸化膜の表
   面近傍を酸化処理して、該シリコン窒化酸化膜の表面近
   傍を酸素含有量の多い酸素リッチシリコン窒化酸化膜に
   する工程に代えて、 前記トンネル絶縁膜を構成するシリコン窒化酸化膜を酸
   素を含んだ窒素雰囲気中で処理して、該シリコン窒化酸
   化膜の表面近傍を酸素含有量の多い酸素リッチシリコン
   窒化酸化膜にする工程を有することを特徴とする半導体
   不揮発性メモリトランジスタの製造方法。
6. 【請求項６】 請求項４記載の半導体不揮発性メモリト
   ランジスタの製造方法において、 前記半導体基板上に酸化処理によりシリコン酸化膜を形
   成する工程と、 そのシリコン酸化膜を窒化処理してトンネル絶縁膜を構
   成するシリコン窒化酸化膜にする工程と、 そのトンネル絶縁膜を構成するシリコン窒化酸化膜の表
   面近傍を酸化処理して、該シリコン窒化酸化膜の表面近
   傍を酸素含有量の多い酸素リッチシリコン窒化酸化膜に
   する工程とに代えて、 前記犠牲酸化膜を除去した半導体基板の表面に窒化酸化
   処理によりトンネル絶縁膜を構成するシリコン窒化酸化
   膜を形成する工程と、 それに続いて、前記シリコン窒化酸化膜を酸素雰囲気で
   熱処理して、該シリコン窒化酸化膜の表面近傍を酸素含
   有量の多い酸素リッチシリコン窒化酸化膜にする工程と
   を有することを特徴とする半導体不揮発性メモリトラン
   ジスタの製造方法。
7. 【請求項７】 請求項４記載の半導体不揮発性メモリト
   ランジスタの製造方法において、 前記シリコン酸化膜を窒化処理してトンネル絶縁膜を構
   成するシリコン窒化酸化膜にする工程と、 そのトンネル絶縁膜を構成するシリコン窒化酸化膜の表
   面近傍を酸化処理して、該シリコン窒化酸化膜の表面近
   傍を酸素含有量の多い酸素リッチシリコン窒化酸化膜に
   する工程とに代えて、 前記シリコン酸化膜に窒素イオンを注入した後、酸素を
   含む窒素雰囲気中で熱処理を行なって、前記半導体基板
   上に、該半導体基板との界面近傍では窒素含有量が酸素
   含有量より多く、表面近傍では酸素含有量が窒素含有量
   より多いトンネル絶縁膜を形成する工程を有することを
   特徴とする半導体不揮発性メモリトランジスタの製造方
   法。
8. 【請求項８】 請求項４記載の半導体不揮発性メモリト
   ランジスタの製造方法において、 前記トンネル絶縁膜を構成するシリコン窒化酸化膜の表
   面近傍を酸化処理して、該シリコン窒化酸化膜の表面近
   傍を酸素含有量の多い酸素リッチシリコン窒化酸化膜に
   する工程に代えて、 前記トンネル絶縁膜を構成するシリコン窒化酸化膜の表
   面にＣＶＤプロセスによって薄膜シリコン酸化膜を形成
   して前記トンネル絶縁膜の一部とする工程を有すること
   を特徴とする半導体不揮発性メモリトランジスタの製造
   方法。