JP2005223198A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 膜厚方向の中心付近で窒素濃度が最大になる絶縁膜を有する半導体装置及びその製造方法を提供する。
【解決手段】 ゲート絶縁膜１０は、第１主面１１１及びその第１主面１１１に対向する第２主面１１２を有する第１の酸窒化膜１１と、第１主面１１１上の、窒素濃度が１×１０²¹原子／ｃｍ³以上の第２の酸窒化膜１２と、第２の酸窒化膜１２上に配置された第３の酸窒化膜１３とを含む。更に、第１の酸窒化膜１１及び第３の酸窒化膜１３の窒素濃度が、第２の酸窒化膜１２の窒素濃度より低い。
【選択図】 図１

Description

本発明は絶縁膜を有する半導体装置及びその製造方法に関する。

電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）では、メモリセルトランジスタの浮遊ゲート電極に電荷を蓄積することによりデータを保持している。データの書き込み、および消去は電界効果（ＦＥＴ）トランジスタのゲート絶縁膜にファウラーノールドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流（以下において「トンネル電流」という。）を流して行う。したがって、ＥＥＰＲＯＭのメモリセルトランジスタのゲート絶縁膜には双方向ストレスがかかる。そのため、トンネル電流によるデータの書き込み及び消去を行っても、電流電圧特性の変動の小さいゲート絶縁膜を用いる必要がある。又、浮遊ゲート電極に蓄積された電荷の消失を防止するには、ＥＥＰＲＯＭの動作時にメモリセル領域に印可される電界でのリーク電流が小さいゲート絶縁膜を用いる必要がある。そのため、ゲート絶縁膜としては、オキシナイトライド（ＳｉＯ_XＮ_Y）膜が有効であることが知られている。

ところで、酸窒化膜を使用したゲート絶縁膜の膜厚方向の窒素濃度分布が非対称の場合には、電荷をシリコン基板とゲート絶縁膜の界面から注入するか、ゲート電極とゲート絶縁膜の界面から注入するかによりトラップ等の発生の仕方が異なり、ゲート絶縁膜の特性及び特性変動が非対称になる。

又、ゲート絶縁膜にリーク電流が流れやすい場合、ＥＥＰＲＯＭにおいて浮遊ゲートに蓄えられた電荷が消失し、データ保持特性の劣化が発生する。酸窒化膜を使用したゲート絶縁膜のシリコン基板との界面の窒素濃度が高い場合には、ゲート絶縁膜に熱酸化膜を使用した場合に比べてリーク電流が流れやすくなる。そのため、シリコン基板との界面でのゲート絶縁膜の窒素濃度は低いことが望ましい。したがって、酸窒化膜を使用したゲート絶縁膜の膜厚方向の窒素濃度分布を対称として、ゲート絶縁膜の膜厚方向の中心付近で窒素濃度が最大となるようにする必要がある。

膜厚方向の中心付近で窒素濃度が最大になるように酸窒化膜をゲート絶縁膜として形成する方法として、シリコン基板を熱酸化して第１の熱酸化膜を形成した後、シリコン基板側に酸窒化膜を形成し、更にシリコン基板を酸化して第２の熱酸化膜を形成する方法がある（例えば、特許文献１参照。）。
特開平６−２６８２３４号公報

しかしながら、特許文献１で提案された方法を用いてゲート絶縁膜を形成する場合は、第２の熱酸化膜を形成する際に酸窒化膜中の窒素濃度が変動する等して、酸窒化膜中の窒素濃度分布を適正に制御することが難しい。

上記問題点を鑑み、本発明は、膜厚方向の中心付近で窒素濃度が最大になる絶縁膜を有する半導体装置及びその製造方法を提供することを目的とする。

上記目的を達成するために、本発明の第１の特徴は、（イ）第１主面及びその第１主面に対向する第２主面を有する第１の酸窒化膜と、（ロ）第１主面上の、窒素濃度が１×１０²¹原子／ｃｍ³以上の第２の酸窒化膜と、（ハ）第２の酸窒化膜上に配置された第３の酸窒化膜とを含む絶縁膜を備え、第１の酸窒化膜及び第３の酸窒化膜の窒素濃度が、第２の酸窒化膜の窒素濃度より低い半導体装置であることを要旨とする。

本発明の第2の特徴は、（イ）第１の酸化膜を形成するステップと、（ロ）第１の酸化膜上に、窒素ラジカル法により酸窒化膜を形成するステップと、（ハ）酸窒化膜上に化学気相成長法により第２の酸化膜を形成するステップと、（ニ）加熱処理により酸窒化膜から第１の酸化膜及び第２の酸化膜に窒素を拡散するステップとを含む半導体装置の製造方法であることを要旨とする。

本発明によれば、膜厚方向の中心付近で窒素濃度が最大になる絶縁膜を有する半導体装置及びその製造方法を提供することができる。

次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置は、図１に示すように、半導体基板１と、半導体基板１に下部を埋め込まれた素子分離絶縁膜２と、半導体基板１の主面の近傍の半導体基板１内部に配置されたドレイン領域３及びソース領域４と、半導体基板１上に配置されたゲート絶縁膜１０とを備える。更に、ゲート絶縁膜１０上に配置された第１導電層（浮遊ゲート電極）２０と、第１導電層２０上に配置された導電層間絶縁膜３０と、導電層間絶縁膜３０上に配置された第２導電層（制御ゲート電極）４０を備える。

又、ゲート絶縁膜１０は、第１主面１１１及びその第１主面１１１に対向する第２主面１１２を有する第１の酸窒化膜１１と、第１主面１１１上の、窒素濃度が１×１０²¹原子／ｃｍ³以上の第２の酸窒化膜１２と、第２の酸窒化膜１２上に配置された第３の酸窒化膜１３とを含む絶縁膜である。更に、第１の酸窒化膜１１及び第３の酸窒化膜１３の窒素濃度が、第２の酸窒化膜１２の窒素濃度より低い。

図１に示した半導体装置は、ＥＥＰＲＯＭのメモリセルトランジスタ等に適用可能である。

一般に酸窒化膜が熱酸化膜よりゲート絶縁膜として高品質であるのは以下の理由による。即ち、酸窒化膜中に窒素が含まれることによって正孔のトラップ準位が増加し、この増加した正孔のトラップ準位により、高電界やホットキャリアなどの電気的ストレスに対して、熱酸化膜中に発生する電子捕獲による負電荷が相殺される。その結果、全体としてゲート絶縁膜の特性変動が抑制される。更に、酸窒化膜の窒素濃度が低いと、後工程での熱処理によるサーマルバジェットにより酸化膜の寿命が短くなる、あるいは電子のトラップサイトが酸化膜中に形成される。そのために、図１に示す第２の酸窒化膜１２の窒素濃度は１×１０²¹原子／ｃｍ³程度以上であることが好ましい。第２の酸窒化膜１２の窒素濃度は２次イオン質量分析法等により測定可能である。

しかし、窒素の含有量が多くなり、正孔のトラップ準位が増加しすぎると特性劣化が生じる。又、半導体基板からシリコン窒化膜へ電子を注入する際の障壁は約２ｅＶであるのに対して、半導体基板から熱酸化膜へ電子を注入する際の障壁は約３．２ｅＶである。したがって、半導体基板から流れるゲート絶縁膜のリーク電流を抑制するためには、半導体基板との界面におけるゲート絶縁膜の窒素面密度は低いほど好ましい。図１に示した半導体装置がゲート絶縁膜１０でのリーク電流の影響を受けないようにするために、第１の酸窒化膜１１の第２主面１１２の窒素面密度は、３×１０¹⁴原子／ｃｍ²程度以下であることが好ましい。第１の酸窒化膜１１の第２主面１１２の窒素面密度は、２次イオン質量分析法等により測定可能である。

ところで、後述の図１に示す半導体装置の製造方法で説明するように、図１に示す半導体装置の第１の酸窒化膜１１の窒素は第２の酸窒化膜１２から拡散される。そのため、第１の酸窒化膜１１の第２主面１１２の窒素面密度を抑制するために、第２の酸窒化膜の窒素濃度の上限は５×１０²¹原子／ｃｍ³程度である。

図２に示す測定構成図は、半導体基板１ａ上に絶縁膜１０ａ、及びリン（Ｐ）ドープのポリシリコン等からなる導電層２０ａが順次積層された構造である。更に、半導体基板１に接続した電極端子１０１と、導電層２０ａに接続した電極端子１０２を備える。電極端子１０１−電極端子１０２間に電圧印加或いは電流印加を行い、絶縁膜１０ａの特性測定を行うことができる。

図３に示すように、絶縁膜１０ａに第１の実施の形態に係る半導体装置のゲート絶縁膜１０の絶縁膜を適用した場合の界面準位密度は、従来技術の絶縁膜を適用した場合より低く、ＳｉＯ₂膜を適用した場合と同程度である。即ち、図１に示した半導体基板１とゲート絶縁膜１０との界面において、従来技術の絶縁膜を適用した場合の界面準位密度の増加や固定準位の増加等による界面特性劣化が改善されている。

又、図４に示すように、絶縁膜１０ａに第１の実施の形態に係る半導体装置のゲート絶縁膜１０を適用した場合のフラットバンドシフト量（ΔＶｆｂ）が最も小さい。即ち、図２に示した半導体基板１ａと絶縁膜１０ａとの界面、及び絶縁膜１０ａと導電層２０ａとの界面における絶縁膜１０ａの窒素濃度が微量であるため、絶縁膜１０ａの双方向ストレスに対するΔＶｆｂが小さい。そのため、第１の実施の形態に係る半導体装置のゲート絶縁膜１０をＥＥＰＲＯＭのメモリセルトランジスタに適用した場合に、ＥＥＰＲＯＭの信頼性が向上する。

更に、図５に示すように、従来技術を用いて作成した絶縁膜より、第１の実施の形態に係る半導体装置のゲート絶縁膜１０のリーク電流が小さい。そのため、例えば第１の実施の形態に係る半導体装置のゲート絶縁膜１０をＥＥＰＲＯＭのメモリセルトランジスタに適用した場合は、浮遊ゲート電極となる第１導電層２０に蓄積された電荷の消失を抑制することができる。

本発明の第１の実施の形態に係る半導体装置によれば、ゲート絶縁膜１０の窒素濃度が膜厚方向の中心付近で最大になるように制御することにより、ゲート絶縁膜１０の特性劣化を抑制し、高い信頼性を実現することができる。

図６〜図１３を用いて、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

（イ）先ず、ｐ型シリコンからなる半導体基板１上に全面にシリコン窒化膜５１を形成し、次にフォトレジスト膜６１をシリコン窒化膜５１上に塗布する。フォトリソグラフィ技術によりフォトレジスト膜６１を露光現像することで、素子分離絶縁膜２を形成する領域上のフォトレジスト膜６１を除去する。次いで、フォトレジスト膜６１をエッチングマスクとして、熱燐酸（Ｈ₃ＰＯ₄）等を用いるウェットエッチングにより選択的にシリコン窒化膜５１を除去し、図６に示すように素子分離絶縁膜２を形成する領域の半導体基板１の表面を露出させる。

（ロ）次に、フォトレジスト膜６１を除去した後、露出させた半導体基板１の表面を選択的に熱酸化して素子分離絶縁膜２を形成する。その後、シリコン窒化膜５１を除去し、図７の構造断面図を得る。この工程により、素子分離絶縁膜２に囲まれて、いわゆる「活性領域」が半導体基板１に定義される。

（ハ）図８に示すように、ラジカル酸化法により、例えば瞬時熱プロセス（ＲＴＰ）装置により、温度１１００℃、圧力１．５ｋＰａ、水素（Ｈ₂）ガス流量０．０１７Ｐａ・ｍ³／ｓ 、酸素（Ｏ₂）ガス流量０．０３４Ｐａ・ｍ³／ｓ程度の雰囲気中で、第１の酸化膜１１ａを半導体基板１の活性領域上に４ｎｍ程度形成する。なお、第１の酸化膜１１ａは、通常の拡散炉で形成される熱酸化膜でもよい。

（ニ）図９に示すように、ラジカル窒化法により、例えば、温度４５０℃でＲＦプラズマ発生源に窒素を導入して窒素ラジカルを発生させ、窒素ラジカル雰囲気中で、約５×１０¹⁴〜５×１０¹⁵原子／ｃｍ²程度の窒化を行い、第１の酸化膜１１ａ上に酸窒化膜１２ａを形成する。

（ホ）図１０に示すように、減圧化学気相成長（ＬＰ−ＣＶＤ）法により、例えば、温度８７５℃、圧力０．２ｋＰａ、四塩化珪素（ＳｉＣｌ₄）ガス流量８．５×１０^-3Ｐａ・ｍ³／ｓ、亜酸化窒素（Ｎ₂Ｏ）ガス流量０．８５Ｐａ・ｍ³／ｓ程度の条件で、酸窒化膜１２ａ上に第２の酸化膜１３ａを４ｎｍ程度形成する。

（ヘ）次に、例えばＲＴＰ装置により温度９００℃、圧力１．３ｋＰａ、Ｈ₂ガス流量１．７Ｐａ・ｍ³／ｓ、Ｏ₂ガス流量１７Ｐａ・ｍ³／ｓ程度のラジカル酸化雰囲気中で５〜３０秒程度アニールする。このアニール工程を以下において「改質アニール」という。改質アニールによって、酸窒化膜１２ａ中の窒素を第１の酸化膜１１ａ及び、第２の酸化膜１３ａに拡散する。その結果、第１の酸窒化膜１１、第２の酸窒化膜１２、第３の酸窒化膜１３からなるゲート絶縁膜１０が形成される。又、第２の酸化膜１３ａは熱酸化法によって形成される酸化膜に比べてリーク電流が多いため、改質アニールによってリーク電流を減少させる。更に、例えば１×１０¹⁵〜５×１０¹⁵原子/ｃｍ²程度のラジカル窒化が行われている場合では、酸窒化膜１２ａの表面近傍でシリコン原子と結合状態が弱い窒素が存在しているため、改質アニールが必要である。より詳しい改質アニールの効果等については後述する。

（ト）ＣＶＤ法によってＰドープのポリシリコン等の第１導電層２０を半導体基板１上の全面に２００ｎｍ程度形成する。続いて、拡散炉にて、例えば、温度８５９℃、Ｏ₂雰囲気中で熱処理することにより第１導電層２０の表面を酸化する。次いで、ＣＶＤ法によってシリコン窒化膜を全面に堆積した後、このシリコン窒化膜の表面を拡散炉において酸化することにより、図１１に示すように、第１導電層２０上に導電層間絶縁膜（ＯＮＯ膜）３０を２０ｎｍ程度形成する。

（チ）次に、導電層間絶縁膜３０上にＣＶＤ法によってＰドープのポリシリコン等の第２導電層４０を４００ｎｍ程度形成する。次いで、フォトレジスト膜６２を第２導電層４０上に塗布する。フォトリソグラフィ技術によりフォトレジスト膜６２を露光現像することで、ゲート電極を形成する領域以外のフォトレジスト膜６２を除去し、図１２に示す構造断面図を得る。

（リ）図１３に示すように、フォトレジスト膜６２をエッチングマスクとして、反応性イオンエッチング（ＲＩＥ）法等の技術により、ゲート絶縁膜１０に達するまで選択的エッチングを行い、第１導電層２０、導電層間絶縁膜３０、第２導電層４０をそれぞれ分離する。

（ヌ）フォトレジスト膜６２を除去した後、第２導電層４０をマスクとした自己整合的なヒ素（Ａｓ）イオン注入、熱処理等を行ってｎ型ドレイン領域３、ｎ型ソース領域４を半導体基板１の活性領域に形成する。以上により、図１に示す半導体装置が完成する。

以上に説明したように、酸窒化膜１２ａはラジカル窒化雰囲気中で形成されるが、窒素ラジカル発生源として、マイクロ波プラズマ、電子サイクロトロン共鳴（ＥＣＲ）プラズマ、高周波（ＲＦ）プラズマ、ラジアルスロットルアンテナプラズマ等を用いることが可能である。
又、上記の製造方法の説明では、ＳｉＣｌ₄ガスとＮ₂Ｏのガス流量比を1対１００の条件で第２の酸化膜１３ａを形成する場合を説明したが、温度７５０℃〜８００℃、且つ圧力３０Ｐａ〜５０Ｐａの条件で、ジクロロシラン（ＳｉＨ₂Ｃｌ₄）ガスとＮ₂Ｏガスのガス流量比が１対２の条件で第２の酸化膜１３ａを形成してもよい。更に、第２の酸化膜１３ａは、ＳｉＨ₄ガスとＮ₂Ｏガスを用いて形成したＣＶＤ酸化膜、Ｓｉ₂Ｃｌ₆ガスとＮ₂Ｏガスを用いて形成したＣＶＤ酸化膜又はＣＶＤ−ＴＥＯＳ膜であってもよい。しかし、第２の酸化膜１３ａは、ＳｉＣｌ₄ガスとＮ₂Ｏガスを用いて形成したＣＶＤ酸化膜が、リーク電流が小さいため好ましい。

上記の製造方法の説明で、酸窒化膜１２ａの表面近傍にシリコン原子と結合状態が弱い窒素が存在するため改質アニールが必要であると述べた。図１４に示すように、第２の酸窒化膜１２のＸ線光電子分光（ＸＰＳ）分析によって改質アニール前に観測されたＮ１ｓのサブピークが、改質アニール後には観測されない。改質アニールによってシリコン原子と窒素の結合状態が良質になる。

又、図１５に示す２次イオン質量分析法の結果から、改質アニールによって、第２の酸窒化膜１２中の窒素が第１の酸窒化膜１１及び第３の酸窒化膜１３に拡散していることがわかる。又、図１５に示ように、図１に示す半導体装置のゲート絶縁膜１０の窒素濃度は、従来技術を用いて形成したゲート絶縁膜に比べて、窒素濃度を高くすることができる。更に、図１に示す半導体装置のゲート絶縁膜１０の窒素濃度は１×１０²¹原子／ｃｍ²以上である。尚、図１５に示したグラフは、照射イオンとしてセシウム（Ｃｓ）を使用した測定結果を示しており、Ｃｓ＋Ｓｉ及びＣｓ＋Ｏの濃度分布が図１５に示されている。

なお、改質アニールは窒素雰囲気中で行ってもよいが、酸化性雰囲気中で行った方が第２の酸化膜１３ａのリーク電流が低減するため好ましい。又、上記の製造方法の説明では、改質アニールをラジカル酸化雰囲気中で行う例を説明したが、第２の酸化膜１３ａの形成温度より高い温度条件でのＮ₂Ｏ雰囲気中やウェット酸化雰囲気中又はドライ酸化雰囲気中で改質アニールを行ってもよい。ただし、高温長時間の酸化雰囲気中での改質アニールを行う場合には、ラジカル窒化法により形成された酸窒化膜１２ａから窒素が外方拡散するため、改質アニールは第２の酸化膜１３ａの形成温度より高い温度、且つ１１５０℃以下程度で行うことが望ましい。更に好ましくは、９００℃〜１０００℃程度の温度で改質アニールを行うことが、サーマルバジェット、第２の酸化膜１３ａのリーク電流改善等により効率的である。又、改質アニールを酸化性雰囲気中で行う場合は、例えば、酸素、オゾン、酸素ラジカル、Ｈ₂Ｏ、塩化水素（ＨＣｌ）、Ｎ₂Ｏ、一酸化窒素等のうちいずれか1つを含むガス、或いはその混合ガスが使用可能である。

なお、ゲート絶縁膜１０は、７ｎｍ〜１５ｎｍ程度であることが望ましい。１５ｎｍ程度より厚くなるとトンネル電流が流れにくくなり、７ｎｍ程度より薄くなるとダイレクトトンネリングが発生するためである。

上記のような本発明の第１の実施の形態に係る半導体装置の製造方法によれば、ゲート絶縁膜１０の窒素濃度が膜厚方向の中心付近で最大になるように制御することにより、特性劣化の少ない信頼性の高い半導体装置を提供することができる。

（第２の実施の形態）
本発明の第２の実施の形態に係わる半導体装置は、半導体基板１と、半導体基板１に下部を埋め込まれた素子分離絶縁膜２と、半導体基板１の主面の近傍の半導体基板１内部に配置されたドレイン領域３及びソース領域４と、半導体基板１上に配置されたゲート絶縁膜１０ｂと、ゲート絶縁膜１０ｂ上に配置された第１導電層２０と、第１導電層２０上に配置された導電層間絶縁膜３０ｂと、導電層間絶縁膜３０ｂ上に配置された第２導電層４０とを備える。

又、導電層間絶縁膜３０ｂは、第１主面３１１及びその第１主面３１１に対向する第２主面３１２を有する第１の酸窒化膜３１と、第１の酸窒化膜３１の第１主面３１１上の、窒素濃度が１×１０²¹原子／ｃｍ³以上の第２の酸窒化膜３２と、第２の酸窒化膜３２上に配置された第３の酸窒化膜３３とを含む絶縁膜である。更に、第１の酸窒化膜３１及び第３の酸窒化膜３３の窒素濃度が、第２の酸窒化膜３２の窒素濃度より低い。ゲート絶縁膜１０ｂが多層構造の絶縁膜ではなく、導電層間絶縁膜３０ｂが多層構造の絶縁膜である点が、図１に示した半導体装置と異なる。

図１６に示した半導体装置は、ＥＥＰＲＯＭのメモリセルトランジスタ等に適用可能である。

図１７に示すように、第２の実施の形態に係る半導体装置のリーク電流密度は、例えば印加電界が６ＭＶ／ｃｍ付近の場合で比較すると、導電層間絶縁膜を３０ｂを従来技術のＯＮＯ膜(ＳｉＯ₂膜厚／Ｓｉ₃Ｎ₄膜厚／ＳｉＯ₂膜厚＝５ｍｎ／５ｎｍ／５ｎｍ）で作成した半導体素子のリーク電流密度の半分程度に改善される。

絶縁膜に電圧を印加したり電流を流した場合に絶縁破壊に至るまでの経時特性を測定する試験を「経時的絶縁破壊（ＴＤＤＢ）試験」という。図１８に示す定電圧ＴＤＤＢ試験結果から、第２の実施形態に係る半導体装置は、従来技術の絶縁膜を有する半導体装置よりも寿命が約１．３倍長いことがわかる。

本発明の第２の実施の形態に係る半導体装置によれば、導電層間絶縁膜３０ｂのリーク電流を低減することができ、高い信頼性を得ることができる。更に、導電層間絶縁膜３０ｂのリーク電流及び半導体装置の信頼性の要求が同じ場合には、導電層間絶縁膜３０ｂの薄膜化が可能である。導電層間絶縁膜３０ｂの薄膜化によって半導体装置の電源電圧を下げることができ、省電力化に有効である。

図１９〜図２２を用いて、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

（イ）先ず、第１の実施の形態に係る半導体装置の製造方法を説明したのと同様な方法で（図６及び図７参照。）、図１９に示す構造断面図を得る。

（ロ）次に、例えば拡散炉にて温度８５０℃、酸素雰囲気中で熱処理（ウェット酸化）することによって、半導体基板１の活性領域上にゲート絶縁膜１０ｂを８ｎｍ程度形成する。

（ハ）図２０に示すように、ＣＶＤ法によってＰドープのポリシリコン等の第１導電層２０を半導体基板１上の全面に２０ｎｍ程度形成する。

（ニ）次に、ラジカル酸化法により、第１導電層２０の表面に第１の酸化膜３１ａを９ｎｍ程度形成する。次いで、第１の酸化膜３１ａの表面をラジカル窒化法を用いて３×１０¹⁵〜５×１０¹⁵原子/ｃｍ²程度の窒素面密度になるように窒化を行い、酸窒化膜３２ａを形成する。その後、ＣＶＤ法により、例えば、温度８７５℃、圧力０．２ｋＰａ、ＳｉＣｌ₄ガス流量８．５×１０^-3Ｐａ・ｍ³／ｓ、Ｎ₂Ｏガス流量０．８５Ｐａ・ｍ³／ｓ程度の条件で、酸窒化膜３２ａ上にＣＶＤ酸化膜を５ｎｍ程度堆積して、図２１に示すように第２の酸化膜３３ａを形成する。

（ホ）次に、例えばＲＴＰ装置により温度９００℃、圧力１．３ｋＰａ、Ｈ₂ガス流量１．７Ｐａ・ｍ³／ｓ、Ｏ₂ガス流量１７Ｐａ・ｍ³／ｓ程度のラジカル酸化雰囲気中で３０秒程度改質アニールを行い、酸窒化膜３２ａ中の窒素を第１の酸化膜３１ａ及び第２の酸化膜３３ａ中に拡散させる。その結果、第１の酸窒化膜３１、第２の酸窒化膜３２、第３の酸窒化膜３３からなる導電層間絶縁膜３０ｂが形成される。次いで、図２２に示すように、導電層間絶縁膜３０ｂ上にＣＶＤ法によってＰドープのポリシリコン等の第２導電層４０を４００ｎｍ程度形成する。

（ヘ）その後、第１の実施の形態に係る半導体装置の製造方法を説明したのと同様な方法で（図１２及び図１３参照。）、第１導電層２０、導電層間絶縁膜３０ｂ、第２導電層４０をそれぞれ分離し、ドレイン領域３、ソース領域４を半導体基板１の活性領域に形成する。以上により、図１６に示す半導体装置が完成する。他は、第１の実施の形態に係る半導体装置の製造方法と実質的に同様であるので、重複した記載を省略する。

本発明の第２の実施の形態に係る半導体装置の製造方法によれば、導電層間絶縁膜３０ｂの窒素濃度が膜厚方向の中心付近で最大になるように制御することにより、導電層間絶縁膜３０ｂのリーク電流を低減した信頼性の高い半導体装置を提供することができる。

（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

既に述べた第１及び第２の実施の形態の説明においては、ＥＥＰＲＯＭ等のメモリセルトランジスタのゲート絶縁膜１０や導電層間絶縁膜３０ｂに多層構造の絶縁膜を適用する例を説明したが、論理ゲートに使用されるトランジスタのゲート絶縁膜に多層構造の絶縁膜を適用することができる。

又、第１及び第２の実施の形態の説明においては、ゲート絶縁膜１０が多層構造の絶縁膜である場合と、導電層間絶縁膜３０ｂが多層構造の絶縁膜である場合をそれぞれ説明したが、ゲート絶縁膜及び導電層間絶縁膜のいずれも多層構造の絶縁膜であってもよい。

更に、第１及び第２の実施の形態の説明においては、素子分離絶縁膜２がフィールド酸化膜である例を示したが、素子分離絶縁膜２がシャロートレンチイソレーション（ＳＴＩ）等であってもよい。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の第１の実施の形態に係る半導体装置の構成を示す模式的な断面図である。 本発明の第１の実施の形態に係る半導体装置の特性を調査するための測定構成図である。 図２の測定構成図を用いて、本発明の第１の実施の形態に係る半導体装置のゲート絶縁膜と半導体基板との界面準位密度を測定（周波数１０ｋ−１００ｋＨｚ)した結果を、熱酸化法で形成したＳｉＯ₂膜及び特許文献１で提案された方法で形成した従来技術の絶縁膜と半導体基板との界面準位密度と比較したグラフである。 図２の測定構成図を用いて、本発明の第１の実施の形態に係る半導体装置のゲート絶縁膜の、双方向ストレス印加前後でのフラットバンドシフト量を測定した結果を、熱酸化法で形成したＳｉＯ₂膜及び特許文献１で提案された方法で形成した従来技術の絶縁膜のフラットバンドシフト量と比較したグラフである。 本発明の第１の実施の形態に係る半導体装置のゲート絶縁膜の電流電圧特性を、特許文献１で提案された方法で形成した従来技術のゲート絶縁膜の電流電圧特性と比較したグラフである。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その１）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その２）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その３）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その４）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その５）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その６）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その７）。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その８）。 本発明の第１の実施の形態に係る半導体装置のゲート絶縁膜の改質アニール前後のＸＰＳ分析結果を示すグラフである。縦軸がゲート絶縁膜の１ｓ軌道の窒素数Ｎ１ｓ、横軸が結合エネルギーである。 本発明の第１の実施の形態に係る半導体装置のゲート絶縁膜の改質アニール前後、及び特許文献１で提案された方法で形成した従来技術のゲート絶縁膜の窒素濃度分布を示すＳＩＭＳ分析結果のグラフである。 本発明の第２の実施の形態に係る半導体装置の構成を示す模式的な断面図である。 本発明の第２の実施の形態に係る半導体装置の導電層間絶縁膜の電流電圧特性を、特許文献１で提案された方法で形成した従来技術の導電層間絶縁膜の電流電圧特性と比較したグラフである。 本発明の第２の実施の形態に係る半導体装置の導電層間絶縁膜の、印加電界を１２ＭＶ／ｃｍで行った定電圧ＴＤＤＢ試験での５０％Ｑｂｄ値（累積故障率５０％における絶縁破壊までに要する総注入電荷量）を示すグラフである。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その１）。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その２）。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その３）。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その４）。

符号の説明

１、１ａ…半導体基板
２…素子分離絶縁膜
３…ドレイン領域
４…ソース領域
１０、１０ｂ…ゲート絶縁膜
１０ａ…絶縁膜
１１、３１…第１の酸窒化膜
１２、３２…第２の酸窒化膜
１３、３３…第３の酸窒化膜
１１ａ、３１ａ…第１の酸化膜
１２ａ、３２ａ…酸窒化膜
１３ａ、３３ａ…第２の酸化膜
２０…第１導電層
２０ａ…導電層
３０…、３０ｂ…導電層間絶縁膜
４０…第２導電層
５１…シリコン窒化膜
６１、６２…フォトレジスト膜
１０１…電極端子
１０２…電極端子
１１１、３１１…第１の酸窒化膜の第１主面
１１２、３１２…第１の酸窒化膜の第２主面

Claims (5)

1. 第１主面及び該第１主面に対向する第２主面を有する第１の酸窒化膜と、
   前記第１主面上の、窒素濃度が１×１０²¹原子／ｃｍ³以上の第２の酸窒化膜と、
   前記第２の酸窒化膜上に配置された第３の酸窒化膜
   とを含む絶縁膜を備え、前記第１の酸窒化膜及び前記第３の酸窒化膜の窒素濃度が、前記第２の酸窒化膜の窒素濃度より低いことを特徴とする半導体装置。
2. 前記第２主面の窒素面密度が、３×１０¹⁴原子／ｃｍ²以下であることを特徴とする請求項１に記載の半導体装置。
3. 第１の酸化膜を形成するステップと、
   前記第１の酸化膜上に、窒素ラジカル法により酸窒化膜を形成するステップと、
   前記酸窒化膜上に化学気相成長法により第２の酸化膜を形成するステップと、
   加熱処理により前記酸窒化膜から前記第１の酸化膜及び前記第２の酸化膜に窒素を拡散するステップ
   とを含むことを特徴とする半導体装置の製造方法。
4. 前記加熱処理は、前記第２の酸化膜の形成温度以上且つ1１５０℃以下で行うことを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記加熱処理は、酸素、オゾン、酸素ラジカル、水蒸気、塩化水素、亜酸化窒素、一酸化窒素のうち少なくとも１つを含むガスの雰囲気中で行うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。

Images