JPS593932A - シリコン酸化膜中の電子捕獲中心を除去する方法 - Google Patents
シリコン酸化膜中の電子捕獲中心を除去する方法Info
- Publication number
- JPS593932A JPS593932A JP57110639A JP11063982A JPS593932A JP S593932 A JPS593932 A JP S593932A JP 57110639 A JP57110639 A JP 57110639A JP 11063982 A JP11063982 A JP 11063982A JP S593932 A JPS593932 A JP S593932A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- electron capture
- silicon dioxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の分野
本発明は、シリコンの熱酸化膜、よシ詳しく述べるなら
ば、チョラルスキー法（以下ＣＺ法と呼ぶ）で作ったシ
リコン単結晶の基板の熱酸化膜の品質改善に関するもの
である。
ば、チョラルスキー法（以下ＣＺ法と呼ぶ）で作ったシ
リコン単結晶の基板の熱酸化膜の品質改善に関するもの
である。
本発明°は、ＭＯＳ （ｍｅｔａｌ ｏｘｌｄｅ ｓｅ
ｍｌｃｏｒｄｕｃｔｏｒ ）電界効果トランジスタ（Ｆ
ＥＴ）のｆ−）酸化膜の形成に適用される。
ｍｌｃｏｒｄｕｃｔｏｒ ）電界効果トランジスタ（Ｆ
ＥＴ）のｆ−）酸化膜の形成に適用される。
（２）技術の背景
一般にシリコン単結晶はＣＺ法又はＶＺ法（浮遊帯法）
で作られておシ、近年はＣＺ法によるシリコン単結晶の
ほうが多く使用されている。とのＣ２法によるシリコン
単結晶を熱酸化して酸化膜（５ｔＯ２膜）を形成したと
きに、この熱酸化膜中には異なる捕獲断面積を有する３
種類の電子捕獲中心（ｔｒａｐｓ）が形成されている。
で作られておシ、近年はＣＺ法によるシリコン単結晶の
ほうが多く使用されている。とのＣ２法によるシリコン
単結晶を熱酸化して酸化膜（５ｔＯ２膜）を形成したと
きに、この熱酸化膜中には異なる捕獲断面積を有する３
種類の電子捕獲中心（ｔｒａｐｓ）が形成されている。
捕獲断面積としては１０ 〜１０−”ｃｍ” 、 １Ｏ
−１８ｉおよびｘ□−１９〜１６ １０−２０ｃｒｎ”であって、１０ 〜１０ 副３
については酸化膜中の水分がその形成要因あることがわ
かっている。（例えば、Ｆ、Ｊ、 Ｆｅ１ｇ１ ｅｔ
ａｌ ： Ｔｈｅａｆｆｅｃｔｓ ｏｆ ｗａｔｅｒ
ｏｎ ｏｘｌｄｅ ａｎｄ Ｉｎｔｅｒｆａｃｅｔｒａ
ｐｐｅｄ ｃｈａｒｇｅ ｇ＊ｎａｒａｔｌｏｎ ｉｎ
ｔｈｅｒｍａｌ ８１０２ｆｉ１ｍｓ 、 Ｊ、 Ａ
ｐｐｌ、 Ｐｈｙｓ、 ５２（９）、 Ｓｅｐｔｅｍ
ｂｅｒ１９８１、ｐｐ、５６６５〜５６８２．参照）こ
れらの電子捕獲中心によってトランジスタ動作中の電子
捕獲によりＭＯＳ ）ランジスタのしきい値電圧の変化
が生じ、特にｙＤｓ ）ランジスタのｒ−）酸化膜にお
いて問題となる。
−１８ｉおよびｘ□−１９〜１６ １０−２０ｃｒｎ”であって、１０ 〜１０ 副３
については酸化膜中の水分がその形成要因あることがわ
かっている。（例えば、Ｆ、Ｊ、 Ｆｅ１ｇ１ ｅｔ
ａｌ ： Ｔｈｅａｆｆｅｃｔｓ ｏｆ ｗａｔｅｒ
ｏｎ ｏｘｌｄｅ ａｎｄ Ｉｎｔｅｒｆａｃｅｔｒａ
ｐｐｅｄ ｃｈａｒｇｅ ｇ＊ｎａｒａｔｌｏｎ ｉｎ
ｔｈｅｒｍａｌ ８１０２ｆｉ１ｍｓ 、 Ｊ、 Ａ
ｐｐｌ、 Ｐｈｙｓ、 ５２（９）、 Ｓｅｐｔｅｍ
ｂｅｒ１９８１、ｐｐ、５６６５〜５６８２．参照）こ
れらの電子捕獲中心によってトランジスタ動作中の電子
捕獲によりＭＯＳ ）ランジスタのしきい値電圧の変化
が生じ、特にｙＤｓ ）ランジスタのｒ−）酸化膜にお
いて問題となる。
（：１）従来技術の問題点
１０−１６〜１７−１７ｃＩｎ２の捕獲断面積の電子捕
獲中心は、酸化雰囲気中の水分を極力除去することによ
って除去することができる。しかしながら、１０− ’
８ｃｍ２の捕獲断面積の電子捕獲中心の除去は形成要
因が十分に解明されていないこともあって行なわれてい
ない。
獲中心は、酸化雰囲気中の水分を極力除去することによ
って除去することができる。しかしながら、１０− ’
８ｃｍ２の捕獲断面積の電子捕獲中心の除去は形成要
因が十分に解明されていないこともあって行なわれてい
ない。
（４）発明の目的
本発明の目的は、１０−”８ｃｒｎ”の捕獲断面積の電
子捕獲中心をＣＺ法シリコン結晶基板の熱酸化膜中から
ほとんどないし完全に除去することである。
子捕獲中心をＣＺ法シリコン結晶基板の熱酸化膜中から
ほとんどないし完全に除去することである。
本発明の別の目的は、耐圧低下を防止し、デバイス特注
を向上させたＭＯＳトランノスタを提供することである
。
を向上させたＭＯＳトランノスタを提供することである
。
（５）発明の祷成
上述した目的が、ＣＺ法によって作られたシリコン単結
晶の基板を熱酸化して二酸化シリコン膜を形成した後で
、この二酸化ンリコン膜上に多結晶／リコン膜を形成し
、そして高温熱酸化処理を施こすことからなる／リコン
酸化膜中の電子捕獲中心を除去方法によって達成される
。
晶の基板を熱酸化して二酸化シリコン膜を形成した後で
、この二酸化ンリコン膜上に多結晶／リコン膜を形成し
、そして高温熱酸化処理を施こすことからなる／リコン
酸化膜中の電子捕獲中心を除去方法によって達成される
。
（６）発明の実施態様
本発明を実験および実施態様によって詳しく説明する。
実験
ＣＺ法によって作られたシリコン単結晶から切出したシ
リコンウェハを用意した。このシリコンウェハを乾燥酸
素雰囲気中で１０００℃の温度にて４０分間熱酸化して
３５０Ｘ厚さの二酸化シリコン（５ＩＯ２）膜を形成し
た。次に、このニ酸化シリコン膜上にＣＶＤ （ｃｈｅ
ｍｌｏａｌ ｖａｐｏｒ ｄｓｐｏｓｌｔｌｏｎ）法に
よって多結晶シリコン膜を厚さ４０００Ｘで形成した。
リコンウェハを用意した。このシリコンウェハを乾燥酸
素雰囲気中で１０００℃の温度にて４０分間熱酸化して
３５０Ｘ厚さの二酸化シリコン（５ＩＯ２）膜を形成し
た。次に、このニ酸化シリコン膜上にＣＶＤ （ｃｈｅ
ｍｌｏａｌ ｖａｐｏｒ ｄｓｐｏｓｌｔｌｏｎ）法に
よって多結晶シリコン膜を厚さ４０００Ｘで形成した。
そして、乾燥酸素雰囲気中で１２００℃の温度で１０分
間の高温熱処理を施こした。この熱処理によって多結晶
シリコン膜の表面部が熱酸化されて厚さ１０００Ｘの二
酸化シリコン（Ｓ＋Ｏ２）膜が生じた。この表面にある
二酸化シリコン膜をエツチング除去して多結晶シリコン
膜を表出し、この多結晶シリコン膜とシリコンウェハと
の間に電圧をかけてフラットパント（電圧（ｆｌａｔｂ
ａｎｄ ｖｏｌｔａｇｅ ：）のずれ（ｆｉｈｌｆｔ
）Δｖ２Ｂを調べた。
間の高温熱処理を施こした。この熱処理によって多結晶
シリコン膜の表面部が熱酸化されて厚さ１０００Ｘの二
酸化シリコン（Ｓ＋Ｏ２）膜が生じた。この表面にある
二酸化シリコン膜をエツチング除去して多結晶シリコン
膜を表出し、この多結晶シリコン膜とシリコンウェハと
の間に電圧をかけてフラットパント（電圧（ｆｌａｔｂ
ａｎｄ ｖｏｌｔａｇｅ ：）のずれ（ｆｉｈｌｆｔ
）Δｖ２Ｂを調べた。
この結果を第１図の線Ａにて示しだ。
比較例として、上述したように多結晶シリコン膜を形成
したところで、高温熱処理を施こさない状態でこの多結
晶シリコン膜とシリコンウェハ・との間に電圧をかけて
フラットバンド電圧のずれを調べた。この結果を第１図
の線Ｂにて示した。
したところで、高温熱処理を施こさない状態でこの多結
晶シリコン膜とシリコンウェハ・との間に電圧をかけて
フラットバンド電圧のずれを調べた。この結果を第１図
の線Ｂにて示した。
第１図から本発明の方法に従うとフラット・々ンド電位
のずれが比較例である従来方法よりもはるかに小さいこ
とがわかる。また第１図の線Ａと線Ｂを比較した時ｉＢ
は電子流［１０／ｃｍ２でフラットバンド電圧のずれが
飽和する成分と、全く飽和しない成分の和であることが
わかり、線Ａではその飽和する成分がほぼ完全に除去さ
れているととがわかる。こうして、本発明の方法に従え
ば、ｌ Ｑ −” ８ｃｍ２の電子捕獲中心を、はぼ完
全に除去できることがわかる。
のずれが比較例である従来方法よりもはるかに小さいこ
とがわかる。また第１図の線Ａと線Ｂを比較した時ｉＢ
は電子流［１０／ｃｍ２でフラットバンド電圧のずれが
飽和する成分と、全く飽和しない成分の和であることが
わかり、線Ａではその飽和する成分がほぼ完全に除去さ
れているととがわかる。こうして、本発明の方法に従え
ば、ｌ Ｑ −” ８ｃｍ２の電子捕獲中心を、はぼ完
全に除去できることがわかる。
実施例
本発明の方法を用いてＭＯＳ ＦＥＴ を次のように
して製造することができる。
して製造することができる。
ＣＺ法シリコン単結晶から切出し７１ｊ ７ ’／ −
’ ／ソエハ基板を用意し、熱酸化して二酸化ンリコン
膜をｆ−）酸化膜として形成する。この熱酸化は１００
０℃乾燥酸素雰囲気中で３０〜６０分間行なわれる。こ
の？−）酸化膜上にｆ−上電極となる多結晶シリコン膜
をＣＶＤ法によって形成する。
’ ／ソエハ基板を用意し、熱酸化して二酸化ンリコン
膜をｆ−）酸化膜として形成する。この熱酸化は１００
０℃乾燥酸素雰囲気中で３０〜６０分間行なわれる。こ
の？−）酸化膜上にｆ−上電極となる多結晶シリコン膜
をＣＶＤ法によって形成する。
場合によっては多結晶シリコン膜に抵抗値を下げるため
にドープ処理を行なうこともある。次に、本発明に従っ
て高温熱酸化処理を、乾燥酸素雰囲気中にて１１００〜
１２００℃の温度で５〜２０分間の熱処理として行なう
。この高温熱処理によってｆｆ−ト酸化膜中の不純物を
多結晶シリコン膜中にブラタリングすることができる。
にドープ処理を行なうこともある。次に、本発明に従っ
て高温熱酸化処理を、乾燥酸素雰囲気中にて１１００〜
１２００℃の温度で５〜２０分間の熱処理として行なう
。この高温熱処理によってｆｆ−ト酸化膜中の不純物を
多結晶シリコン膜中にブラタリングすることができる。
また、この高温熱処理によって多結晶シリコン膜の表面
部が酸化されて二酸化シリコン膜となるが、これをエツ
チング除去する。次に、フォトエツチング法によって多
結晶シリコン膜をパターニングして所定形状のｆ−）電
極とする。以下、通常の工程に従ってソースおよびドレ
イン領域の形成、絶縁膜の形成および配線の形成によっ
てＭＯＳ ＦＥＴを完成させる。
部が酸化されて二酸化シリコン膜となるが、これをエツ
チング除去する。次に、フォトエツチング法によって多
結晶シリコン膜をパターニングして所定形状のｆ−）電
極とする。以下、通常の工程に従ってソースおよびドレ
イン領域の形成、絶縁膜の形成および配線の形成によっ
てＭＯＳ ＦＥＴを完成させる。
このよう（こしてＭＯＳ ＦＥＴを製造することによっ
てしきい値電圧の長期的安定性、Ｇａｔａｉ縁耐圧の安
定性などの特性が優れたものが得られる。
てしきい値電圧の長期的安定性、Ｇａｔａｉ縁耐圧の安
定性などの特性が優れたものが得られる。
第１図はＭＯＳダイオード構造での電子流量とフラット
バンドのずれとの関係を表わす図である。 線Ａ・・・本発明 緋Ｂ・・・比較例 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
バンドのずれとの関係を表わす図である。 線Ａ・・・本発明 緋Ｂ・・・比較例 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、チョクラルスキー法によって作られたシリコン単結
晶の基板を熱酸化して二酸化シリコン膜を形成した後で
、この二酸化シリコン膜上に多結晶シリコン膜を形成し
、そして高温熱酸化処理を施こすことからなるシリコン
酸化膜中の電子捕獲中心を除去する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110639A JPS593932A (ja) | 1982-06-29 | 1982-06-29 | シリコン酸化膜中の電子捕獲中心を除去する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110639A JPS593932A (ja) | 1982-06-29 | 1982-06-29 | シリコン酸化膜中の電子捕獲中心を除去する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593932A true JPS593932A (ja) | 1984-01-10 |
Family
ID=14540814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110639A Pending JPS593932A (ja) | 1982-06-29 | 1982-06-29 | シリコン酸化膜中の電子捕獲中心を除去する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5123994A (en) * | 1989-05-30 | 1992-06-23 | Motorola, Inc. | Ramped oxide formation method |
-
1982
- 1982-06-29 JP JP57110639A patent/JPS593932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5123994A (en) * | 1989-05-30 | 1992-06-23 | Motorola, Inc. | Ramped oxide formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100195355B1 (ko) | 드라이산화를 포함하는 반도체장치의 제조방법 | |
| JPH0638496B2 (ja) | 半導体装置 | |
| US4274892A (en) | Dopant diffusion method of making semiconductor products | |
| JP2000082804A (ja) | 無欠陥領域を有する半導体 | |
| JPS593932A (ja) | シリコン酸化膜中の電子捕獲中心を除去する方法 | |
| JPS603158A (ja) | 電界効果トランジスタの形成方法 | |
| JPS6228591B2 (ja) | ||
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JP4309492B2 (ja) | 半導体装置の製造方法 | |
| JP2602598B2 (ja) | 半導体基板の処理方法 | |
| JPH0918003A (ja) | 電界効果トランジスタの製造方法 | |
| KR100246777B1 (ko) | 반도체 소자의 제조방법 | |
| JP2808933B2 (ja) | 半導体装置の製造方法 | |
| JPH0320086A (ja) | 半導体記憶装置の製造方法 | |
| JP3340868B2 (ja) | 超電導ベーストランジスタ及びその製造方法 | |
| JPH022311B2 (ja) | ||
| JPS6132470A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| JPS60176272A (ja) | 半導体記憶装置の製造方法 | |
| JPH04739A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH05267688A (ja) | 半導体不揮発性記憶装置の製造方法 |