CN114999907B - 栅极氧化层的制作方法及场效应晶体管的制作方法 - Google Patents

栅极氧化层的制作方法及场效应晶体管的制作方法 Download PDF

Info

Publication number
CN114999907B
CN114999907B CN202210941755.6A CN202210941755A CN114999907B CN 114999907 B CN114999907 B CN 114999907B CN 202210941755 A CN202210941755 A CN 202210941755A CN 114999907 B CN114999907 B CN 114999907B
Authority
CN
China
Prior art keywords
oxide layer
gate oxide
substrate
grid
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210941755.6A
Other languages
English (en)
Other versions
CN114999907A (zh
Inventor
吴妍
孟娟
许春龙
杨宗凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinjing Integrated Circuit Co Ltd
Original Assignee
Hefei Xinjing Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinjing Integrated Circuit Co Ltd filed Critical Hefei Xinjing Integrated Circuit Co Ltd
Priority to CN202210941755.6A priority Critical patent/CN114999907B/zh
Publication of CN114999907A publication Critical patent/CN114999907A/zh
Application granted granted Critical
Publication of CN114999907B publication Critical patent/CN114999907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种栅极氧化层的制作方法及场效应晶体管的制作方法。该栅极氧化层的制作方法包括以下步骤：在衬底上顺序形成第一栅极氧化层和第二栅极氧化层，其中，第二栅极氧化层位于第一栅极氧化层靠近衬底的一侧，或第二栅极氧化层位于第一栅极氧化层远离衬底的一侧。通过在衬底上形成两层栅极氧化层，同时解决了氧化层厚度不够的问题以及由于氧化层厚度不均导致晶体管容易漏电或击穿的问题，从而有效改善了器件的可靠性和匹配性。

Description

栅极氧化层的制作方法及场效应晶体管的制作方法
技术领域
本发明涉及半导体制造领域，具体而言，涉及一种栅极氧化层的制作方法及场效应晶体管的制作方法。
背景技术
金属-氧化物半导体型场效应管（MOS管）属于场效应管中的绝缘栅型，MOS常用的栅极材料为二氧化硅。针对不同的操作电压（低压、中压，高压），MOS所需的栅极氧化层厚度也不同。一般来说中压元件（5V~8V）的栅极氧化层厚度约120A~200A。例如，针对操作电压为8V的元件，其栅极氧化层厚度要达到约185Å，以保证其可以通过可靠性测试（TDDB:经时介电层击穿）。
目前的制程，针对这种厚度达185Ǻ的栅极氧化层，多用热氧化（Furnace）的方式生长，但是热氧化（Furnace）会带来栅极氧化层厚度极度不均而易使MOS管漏电或击穿的问题，从而导致MOS管被烧毁。
发明内容
本发明的主要目的在于提供一种栅极氧化层的制作方法及场效应晶体管的制作方法，以解决现有技术中在保证栅极氧化层厚度的情况下，氧化层厚度不均导致场效应晶体管容易被击穿而烧毁的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种栅极氧化层的形成方法，包括以下步骤：在衬底上顺序形成第一栅极氧化层和第二栅极氧化层，其中，第二栅极氧化层位于第一栅极氧化层靠近衬底的一侧，或第二栅极氧化层位于第一栅极氧化层远离衬底的一侧。
进一步地，采用原位水汽生成工艺在衬底上形成第一栅极氧化层。
进一步地，原位水汽生成工艺的温度为600℃~1050℃。
进一步地，原位水汽生成工艺的反应气体包括氧气和氢气。
进一步地，第一栅极氧化层的厚度≤145Å。
进一步地，形成第二栅极氧化层的步骤包括：采用热氧化工艺使氧气通过第一栅极氧化层扩散至衬底表面，以形成第二栅极氧化层。
进一步地，热氧化工艺的温度为750℃~1100℃。
进一步地，热氧化工艺的反应气体包括氧气和水蒸气。
进一步地，形成第二栅极氧化层的步骤还包括：采用热分解法在第一栅极氧化层远离衬底的一侧形成第二栅极氧化层。
根据本发明的另一方面，提供了一种场效应晶体管的制作方法，场效应晶体管的制作方法包括以下步骤：采用上述的栅极氧化层的制作方法，在衬底上形成栅极氧化层；在栅极氧化层远离衬底的一侧形成栅极；在位于栅极两侧的衬底中形成源/漏区。
应用本发明的技术方案，提供一种栅极氧化层的制作方法，该方法在衬底上顺序形成第一栅极氧化层和第二栅极氧化层，其中，第二栅极氧化层位于第一栅极氧化层靠近衬底的一侧，或第二栅极氧化层位于第一栅极氧化层远离衬底的一侧。首先通过形成第一栅极氧化层，确保生成的栅极氧化层的厚度较为均匀，以使栅极氧化层不容易被击穿，继而在第一栅极氧化层靠近衬底的一侧或远离衬底的一侧形成第二栅极氧化层，以达到不同操作电压下，场效应晶体管所需的栅极氧化层的厚度，进而解决了在确保栅极氧化层厚度的情况下，栅极氧化层厚度不均导致的场效应晶体管容易漏电或击穿的问题，从而大大提升了场效应晶体管的质量和可靠性。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出根据本发明的一种实施例的一种栅极氧化层的制作方法的流程示意图；
图2示出了根据本发明的一种栅极氧化层的形成方法的实施例中形成第一栅极氧化层的示意图；
图3示出了在图2所示的第一栅极氧化层靠近衬底一侧形成第二栅极氧化层的示意图；
图4示出了根据本发明的另一种实施例的一种栅极氧化层的形成方法的流程示意图；
图5示出了一种在图2所示的第一栅极氧化层远离衬底的一侧形成第二栅极氧化层的示意图；
图6示出了另一种在图2所示的第一栅极氧化层远离衬底的一侧形成第二栅极氧化层的示意图；
图7示出了现有技术中采用纯热氧化工艺形成栅极氧化层的TEM图像；
图8示出了现有技术中采用纯原位水汽工艺形成栅极氧化层的TEM图像；
图9示出了根据本发明的一种实施例形成栅极氧化层的TEM图像。
其中，上述附图包括以下附图标记：
10、衬底；101、第一类型基底；102、第二类型阱；103、中压第一类型阱；104、中压第二类型阱；105、保护环；106、浅沟槽隔离区；20、第一栅极氧化层；30、第二栅极氧化层。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所提到的，现有技术中存在由于生成的栅极氧化层的厚度不均匀而使得场效应晶体管容易漏电或击穿的问题，针对以上问题，根据本发明的一些实施例，提供了一种栅极氧化层的制作方法，包括在衬底上顺序形成第一栅极氧化层和第二栅极氧化层，其中，第二栅极氧化层位于第一栅极氧化层靠近衬底的一侧，或第二栅极氧化层位于第一栅极氧化层远离衬底的一侧。
本发明的上述形成方法中，通过在生成第一层栅极氧化层之后生成第二层栅极氧化层，将第一层氧化层厚度不均匀的地方进行补充填补，使得生成的两层栅极氧化层组成的场效应晶体管的栅极氧化层的厚度均匀，进而避免了场效应晶体管容易漏电或击穿的问题，从而提高场效应晶体管的质量和可靠性。
上述方法中，在衬底上形成的第一栅极氧化层，上述栅极氧化层的材料可以是二氧化硅，由于二氧化硅有比较大的带隙，约为9eV，在多晶硅上有低的缺陷和空位，所以穿过介电层的载流子电流非常低，而且当二氧化硅的厚度较小时，隧穿电流在漏电流中就会占有主要地位，电子很容易穿过介电层形成缺陷（电子空位、界面态等），电荷也很容易在二氧化硅层的界面某个区域汇集，当缺陷和固定电荷达到一定的数量时，容易导致场效应晶体管击穿，影响器件的稳定性。因此，本实施例中通过在第一栅极氧化层的基础上生成第二栅极氧化层，以增加栅极氧化层的厚度，并使得第一栅极氧化层厚度较薄的部位通过第二栅极氧化层进行填补，进而避免了由于栅极氧化层厚度部不均匀导致场效应晶体管容易漏电和击穿的问题，从而大大提升了器件的质量和可靠性。
参照图1，根据本申请的实施例，提供一种栅极氧化层的制作方法，该方法包括以下步骤：
步骤S101：在衬底上形成第一栅极氧化层；
步骤S102：在第一栅极氧化层靠近衬底的一侧形成第二栅极氧化层。
如图2所示，在一些可选的实施方式，首先在靠近衬底10的一侧形成第一栅极氧化层20。其中，上述衬底10包括依次层叠的第一类型基底101和第二类型阱102，在第二类型阱102中间隔设置有中压第一类型阱103和中压第二类型阱104，保护环105位于上述中压第一类型阱103和中压第二类型阱104的两侧，多个浅沟槽隔离区106间隔设置在中压第一类型阱103和中压第二类型阱104中。
上述第一栅极氧化层20可以采用原位水汽生成工艺生成，其中，原位水汽生成工艺（in-situ stream generation，ISSG）是一种热退火工艺，可在较短的时间内加热和冷却硅片，热预算少，而且温度均匀性比较好。
在一些可选的实施方式中，上述衬底10包括多晶硅层，在靠近上述衬底10的一侧采用原位水汽生成工艺生成上述第一栅极氧化层20时，上述原位水汽生成工艺的反应气体可以包括氧气和氢气，通常情况下，在放置有多晶硅的反应腔体内将初始反应气体通过辐射式快速升温技术使多晶硅从600℃升温至制程温度1050℃，其中，上述初始气体为掺有少量氢气的氧气，即在氧气气氛中通入少量氢气作为催化剂，使得高温下多晶硅表面产生类似爆轰或燃烧的化学反应，部分主要式如下：
H2 + O2 → 2OH；
H2 + OH → H2O + H；
O2 + H → OH + O；
H2 + O → OH + H。
根据以上反应式，反应中产生大量具有氧化性的气相活性自由基，这些自由基包括活性氧原子O*、水分子H2O以及-OH基团等，这些自由基参与了硅片的氧化过程，而后将制程温度降温到原始温度。由于O*具有极强的氧化作用，使最终得到的第一栅极氧化层20的二氧化硅薄膜体内缺陷减少，进而使得Si-SiO2界面充分氧化，有效提高了二氧化硅薄膜层的电学特性，从而大大提升了场效应晶体管的质量和可靠性。
在一些可选的实施方式中，上述原位水汽生成的温度可以为600℃~1050℃，第一栅极氧化层20生长氧气、氢气流量比可以为4.97：0.03，在高温以及含氢量较少的气体流量比生长条件下，产生的电荷泵电流较小，且在硅与二氧化硅的界面处的界面态密度较小，即在场效应晶体管工作状态下，Si-SiO2界面附近的Si-H键和S-O-H键断裂或Si-Si键和Si-O键断裂会导致产生界面态，本实施例通过降低反应混合气体中氢气含量的比例可以减少Si-SiO2界面附近Si-H键和S-O-H键的数量，其次，提高生长温度可以促进第一栅极氧化层20中二氧化硅的膜内部结构的应力释放，减少界面附近断裂键的可能，进而减小界面态的密度，使得场效应器件的击穿时间显著加长，同时抑制了场效应器件的翘曲效应，从而大大提升了器件的可靠性。
由于原位水汽生成的制程温度较高，在生长厚度约为120Å~200Å的中压原件场效应晶体管时，所需要的制程时间比较久，但是晶圆在长期的高温环境下通常会发生翘曲效应甚至破片，而且长时间的高温对后续的制程过程中的黄光的套准（overlay）也会产生影响。因此，在一些可选的实施方式中，上述第一栅极氧化层20的厚度可以为小于或等于145Å，避免产生翘起效应，以防止晶圆被破坏以及不会对后续的制程产生影响。
如图3所示，在一些可选的实施方式中，为了使得场效应晶体管中压元件的厚度能够适应所加电压，上述步骤S102可以采用热氧化工艺在第一栅极氧化层20靠近衬底10的一侧形成第二栅极氧化层30，以使中压元件场效应晶体管的栅极氧化层不容易发生漏电和击穿。
在一些可选的实施方式中，采用上述热氧化工艺时，可以控制温度在750℃~1100℃，通过热氧化的方式在第一栅极氧化层20和靠近衬底10的一侧生长第二栅极氧化层30，其中，上述热氧化工艺可以是湿氧氧化工艺（即在水气环境中），上述热氧化工艺的反应气体可以包括氧气和氢气，即反应气体氧气和氢气通过扩散的方式扩散通过第一栅极氧化层20进入第一栅极氧化层20靠近衬底10的一侧与多晶硅表面的硅进行反应，在750℃~1100℃的温度范围中，(可以理解的是，在本发明的技术方案的保护范围内，750℃~1100℃的温度范围在实践中均可以满足本发明的技术目的，例如分别在750℃、850℃以及1100℃下，其反应速率也会随着温度的增加而加快)、在常压下进行。也就是说，反应机理是通入的携带有水蒸气的氧气与硅基底表面的硅原子反应生成二氧化硅，即第二栅极氧化层30。
上述实施方式中，通过采用上述热氧化工艺生成的第二栅极氧化层30，其生长出的氧化层具有高的电介质强度和高的电阻率，能够提升场效应晶体管的击穿电压，进而提升器件的可靠性。在一些可选的实施方式中，上述热氧化工艺可以采用干氧氧化工艺(即，在氧气环境中)、在750℃~1100℃下(例如分别在750℃、850℃以及1100℃下)、在常压下进行。反应方程式为：O2+Si→SiO2。也就是说，反应机理是通入的氧气与多晶硅表面的硅原子反应生成二氧化硅，即第二栅极氧化层30。通过采用上述热氧化工艺形成的第二栅极氧化层30，其生长过程中不会产生不会有H+键掺杂在所生长的氧化层中，因为H+会吸引电荷从而引起漏电，因此，采用上述热氧化工艺形成第二栅极氧化层30可以提升器件的可靠性。
在一些可选的实施方式中，还可以通过实时监测所需场效应晶体管的栅极氧化层的厚度对上述热氧化工艺中通入反应气体的时间进行控制，从而达到实现及时结束制程，得到所需厚度的栅极氧化层。
参照图4，根据本申请的另一实施例，提供一种栅极氧化层的形成方法，该方法包括以下步骤：
步骤S203：在衬底上形成第一栅极氧化层；
步骤S204：在第一栅极氧化层远离衬底的一侧形成第二栅极氧化层。
步骤S203中，上述第一栅极氧化层20可以采用原位水汽生成工艺生成，首先从一定温度（约600℃）升温至制程温度（约1050℃），再通入氧气和氢气，使其与硅进行反应，最后从制程温度降温至原始温度（约600℃），通过在较短的时间内加热和冷却硅片，达到热预算少，而且温度均匀习性比较好的效果，并且得到的二氧化硅栅极氧化层薄膜体内缺陷少、Si-SiO2界面充分氧化的第一栅极氧化层20，有效提高了二氧化硅薄膜层的电学特性，从而大大提升了场效应晶体管的质量和可靠性。
在一些可选的实施方式中，如图5所示，在上述步骤S204中，对远离衬底10的第一栅极氧化层20的一侧进行700℃~900℃的高温氧化，以形成上述第二栅极氧化层30。
在上述沉积第二栅极氧化层30可以是在700℃~900℃下进行(例如分别在700℃、800℃以及900℃下)，通入SiH2Cl2和N2O混合气，上述两种气体的比例可以为1：2，可以在40～60Pa低压下进行，其反应方程式为SiH2Cl2+2N2O→SiO2+2N2+2HCl，即上述高温氧化的反应机理是通入的SiH2Cl2和N2O混合气体在高温下反应生成二氧化硅，即第二栅极氧化层30，再在通过高温氧化的方式在第一栅极氧化层20上沉积第二栅极氧化层30之后进行退火处理，改善了第二栅极氧化层30的致密性使其更接近于第一栅极氧化层20的特性，以及加强第二栅极氧化层30与第一栅极氧化层20之间的粘附性，由此大大提高了栅极氧化层的均匀度，有效改善硅拐角处氧化层较薄的问题，能够避免场效应晶体管从浅沟槽隔离结构拐角处击穿从而造成的漏电，并且打破栅极氧化层厚度限制，可以在很大程度上有效的改善器件性能及可靠性。
在另一些可选的实施方式中，可以采用热分解法在远离衬底10一侧的第一栅极氧化层20上形成第二栅极氧化层30。优选的，如图6所示，可以采用原硅酸四乙酯热分解法的方式在上述第一栅极氧化层20远离衬底10的一侧形成第二栅极氧化层30，其中，可以在高密度电浆条件下加热分解原硅酸四乙酯，可以采用温度在250℃~450℃范围内，将加热下制备而成的二氧化硅层作为键合面，无需进行高温热氧工艺，且后续也无需进行高温退火工艺，可以大大减少对工艺机台的要求，降低能耗，降低综合成本。
根据本发明的另一方面，还提供一种场效应晶体管的制作方法，该场效应晶体管包括栅极氧化层、栅极、以及源/漏区，其中，采用上述栅极氧化层的制作方法，形成场效应晶体管中的栅极氧化层，在栅极氧化层远离衬底的一侧形成栅极，在位于栅极两侧的衬底中形成源/漏区。
下面将结合实施例和对比例进一步说明本发明的上述栅极氧化层的制作方法。
实施例1
如图3所示，采用原位水汽生成工艺（ISSG）在衬底10上形成第一栅极氧化层20；
在第一栅极氧化层20靠近衬底10的一侧采用热氧化工艺（FUR）生成第二栅极氧化层30。
其中，形成第一栅极氧化层时，首先控制反应室中的温度从初始温度600℃升温至制程温度1050℃，然后在反应室中通入氧气和氢气，以使氧气和氢气与衬底10的硅进行反应，并在该制程温度下保持一定时间，以生长得到145Å的第一栅极氧化层20，继而将制程温度1050℃降温至750℃，并将携带水蒸气的氧气通入反应室，氧气可通过扩散运动与衬底10的硅进行反应，并保持一定时间，以形成具有一定厚度的第二栅极氧化层30，使得第一栅极氧化层20和第二栅极氧化层30组成的栅极氧化层的厚度达到所需中压器件的栅极氧化层厚度。
实施例2
如图5所示，采用原位水汽生成工艺(ISSG)在衬底10上形成第一栅极氧化层20；
在第一栅极氧化层20远离衬底10的一侧采用高温氧化（HTO）的方式生成第二栅极氧化层30。
其中，形成第一栅极氧化层时，首先控制反应室中的温度从初始温度600℃升温至制程温度1050℃，然后在反应室中通入氧气和氢气，以使氧气和氢气与衬底10的硅进行反应，并在该制程温度下保持一定时间，以生长得到145Å的第一栅极氧化层20，继而降低制程温度至700℃，按照SiH2Cl2和N2O的气体比例为1:2通入反应室，并控制反应室内压强为40～60Pa的低压，以使SiH2Cl2和N2O的混合气体在高温下反应生成二氧化硅，即第二栅极氧化层30，然后进行退火处理，加强第一栅极氧化层20与第二栅极氧化层30之间粘附性，上述第一栅极氧化层20与第二栅极氧化层30共同组成器件的栅极氧化层。
实施例3
如图6所示，采用原位水汽生成工艺（ISSG）在衬底10上形成第一栅极氧化层20；
在第一栅极氧化层20远离衬底10的一侧采用原硅酸四乙酯热分解方法生成第二栅极氧化层30。
其中，形成第一栅极氧化层时，首先控制反应室中的温度从初始温度600℃升温至制程温度1050℃，然后在反应室中通入氧气和氢气，以使氧气和氢气与衬底10的硅进行反应，并在该制程温度下保持一定时间，以生长得到145Å的第一栅极氧化层20，继而将制程温度降温至250℃，在高密度电浆条件下加热分解原硅酸四乙酯，从而形成二氧化硅层，该二氧化硅作为第二栅极氧化层30，上述第一栅极氧化层20和第二栅极氧化层30共同组成器件的栅极氧化层。
对比例1
本对比例1提供的一种栅极氧化层的制作方法与实施例1的区别在于：
制作方法中只采用了热氧化工艺，没有采用原位水汽生成工艺。
首先，控制热氧化工艺的初始温度为750℃，将携带水蒸气的氧气通入反应室，并与衬底10的硅进行反应，然后随着反应进程的进行，逐渐升高热氧化反应室的温度，以使携带水蒸气的氧气与硅的反应速率随着温度的增加而加快，在热氧化工艺的温度达到1100℃，停止该制程，生长得到栅极氧化层。
对比例2
本对比例提供的一种栅极氧化层的制作方法与实施例1的区别在于：
制作方法中只采用了原位水汽生成工艺，没有采用热氧化工艺。
首先，将原位水汽生成工艺的温度从初始温度600℃升温至制程温度1050℃，然后在反应室中通入氧气和氢气，以使氧气和氢气与衬底10的硅进行反应，并在该制程温度下保持一定时间，以生长得到栅极氧化层，而后将反应室中的温度从制程温度1050℃降温到原始温度600℃。
对上述实施例1和对比例1以及对比例2中分别形成的中压器件的栅极氧化层进行切片分析，其中，图7对应为对比例1的栅极氧化层的切片图像；图8对应为对比例2的栅极氧化层的切片图像；图9对应为实施例1的栅极氧化层的切片图像。以得到采用不同制作工艺形成的栅极氧化层的有源区拐角处氧化层厚度和中压器件氧化层厚度，分析结果如表1所示：
表1
Figure DEST_PATH_IMAGE001
从上表的数据可以看出，实施例1中先采用原位水汽工艺形成第一栅极氧化层，再采用热氧化工艺形成第二栅极氧化层，最终形成中压器件的栅极氧化层，该栅极氧化层的有源区拐角处氧化层厚度明显大于采用纯热氧化工艺和纯原位水汽生成工艺形成的栅极氧化层的有源区拐角处氧化层厚度，且采用原位水汽生成工艺和热氧化工艺的组合工艺形成的栅极氧化层厚度明显大于对比例1中采用纯热氧化工艺和对比例2中采用纯原位水汽生成工艺形成的栅极氧化层的厚度，且采用原位水汽生成工艺和热氧化工艺的组合工艺形成的栅极氧化层，在有源区拐角处的厚度与氧化层中心位置的厚度相差值较小，从而减小了有源区拐角处的氧化层厚度与中心位置处的氧化层厚度的消减量，有效改善了器件的匹配性。
具体地，如图7至图9所示，在采用传统的制作工艺制作中压器件的氧化层时，一方面，一种栅极氧化层是采用纯热氧化工艺的制作方式制作形成，其由于浅沟槽隔离结构拐角处的氧化速度低于平坦区域的氧化速度，因此，自拐角处指向途径平坦区域至另一侧拐角处的方向上，氧化层的厚度依次有8.3nm、11.8nm、11.9nm和12.0nm，如图7所示，即在拐角处生长的氧化层的厚度（8.3nm）远小于在氧化层中心位置处生长的氧化层的厚度（11.9nm），此时氧化层拐角处的氧化层消减量(shift)为30.25%，由此使得相应的场效应晶体管在使用时容易从拐角处击穿导致漏电，进而影响场效应晶体管寿命等。另一方面，栅极氧化层通过纯原位水汽生成工艺制备生成，该工艺中由于生成氧化层的过程中会消耗硅，由此导致生长栅极氧化层的厚度受到限制，并且如果场效应晶体管对于栅极氧化层厚度要求较高，传统的氧化层生成的方式可能会无法达到厚度要求，因为随着生长的氧化物越来越厚，生长的速度会越来越慢，所需生长时间会成倍增加，晶圆在长期处于高温环境下时，还会发生翘曲效应甚至破片，因此其氧化层的生长具有一定的极限，另外，自拐角处指向途径平坦区域至另一侧拐角处的方向上，氧化层的厚度依次有11.2nm、14.1nm、13.9nm和13.9nm，如图8所示，即有源区拐角处的氧化层厚度（11.2nm）明显比氧化层中心位置处的氧化层厚度（14.0nm），此时氧化层拐角处的氧化层消减量(shift)为20.00%，从而容易导致栅极氧化层被破坏以及器件的匹配性变差，本发明通过先采用原位水汽生成工艺，然后再采用热氧化工艺两种工艺的组合生长方式，有效改善了上述热氧化工艺中拐角处氧化层厚度较薄的问题，如图9所示，自拐角处指向途径平坦区域至另一侧拐角处的方向上，氧化层的厚度依次有18.4nm、21.2nm和17.6nm，即拐角处氧化层厚度为18.4 nm，氧化层中心位置处的厚度为21.2nm，此时氧化层拐角处的氧化层消减量(shift)为13.21%，有效减小了氧化层拐角处的氧化层消减量(shift)，以及实现了加厚栅极氧化层厚度的目的，从而大大改善了器件的匹配性。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
通过形成第一栅极氧化层，确保生成的栅极氧化层的厚度较为均匀，以使栅极氧化层不容易被击穿，继而在第一栅极氧化层靠近衬底的一侧或远离衬底的一侧形成第二栅极氧化层，以达到不同操作电压下，场效应晶体管所需的栅极氧化层的厚度，进而解决了在确保栅极氧化层厚度的情况下，栅极氧化层厚度不均导致的场效应晶体管容易漏电或击穿的问题，从而有效改善了器件的匹配性，大大提升了场效应晶体管的质量和可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种栅极氧化层的制作方法，其特征在于，包括以下步骤：
在衬底上顺序形成第一栅极氧化层和第二栅极氧化层，其中，所述第二栅极氧化层位于所述第一栅极氧化层靠近所述衬底的一侧，
形成所述第二栅极氧化层的步骤包括：
采用热氧化工艺使氧气通过所述第一栅极氧化层扩散至所述衬底表面，以形成所述第二栅极氧化层，
所述热氧化工艺采用干氧氧化工艺，在氧气环境中、在750℃～1100℃下、在常压下进行，所述干氧氧化工艺的反应方程式包括：O2+Si→SiO2，以使通入的氧气与所述衬底中的多晶硅表面的硅原子反应生成二氧化硅，形成所述第二栅极氧化层，
采用原位水汽生成工艺在所述衬底上形成所述第一栅极氧化层，所述原位水汽生成工艺的温度为600℃～1050℃，所述原位水汽生成工艺的反应气体包括氧气和氢气，所述氧气和所述氢气的流量比为4.97：0.03；
采用原位水汽生成工艺和热氧化工艺的组合工艺形成的栅极氧化层，在有源区拐角处的厚度与氧化层中心位置的厚度相差值较小，从而减小了有源区拐角处的氧化层厚度与中心位置处的氧化层厚度的消减量，有效改善了器件的匹配性。
2.根据权利要求1所述的栅极氧化层的制作方法，其特征在于，所述第一栅极氧化层的厚度
Figure FDA0004054026430000011
3.根据权利要求1所述的栅极氧化层的制作方法，其特征在于，所述热氧化工艺的反应气体包括氧气和水蒸气。
4.一种场效应晶体管的制作方法，其特征在于，所述场效应晶体管的制作方法包括以下步骤：
采用上述权利要求1至3中任一项所述的栅极氧化层的制作方法，在衬底上形成所述栅极氧化层；
在所述栅极氧化层远离所述衬底的一侧形成栅极；
在位于所述栅极两侧的所述衬底中形成源/漏区。
CN202210941755.6A 2022-08-08 2022-08-08 栅极氧化层的制作方法及场效应晶体管的制作方法 Active CN114999907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210941755.6A CN114999907B (zh) 2022-08-08 2022-08-08 栅极氧化层的制作方法及场效应晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210941755.6A CN114999907B (zh) 2022-08-08 2022-08-08 栅极氧化层的制作方法及场效应晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN114999907A CN114999907A (zh) 2022-09-02
CN114999907B true CN114999907B (zh) 2023-03-17

Family

ID=83022985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210941755.6A Active CN114999907B (zh) 2022-08-08 2022-08-08 栅极氧化层的制作方法及场效应晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN114999907B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039470A (ko) * 1996-11-27 1998-08-17 김광호 반도체소자의 제조방법
US20010014483A1 (en) * 1998-11-24 2001-08-16 Hsueh-Hao Shih Method of forming a gate oxide layer
US6358819B1 (en) * 1998-12-15 2002-03-19 Lsi Logic Corporation Dual gate oxide process for deep submicron ICS
US6455383B1 (en) * 2001-10-25 2002-09-24 Silicon-Based Technology Corp. Methods of fabricating scaled MOSFETs
US7022625B2 (en) * 2002-07-25 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a gate dielectric layer with reduced gate tunnelling current and reduced boron penetration
CN101271840A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 栅氧化层的制作方法及半导体器件的制作方法
CN102024692A (zh) * 2009-09-23 2011-04-20 中芯国际集成电路制造(上海)有限公司 分裂栅间氧化层的制造方法
CN102194868B (zh) * 2010-03-16 2013-08-07 北京大学 一种抗辐照的Halo结构MOS器件
CN102376620B (zh) * 2010-08-09 2014-09-17 上海华虹宏力半导体制造有限公司 一种半导体器件的形成方法
US9082789B2 (en) * 2011-05-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication methods of integrated semiconductor structure
CN102360009B (zh) * 2011-07-22 2015-10-21 南开大学 用于生理体液多指标联合检测的半导体芯片及系统
CN103456616A (zh) * 2013-09-02 2013-12-18 上海华力微电子有限公司 制备栅氧层的工艺
CN103943481B (zh) * 2014-04-22 2017-05-24 上海华力微电子有限公司 改善器件负偏压温度不稳定性的方法
CN113345834A (zh) * 2021-08-06 2021-09-03 晶芯成(北京)科技有限公司 低压器件及其制作方法

Also Published As

Publication number Publication date
CN114999907A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
JP4647211B2 (ja) 半導体装置及びその製造方法
US7772678B2 (en) Metallic compound thin film that contains high-k dielectric metal, nitrogen, and oxygen
US8168547B2 (en) Manufacturing method of semiconductor device
US8148275B2 (en) Method for forming dielectric films
TWI420601B (zh) 製造一氮化閘極介電層之方法
JP5387586B2 (ja) シリコン酸化膜の成膜方法、ライナー膜の形成方法、および半導体装置の製造方法
JP2009059882A (ja) 半導体装置
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
JP2004356528A (ja) 絶縁膜の改質方法
JP3914362B2 (ja) タンタル酸化膜を備えたキャパシタ製造方法
JP4493796B2 (ja) 誘電体膜の形成方法
US11309214B2 (en) Semiconductor device with graphene-based element and method for fabricating the same
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
JP2006344837A (ja) 半導体装置及びその製造方法
JP2006210658A (ja) 半導体装置およびその製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
CN114999907B (zh) 栅极氧化层的制作方法及场效应晶体管的制作方法
JP2010067917A (ja) 半導体装置の製造方法および半導体装置
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
JP2008243919A (ja) 半導体装置の製造方法
US7160818B2 (en) Semiconductor device and method for fabricating same
JP2005277223A (ja) 半導体装置およびその製造方法
JP4299393B2 (ja) 半導体装置の製造方法
US7358198B2 (en) Semiconductor device and method for fabricating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant