JP2010067917A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2010067917A JP2010067917A JP2008235246A JP2008235246A JP2010067917A JP 2010067917 A JP2010067917 A JP 2010067917A JP 2008235246 A JP2008235246 A JP 2008235246A JP 2008235246 A JP2008235246 A JP 2008235246A JP 2010067917 A JP2010067917 A JP 2010067917A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- epitaxial layer
- main surface
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
Abstract
【解決手段】SiC基板1の一方の主表面上に形成させたSiCエピタキシャル層2の一方の主表面上に、あらかじめSi薄膜3を形成させて、このSi薄膜3の内部に窒素原子を注入させる。この状態で、SiCエピタキシャル層2の一方の主表面上を酸窒化させる。
【選択図】図3
Description
図1は、本発明の実施の形態1における半導体装置の製造方法における工程の手順を示すフローチャートである。先述したように、本発明における半導体装置の製造方法は、界面準位密度をさらに減少させることが可能な、炭化珪素(SiC)を用いた半導体装置の製造方法である。ここでいう半導体装置とはたとえば、SiCの一方の主表面上にたとえばSiO2などの絶縁膜を形成させ、SiCとSiO2との界面付近の領域における界面準位の密度を低減させたMOSFETのことである。
図9は、Si薄膜の、SiCエピタキシャル層と対向しない主表面上に、SiO2の薄膜を堆積させた状態で、Si薄膜の内部に窒素原子を注入させた状態を示す概略断面図である。先述した実施の形態1においては、工程(S30)として、図3に示すように、SiCエピタキシャル層2の一方の主表面上にSi薄膜3を堆積させた状態で、Si薄膜3の内部に窒素原子をたとえばイオン注入法により注入させる。その後に、図4に示すSiO2の薄膜としての堆積SiO2膜4を形成させる工程(S40)を行なっている。しかし、図9中に下向きの矢印で示すように、SiO2薄膜を堆積させる工程(S40)として、堆積SiO2膜4を形成させた後に、Si薄膜に窒素原子を注入させる工程(S30)として、Si薄膜3の内部に窒素原子を注入させる工程を行なってもよい。ここでも窒素原子を注入させる方法としては、たとえばイオン注入法を用いることができる。
たとえば本発明の実施の形態1においては、先述したように、Si薄膜を酸化させる工程(S50)として、窒素原子を注入されたSi薄膜3のみを酸化させることにより、Si薄膜3を酸化膜として形成させる工程を行なっている。たとえばSi薄膜3を形成する多結晶Siは、SiCよりも低温にて酸化することができる。このため、本発明の実施の形態1においては、Si薄膜3を、SiCエピタキシャル層2の酸化温度未満の温度(低温)にて、SiCエピタキシャル層2よりも先にたとえば熱酸化させている。
Claims (11)
- 炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入させた前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記酸化膜が存在する状態で、前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備える、半導体装置の製造方法。 - 前記珪素薄膜の、前記炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備え、
前記一方の主表面を酸窒化させる工程では、前記酸化膜および前記珪素酸化膜を窒化させる工程を同時に行なう、請求項1に記載の半導体装置の製造方法。 - 前記珪素薄膜を堆積させる工程と、前記珪素薄膜の内部に窒素原子を注入させる工程と、前記珪素薄膜を酸化させる工程と、前記珪素酸化膜を堆積させる工程とを、前記炭化珪素エピタキシャル層の酸化温度未満の温度にて行なう、請求項2に記載の半導体装置の製造方法。
- 前記一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、前記酸化膜が形成された前記炭化珪素エピタキシャル層を加熱処理させる、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入された前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備えており、
前記珪素薄膜を酸化させる工程と、前記一方の主表面を酸窒化させる工程とを同時に行なう、半導体装置の製造方法。 - 前記珪素薄膜の、前記炭化珪素エピタキシャル層と対向しない主表面上に珪素酸化膜を堆積させる工程をさらに備え、
前記一方の主表面を酸窒化させる工程では、前記珪素酸化膜を窒化させる工程を同時に行なう、請求項5に記載の半導体装置の製造方法。 - 前記珪素薄膜を堆積させる工程と、前記珪素薄膜の内部に窒素原子を注入させる工程と、前記珪素酸化膜を堆積させる工程とを、前記炭化珪素エピタキシャル層の酸化温度未満の温度にて行なう、請求項6に記載の半導体装置の製造方法。
- 前記一方の主表面を酸窒化させる工程では、窒素酸化物ガスを雰囲気ガスとして用い、前記炭化珪素エピタキシャル層を加熱処理させる、請求項5〜7のいずれか1項に記載の半導体装置の製造方法。
- 前記加熱処理における加熱温度は、1000℃以上1300℃以下である、請求項4または8に記載の半導体装置の製造方法。
- 前記窒素酸化物とは一酸化窒素または一酸化二窒素である、請求項4、8または9に記載の半導体装置の製造方法。
- 請求項1〜10のいずれか1項に記載の半導体装置の製造方法を用いて製造された、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008235246A JP5266996B2 (ja) | 2008-09-12 | 2008-09-12 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008235246A JP5266996B2 (ja) | 2008-09-12 | 2008-09-12 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067917A true JP2010067917A (ja) | 2010-03-25 |
JP5266996B2 JP5266996B2 (ja) | 2013-08-21 |
Family
ID=42193217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008235246A Expired - Fee Related JP5266996B2 (ja) | 2008-09-12 | 2008-09-12 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5266996B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012190865A (ja) * | 2011-03-09 | 2012-10-04 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JP2013165118A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 |
KR20150076769A (ko) | 2013-12-27 | 2015-07-07 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
JP2019149527A (ja) * | 2018-02-28 | 2019-09-05 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
CN111697071A (zh) * | 2019-03-11 | 2020-09-22 | 深圳比亚迪微电子有限公司 | Mos场效应晶体管及制备的方法、电子设备 |
WO2021185554A1 (en) | 2020-03-17 | 2021-09-23 | Abb Power Grids Switzerland Ag | Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237430A (ja) * | 2000-02-24 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 酸窒化膜の形成方法および薄膜トランジスタの製造方法 |
JP2003124208A (ja) * | 2001-10-15 | 2003-04-25 | Denso Corp | SiC半導体装置の製造方法 |
JP2003347423A (ja) * | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004349449A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
JP2007534149A (ja) * | 2003-09-27 | 2007-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Geベース材料上のゲルマニウム酸窒化物層の生成 |
-
2008
- 2008-09-12 JP JP2008235246A patent/JP5266996B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237430A (ja) * | 2000-02-24 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 酸窒化膜の形成方法および薄膜トランジスタの製造方法 |
JP2003124208A (ja) * | 2001-10-15 | 2003-04-25 | Denso Corp | SiC半導体装置の製造方法 |
JP2003347423A (ja) * | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004349449A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2007534149A (ja) * | 2003-09-27 | 2007-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Geベース材料上のゲルマニウム酸窒化物層の生成 |
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012190865A (ja) * | 2011-03-09 | 2012-10-04 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
US8524585B2 (en) | 2011-03-09 | 2013-09-03 | Sumitomo Electric Industries, Ltd. | Method of manufacturing semiconductor device |
EP2685488A1 (en) * | 2011-03-09 | 2014-01-15 | Sumitomo Electric Industries, Ltd. | Production method for semiconductor device |
CN103548118A (zh) * | 2011-03-09 | 2014-01-29 | 住友电气工业株式会社 | 制造半导体器件的方法 |
EP2685488A4 (en) * | 2011-03-09 | 2014-10-22 | Sumitomo Electric Industries | METHOD OF MANUFACTURING A SEMICONDUCTOR COMPONENT |
JP2013165118A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 |
KR20150076769A (ko) | 2013-12-27 | 2015-07-07 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
US9287363B2 (en) | 2013-12-27 | 2016-03-15 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device, method of manufacturing the same and power semiconductor device including the same |
KR101983166B1 (ko) | 2013-12-27 | 2019-05-28 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
JP2019149527A (ja) * | 2018-02-28 | 2019-09-05 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP7056232B2 (ja) | 2018-02-28 | 2022-04-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
CN111697071A (zh) * | 2019-03-11 | 2020-09-22 | 深圳比亚迪微电子有限公司 | Mos场效应晶体管及制备的方法、电子设备 |
CN111697071B (zh) * | 2019-03-11 | 2023-11-24 | 比亚迪半导体股份有限公司 | Mos场效应晶体管及制备的方法、电子设备 |
WO2021185554A1 (en) | 2020-03-17 | 2021-09-23 | Abb Power Grids Switzerland Ag | Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5266996B2 (ja) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893153B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5306193B2 (ja) | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
JP3884203B2 (ja) | 半導体装置の製造方法 | |
JP5266996B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6189261B2 (ja) | 半導体装置およびその製造方法 | |
JP2013187302A (ja) | SiC半導体装置及びその製造方法 | |
US6559068B2 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
TWI502741B (zh) | 具有高性能通道之半導體裝置 | |
JPWO2015005397A1 (ja) | 炭化ケイ素半導体装置の製造方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
JP5728153B2 (ja) | 半導体装置の製造方法 | |
JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP6035763B2 (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
US20230197790A1 (en) | Method for manufacturing semiconductor device, semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
KR102330787B1 (ko) | 트렌치 게이트형 SiC MOSFET 디바이스 및 그 제조 방법 | |
JP2004039946A (ja) | 半導体装置の製造方法 | |
US9287363B2 (en) | Semiconductor device, method of manufacturing the same and power semiconductor device including the same | |
JP2018056352A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JPH1064840A (ja) | n型不純物層を有する炭化珪素半導体の製造方法 | |
JP6780414B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2021077713A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US20230084127A1 (en) | Semiconductor device manufacturing method | |
JP7389239B2 (ja) | トレンチゲート型SiCMOSFETデバイス及びその製造方法 | |
KR102084085B1 (ko) | 표면 조도가 개선된 반도체 제조 방법 및 그것을 이용하여 제조된 반도체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5266996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |