JP2003124208A - ＳｉＣ半導体装置の製造方法 - Google Patents

ＳｉＣ半導体装置の製造方法

Info

Publication number
JP2003124208A
JP2003124208A JP2001317022A JP2001317022A JP2003124208A JP 2003124208 A JP2003124208 A JP 2003124208A JP 2001317022 A JP2001317022 A JP 2001317022A JP 2001317022 A JP2001317022 A JP 2001317022A JP 2003124208 A JP2003124208 A JP 2003124208A
Authority
JP
Japan
Prior art keywords
sic
layer
oxide film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001317022A
Other languages
English (en)
Other versions
JP2003124208A5 (ja
JP4029595B2 (ja
Inventor
Yoshiyuki Hisada
祥之 久田
Hidekazu Okuno
英一 奥野
Takeshi Hasegawa
健 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001317022A priority Critical patent/JP4029595B2/ja
Priority to US10/267,867 priority patent/US6841436B2/en
Publication of JP2003124208A publication Critical patent/JP2003124208A/ja
Priority to US10/961,109 priority patent/US20050064639A1/en
Publication of JP2003124208A5 publication Critical patent/JP2003124208A5/ja
Application granted granted Critical
Publication of JP4029595B2 publication Critical patent/JP4029595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ＳｉＣとゲート酸化膜との界面における残留
炭素を除去し、界面準位密度を低減させ、チャネル移動
度を向上させる。 【解決手段】 Ｓｉ終端とした表面チャネル層５の表面
にＬＴＯ膜をデポジションしたのち、７００℃以上かつ
９００℃以下での熱処理を行うことで表面チャネル層５
の表面で終端しているＳｉのみを酸化させる。このよう
な構造とされたＬＴＯ膜をゲート酸化膜７として用いる
ようにする。このようにすれば、ゲート酸化膜７と表面
チャネル層５との界面が残留炭素をほぼ含まない状態に
することができ、さらに高いチャネル移動度を実現でき
ると共に、オン抵抗のさらなる低減を図ることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、炭化珪素（Ｓｉ
Ｃ）からなる半導体装置の製造方法に関するもので、例
えば、ＳｉＣからなるＭＯＳＦＥＴ等に用いて好適であ
る。
【０００２】
【従来の技術および発明が解決しようとする課題】Ｓｉ
Ｃの上に形成した酸化膜をゲート酸化膜として用いる場
合、特に４Ｈ−ＳｉＣにおいては、界面準位密度が極め
て高く、チャネル移動度を低下させている原因の一つと
なっていた。この界面準位密度の増加は、ゲート酸化膜
とＳｉＣとから形成されるＳｉＯ2／ＳｉＣ界面に残留
している炭素等の不純物が起因して発生していると予測
される。すなわち、ゲート酸化膜をＳｉＣの熱酸化によ
って形成する場合、酸化反応の過程でＳｉＯ2／ＳｉＣ
界面に炭素が残留し、ゲート酸化膜を蒸着する場合、Ｓ
ｉＣをＨＦ処理した後に大気に開放すると大気中の炭素
等の不純物が表面に付着するため、その表面にＳｉＯ2
を蒸着するとＳｉＯ2／ＳｉＣ界面に不純物が残留す
る。このような不純物のために、界面準位密度が増加し
ていると考えられる。
【０００３】これに基づき、本発明者らは、先に、特願
２００１−１７２６３号において、高温熱酸化法を用い
ることにより、ＳｉＣとゲート酸化膜とによるＳｉＯ2
／ＳｉＣ界面に残留している炭素を低減し、界面準位密
度を低減することを提案している。
【０００４】しかしながら、この方法によっても残留炭
素を完全に除去することが困難であり、十分に界面準位
密度を低減することができなかった。
【０００５】本発明は上記点に鑑みて、ＳｉＣとゲート
酸化膜との界面における残留炭素を除去し、界面準位密
度を低減させ、チャネル移動度を向上させることを目的
とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、ＳｉＣ層の表面をＳｉ
終端された清浄面とする工程と、清浄面とされたＳｉＣ
層の表面に酸化膜を形成したのち、７００℃以上かつ９
００℃以下での熱酸化を施し、ＳｉＣ層の表面で終端し
ているＳｉのみを酸化させることで、酸化膜とＳｉＣ層
との界面をＳｉＯ 2／ＳｉＣ清浄界面とする工程とを有
することを特徴としている。
【０００７】このように、ＳｉＣ層の表面で終端したＳ
ｉのみを酸化させるようにすれば、ＳｉＣを酸化させる
ことによって発生する残留炭素が生成されないため、酸
化膜とＳｉＣ層との界面における残留炭素を低減するこ
とができる。これにより、さらに高いチャネル移動度を
実現できると共に、オン抵抗のさらなる低減を図ること
ができる。
【０００８】請求項２に示すように、熱酸化温度として
は８７５℃が好ましい。また、請求項３に示すように、
熱酸化雰囲気としてはドライＯ2雰囲気とすることがで
きる。
【０００９】請求項４に記載の発明では、ＳｉＣ層の表
面をＳｉ終端された清浄面とする工程と、清浄面とされ
たＳｉＣ層の表面に酸化膜を形成したのち、８００℃以
上かつ１０００℃以下での熱処理を施し、ＳｉＣ層の表
面で終端しているＳｉと酸化膜中のＳｉＯ2とを電気的
に活性化させることで、酸化膜とＳｉＣ層との界面をＳ
ｉＯ2／ＳｉＣ清浄界面とする工程とを有することを特
徴としている。
【００１０】このように、ＳｉＣ層の表面で終端したＳ
ｉと酸化膜中のＳｉＯ2とを結合させることで、これら
を電気的に活性化させることができる。このような構成
も、ＳｉＣを酸化させることによって発生する残留炭素
が生成されないため、酸化膜とＳｉＣ層との界面におけ
る残留炭素を低減することができる。
【００１１】請求項５に示すように、熱処理温度として
は１０００℃が好ましい。また、請求項６に示すよう
に、熱処理雰囲気としては不活性ガス雰囲気とすること
ができる。
【００１２】請求項７に記載の発明では、ＳｉＣ層の表
面をＳｉ終端された清浄面とする工程と、清浄面とされ
たＳｉＣ層の表面にＳｉ層（３１）を形成したのち、７
００℃以上かつ９００℃以下での熱酸化を施し、ＳｉＣ
層の表面で終端しているＳｉ及びＳｉ層のみを酸化させ
ることで、酸化膜を形成すると共に、酸化膜とＳｉＣ層
との界面をＳｉＯ2／ＳｉＣ清浄界面とする工程とを有
することを特徴としている。
【００１３】このように、ＳｉＣ層の表面をＳｉで終端
させると共に、ＳｉＣ層の表面にＳｉ層を成膜し、この
Ｓｉ層のみを熱酸化することで、酸化膜とＳｉＣ層との
界面の残留炭素を低減することができる。これにより、
請求項１と同様の効果を得ることができる。
【００１４】請求項８に記載の発明では、Ｓｉ層（３
１）の表面にＳｉＯ2層（３２）を堆積する工程を有
し、ＳｉＯ2層を堆積させてから熱酸化を行い、ＳｉＣ
層の表面で終端しているＳｉ及びＳｉ層の酸化部分とＳ
ｉＯ2層とによって酸化膜を形成することを特徴として
いる。このように、ＳｉＯ2層を堆積してから熱酸化を
行うようにしても良い。
【００１５】請求項９に記載の発明では、ＳｉＣ層の表
面をＳｉ終端された清浄面とする工程と、清浄面とされ
たＳｉＣ層の表面を１０００℃以上かつ１４００℃以下
で熱酸化することで酸化膜を形成する工程とを有するこ
とを特徴としている。
【００１６】このように、ＳｉＣ層の表面をＳｉで終端
させた状態で、つまりＳｉＣ層の表面におけるＣの露出
量を少なくした状態で熱酸化を行い、ＳｉＣ層の表面に
酸化膜を形成すれば、酸化膜とＳｉＣ層との界面の残留
炭素を低減することができる。これにより、請求項１と
同様の効果を得ることができる。
【００１７】なお、請求項１０に示すように、熱酸化を
Ｏ2、Ｈ2Ｏ、Ｏ3もしくは酸素ラジカルのいずれかによ
る酸化プロセスとして行うことができる。
【００１８】また、請求項１１、１９に示すように、酸
化膜をＬＰＣＶＤにより、５ｎｍ／ｍｉｎ以下の堆積レ
ートで形成させるようにすれば、信頼性の高い酸化膜と
することが可能である。
【００１９】請求項１２に記載の発明では、清浄面を形
成する工程では、ＳｉＣ層の表面にＳｉ層（３０）を成
膜したのち、Ｓｉ層を蒸発させることで、ＳｉＣ層の表
面をＳｉ終端とすることを特徴としている。このような
方法により、ＳｉＣ層の表面をＳｉ終端とすることがで
きる。この場合、請求項１３に示すように、ＳｉＣ層の
表面の構造は、例えば、を３×３構造、２・３1/2×２
・１３1/2構造、３1/2×３1/2構造もしくは６×６構造
のうちのいずれかとなる。
【００２０】請求項１４に記載の発明では、Ｃ終端され
たＳｉＣ層の表面にＳｉＯｘを保護膜として形成する工
程を有し、保護膜の上に酸化膜を形成することを特徴と
している。また、請求項１５に記載の発明では、Ｓｉ終
端されたＳｉＣ層の表面にＨ 2を照射又はＨを供給する
ことで、ＳｉＣ層の表面をＨ終端とする工程を有し、Ｈ
終端されたＳｉＣ層の表面に酸化膜を形成することを特
徴としている。
【００２１】これらに示すように、Ｈ終端としたり、Ｓ
ｉＣ層の表面に保護膜を形成することで、ＳｉＣ層の表
面に不純物が付着することを防止することができる。
【００２２】請求項１６に記載の発明では、基板（１、
４１、１０１）に備えられたＳｉＣ層（５、４８、１０
２）の表面に酸化膜（７、４９、１０５）を形成してな
るＳｉＣ半導体装置の製造方法において、ＳｉＣ層の表
面をＣ終端された清浄面とする工程と、清浄面とされた
ＳｉＣ層の表面に酸化膜を形成したのち、１２００℃以
上かつ１４００℃以下での熱処理を施し、ＳｉＣ層の表
面で終端しているＣをＳｉＣ化させることで、酸化膜と
ＳｉＣ層との界面をＳｉＯ2／ＳｉＣ清浄界面とする工
程とを有することを特徴としている。
【００２３】このように、Ｃ終端としたＳｉＣ層の表面
に酸化膜を形成したのち、高温熱処理を行うことでＳｉ
Ｃ層と酸化膜の界面をＳｉＯ2／ＳｉＣ清浄界面とする
ことができる。このような構造とされた酸化膜をゲート
酸化膜として用いれば、ゲート酸化膜とＳｉＣ層との界
面が残留炭素をほぼ含まない状態となるようにすること
ができ、さらに高いチャネル移動度を実現できると共
に、オン抵抗のさらなる低減を図ることができる。
【００２４】請求項１７に示すように、熱処理温度とし
ては１２５０℃が好ましく、また、請求項１８に示すよ
うに、熱処理雰囲気としては不活性ガス雰囲気とするこ
とができる。
【００２５】請求項２０に記載の発明では、ＳｉＣ層の
表面をＣ終端とする工程と、ＳｉＣ層の表面で終端して
いるＣ層を除去し、ＳｉＣ層の表面を清浄面とする工程
と、清浄面とされたＳｉＣ層の表面に酸化膜を成膜する
工程とを有することを特徴としている。
【００２６】このように、ＳｉＣ層の表面で終端したＣ
層を除去しておくことで、ＳｉＣ層の表面を清浄面と
し、その清浄面の上に酸化膜を形成することで、酸化膜
とＳｉＣ層との界面をＳｉＯ2／ＳｉＣ清浄界面とする
ことができる。これにより、請求項１６と同様の効果を
得ることができる。
【００２７】例えば、請求項２１に示すように、水素雰
囲気による水素エッチングによってＣ層を除去すること
ができる。なお、請求項２２に示すように、ＳｉＣ層の
表面を熱酸化することによって酸化膜を形成することが
でき、また、請求項２３に示すように、ＳｉＣ層の表面
にデポジションによって酸化膜を形成することもでき
る。
【００２８】請求項２４に記載の発明では、ＳｉＣ層の
表面をＣ終端とする工程と、Ｃ終端とされたＳｉＣ層の
表面に酸化膜を形成したのち、ＳｉＣ層の表面における
ダングリングボンドを除去することで、酸化膜とＳｉＣ
層との界面をＳｉＯ2／ＳｉＣ清浄界面とする工程とを
有することを特徴としている。
【００２９】このように、ＳｉＣ層の表面のダングリン
グボンドを除去しておくことで、ＳｉＣ層の表面を清浄
面とし、その清浄面の上に酸化膜を形成することで、酸
化膜とＳｉＣ層との界面をＳｉＯ2／ＳｉＣ清浄界面と
することができる。これにより、請求項１６と同様の効
果を得ることができる。
【００３０】例えば、請求項２５に示すように、ダング
リングボンドを水素で終端させることにより除去するこ
とができる。
【００３１】請求項２６に記載の発明では、酸化膜の形
成前、形成途中もしくは形成後において、ＳｉＣ層にＨ
2を照射又はＨを供給することで、ＳｉＣ層の表面をＨ
終端とする工程を有すること特徴としている。また、請
求項２７に記載の発明では、Ｃ終端されたＳｉＣ層の表
面にＳｉＯｘを保護膜として形成する工程を有し、保護
膜の上に酸化膜を形成することを特徴としている。
【００３２】これらに示されるように、ＳｉＣ層の表面
をＨ終端としたり、ＳｉＣ層の表面に保護膜を形成する
ことで、ＳｉＣ層の表面に不純物が付着することを防止
することができる。
【００３３】また、請求項２８に示すように、ＳｉＣ層
の表面にＳｉ層（３０）を成膜したのち、Ｓｉ層を蒸発
させることで、ＳｉＣ層の表面をＣ終端とすることがで
きる。この場合、請求項２９に示すように、ＳｉＣ層の
表面の構造は、例えば、１×１構造、３1/2×３1/2構造
もしくは６×６構造のうちのいずれとなる。
【００３４】請求項３０に記載の発明では、ＳｉＣ層の
表面をＳｉ終端された清浄面とする工程と、ＳｉＣ層の
表面で終端しているＳｉやＳｉＣ層中のＳｉ及びＣを酸
素を含むガスと反応させると共に、この反応による生成
物を除去することにより、ＳｉＣ層の表面をＳｉＣを構
成するＳｉ及びＣ原子のみが周期的に並んだ１×１構造
とする工程と、表面が１×１構造とされたＳｉＣ層の表
面に酸化膜を成膜する工程とを有することを特徴として
いる。
【００３５】このように、ＳｉＣ層の表面をＳｉで終端
させたのち、Ｓｉ終端のＳｉやＳｉＣ層中のＳｉやＣを
酸素ガス中のＯと反応させることで、ＳｉＣ層の表面を
清浄面とすることができる。そして、このような清浄面
となったＳｉＣ層の表面を熱酸化することで、酸化膜と
ＳｉＣ層との界面の残留炭素を低減することができる。
これにより、請求項１と同様の効果を得ることができ
る。
【００３６】なお、ＳｉＣ層の表面をＳｉで終端してい
なくても、同様の効果を得ることができる。
【００３７】この場合、請求項３１に示すように、Ｓｉ
Ｃ層の表面を熱酸化することによって酸化膜を形成して
も良いし、請求項３２に示すように、ＳｉＣ層の表面に
デポジションによって酸化膜を形成しても良い。
【００３８】請求項３３に記載の発明では、酸化膜の形
成前、形成途中もしくは形成後において、表面が１×１
構造とされたＳｉＣ層にＨ2を照射又はＨを供給するこ
とで、ＳｉＣ層の表面をＨ終端とする工程を有すること
特徴としている。このように、Ｈ終端とすることによ
り、請求項２６と同様の効果を得ることができる。
【００３９】請求項３４に記載の発明では、ＳｉＣ層は
チャネル領域が設定される表面チャネル層（５）であ
り、酸化膜は表面チャネル層の表面に形成されるゲート
酸化膜であり、ゲート酸化膜を介して表面チャネル層の
上にゲート電極（８）を形成することでＭＯＳ構造を構
成することを特徴としている。このように、上記各請求
項に示す酸化膜をゲート酸化膜として用いれば、ゲート
酸化膜とＳｉＣ層との界面が残留炭素をほぼ含まない状
態となるようにすることができ、さらに高いチャネル移
動度を実現できると共に、オン抵抗のさらなる低減を図
ることができる。
【００４０】請求項３５に記載の発明では、酸化膜を介
してＳｉＣ層の表面にフィールドプレートを形成するこ
とを特徴としている。このように、フィールドプレート
下における酸化膜に上記各請求項に示す方法を採用する
こともできる。
【００４１】また、請求項３６に記載の発明では、酸化
膜は層間絶縁膜であることを特徴としている。さらに、
請求項３７に記載の発明では、蓄積型のＭＯＳＦＥＴを
構成するＳｉＣ半導体装置において、上記各請求項に示
す方法を採用している。これらに示すように、層間絶縁
膜として用いられる酸化膜やＭＯＳＦＥＴのゲート酸化
膜に上記各請求項に示す方法を採用することもできる。
【００４２】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００４３】
【発明の実施の形態】（第１実施形態）図１に、本発明
の一実施形態を適用して形成したｎチャネルタイプのプ
レーナ型ＭＯＳＦＥＴ（以下、縦型パワーＭＯＳＦＥＴ
という）の断面構成を示す。以下、図１に基づいて、縦
型パワーＭＯＳＦＥＴの構成について説明する。
【００４４】上面を主表面１ａとし、主表面１ａの反対
面となる下面を裏面１ｂとした、ＳｉＣからなるｎ+型
基板１が用いられている。このｎ+型基板１の主表面１
ａ上には、ｎ+型基板１よりも低いドーパント濃度を有
するＳｉＣからなるｎ-型ドリフト層２が積層されてい
る。これらｎ+型基板１の主表面１ａ及びｎ-型ドリフト
層２の上面は、（０００１）面とされ、表面状態密度が
低くなる面方位が選択されている。
【００４５】ｎ-型ドリフト層２の表層部における所定
領域には、所定深さを有するｐ型ベース領域３が形成さ
れている。このｐ型ベース領域３はＢをドーパントとし
て形成されており、約１×１０17ｃｍ-3以上の濃度とな
っている。なお、ｐ型ベース領域３のうち部分的に接合
深さが深くされた部分は、ディープベース領域３ａであ
り、縦型パワーＭＯＳＦＥＴのアバランシェ耐量向上の
ために備えられている。また、ｐ型ベース領域３の表層
部の所定領域には、該ベース領域３よりも浅いｎ+型ソ
ース領域４が形成されている。
【００４６】さらに、ｎ+型ソース領域４とｎ-型ドリフ
ト層２のうちのドリフト領域６とを繋ぐように、ｐ型ベ
ース領域３の表面部にはｎ-型ＳｉＣ層５が延設されて
いる。このｎ-型ＳｉＣ層５は、エピタキシャル成長に
て形成されたものであり、エピタキシャル膜の結晶が４
Ｈ、６Ｈ、３Ｃもしくは１５Ｒのもので構成され、その
表面がＳｉ終端の洗浄面とされた３×３構造、２・３
1/2×２・１３1/2構造、３1/2×３1/2構造もしくは６×
６構造等のＳｉＣ面となっている。このｎ-型ＳｉＣ層
５がデバイスの動作時にチャネル形成層として機能す
る。以下、ｎ-型ＳｉＣ層５を表面チャネル層という。
【００４７】なお、ここでいう３×３構造、２・３1/2
×２・１３1/2構造、３1/2×３1/2構造もしくは６×６
構造とは、それぞれ３倍周期構造、２・３1/2×２・１
３1/2倍周期構造、３1/2倍周期構造、６倍周期構造のこ
とを意味する。例えば、３×３構造の場合には、ＳｉＣ
の結晶構造の周期に対して、３周期毎にＳｉが配置され
ているようなものを示す。
【００４８】表面チャネル層５は、Ｎ（窒素）をドーパ
ントとして形成されており、そのドーパント濃度は、例
えば１×１０15ｃｍ-3〜１×１０17ｃｍ-3程度の低濃度
で、かつ、ｎ-型ドリフト層２及びｐ型ベース領域３の
ドーパント濃度以下とされている。これにより、低オン
抵抗化が図られている。
【００４９】表面チャネル層５の上面およびｎ+型ソー
ス領域４の上面にはゲート酸化膜７が形成されている。
さらに、ゲート酸化膜７の上にはドープトポリシリコン
からなるゲート電極８が形成されており、このゲート電
極８を覆うようにＬＴＯ膜からなる絶縁膜９が形成され
ている。この絶縁膜９の上にはソース電極１０が形成さ
れ、ソース電極１０はｎ+型ソース領域４およびｐ型ベ
ース領域３と接した状態となっている。そして、ｎ+型
基板１の裏面１ｂにドレイン電極１１が形成され、図１
に示すプレーナ型ＭＯＳＦＥＴが構成されている。
【００５０】このように構成されたプレーナ型ＭＯＳＦ
ＥＴは、表面チャネル層５の導電型を反転させることな
くチャネルを誘起する蓄積モードで動作するため、導電
型を反転させる反転モードのＭＯＳＦＥＴに比べチャネ
ル移動度を大きくすることができ、オン抵抗を低減させ
ることができる。
【００５１】そして、本実施形態における縦型パワーＭ
ＯＳＦＥＴでは、後述する方法により、表面チャネル層
５とゲート酸化膜７の界面における残留炭素が低減され
ている。このため、さらに高いチャネル移動度を実現で
きると共に、オン抵抗のさらなる低減を図ることができ
る。
【００５２】以下、本実施形態における縦型パワーＭＯ
ＳＦＥＴの製造方法について説明する。図２〜図４に、
本実施形態の縦型パワーＭＯＳＦＥＴの製造工程を示
し、これらの図に基づいて説明する。
【００５３】〔図２（ａ）に示す工程〕まず、ｎ型４
Ｈ、６Ｈ、３Ｃもしくは１５Ｒ−ＳｉＣからなるｎ+型
基板１を用意する。このとき、ｎ+型基板１として、そ
の厚さが４００μｍ、主表面１ａが（０００１）面のも
のを用いている。そして、このｎ+型基板１の主表面１
ａに厚さ５μｍのｎ-型ドリフト層２をエピタキシャル
成長させる。このようにすれば、ｎ-型ドリフト層２は
下地の基板１と同様の結晶となり、４Ｈ、６Ｈ、３Ｃ又
は１５Ｒ−ＳｉＣで構成される。
【００５４】〔図２（ｂ）に示す工程〕ｎ-型ドリフト
層２の上の所定領域にＬＴＯ膜２０を配置し、これをマ
スクとしてＢ+（若しくはアルミニウム）をイオン注入
して、ｐ型ベース領域３を形成する。このときのイオン
注入条件は、温度が７００℃、ドーズ量が１×１０16ｃ
ｍ-2となるようにしている。
【００５５】〔図２（ｃ）に示す工程〕ＬＴＯ膜２０を
除去した後、ｎ-型ドリフト層２の表面部及びｐ型ベー
ス領域３の表面部に、化学気相成長法（ＣＶＤ法）によ
り表面チャネル層５をエピタキシャル成長させる。
【００５６】このとき、縦型パワーＭＯＳＦＥＴをノー
マリオフ型にできる程度に、表面チャネル層５の厚み
（膜厚）が設定されるようにする。すなわち、縦型パワ
ーＭＯＳＦＥＴをノーマリオフ型とするためには、ゲー
ト電圧を印加していない状態の際に、表面チャネル層５
に広がる空乏層が電気伝導を妨げるように十分なバリア
高さを有している必要があるため、この条件を満たすよ
うな厚みで表面チャネル層５を形成する。このようなノ
ーマリオフ型の縦型パワーＭＯＳＦＥＴは、故障などに
よってゲート電圧を印加できないような状態となって
も、電流が流れないようにすることができるため、ノー
マリオン型のものと比べて安全性を確保することができ
る。
【００５７】〔図３（ａ）に示す工程〕表面チャネル層
５の上の所定領域にＬＴＯ膜２１を配置し、これをマス
クとしてＮ（窒素）等のｎ型不純物をイオン注入し、ｎ
+型ソース領域４を形成する。このときのイオン注入条
件は、温度が７００℃、ドーズ量が１×１０15ｃｍ-2と
なるようにしている。
【００５８】〔図３（ｂ）に示す工程〕ＬＴＯ膜２１を
除去した後、フォトレジスト法を用いて表面チャネル層
５の上の所定領域にＬＴＯ膜２２を配置し、これをマス
クとしてＲＩＥによりｐ型ベース領域３上の表面チャネ
ル層５を部分的にエッチングする。
【００５９】〔図３（ｃ）に示す工程〕そして、ＬＴＯ
膜２２をマスクにしてＢ+をイオン注入し、ディープベ
ース領域３ａを形成する。これにより、ｐ型ベース領域
３の一部が厚くなったものとなる。このディープベース
領域３ａは、ｎ+型ソース領域４と重ならない部分に形
成される。
【００６０】〔図４（ａ）に示す工程〕マスクとして用
いたＬＴＯ膜２２を除去したのち、基板表面を洗浄す
る。続いて、ｎ+型基板１を超高真空チャンバー内に収
容し、表面チャネル層５の表面がＳｉ終端の清浄面とな
るようにする。この工程について図５を参照して説明す
る。
【００６１】図５は、本工程における表面チャネル層５
の表面の様子を示したものである。まず、ＬＴＯ膜２２
を除去した後、基板表面を洗浄したのち、図５（ａ）に
示すように表面チャネル層５の表面にＳｉ層３０を約５
ｎｍの厚さで蒸着等によって成膜する。そして、超高真
空チャンバー内を５００〜１１００℃（好ましくは１０
００℃）に高温化させる。これにより、図５（ｂ）に示
すようにＳｉ層３０のうちの大部分のＳｉが蒸発する。
このとき、高温化の際の温度プロファイルの設定条件等
に応じて、表面チャネル層５の表面にＳｉが２〜３原子
層残り、表面チャネル層５の表面がＳｉ終端の清浄面と
された３×３構造、２・３1/2×２・１３1/2構造、３
1/2×３1/2構造もしくは６×６構造等となる。
【００６２】なお、Ｓｉ終端の場合の３1/2×３1/2構造
として、例えば図６（ａ）、（ｂ）に示すような２つの
構造が挙げられる。図６（ａ）、（ｂ）のうちの紙面上
方に結晶構造を横方向から見たときの詳細が示してあ
り、紙面下方に結晶構造を上方向から見たときの詳細が
示してある。図６（ａ）の構造は、任意のＣ原子と結合
された３つのＳｉそれぞれに結合するようにＳｉ原子が
配置されたもので、図６（ｂ）の構造は、任意のＣ原子
と結合された３つのＳｉそれぞれに１つづつＳｉ原子が
結合され、その結合された３つのＳｉ原子が互いに結合
された配置のものである。これら両方の構造共に本実施
形態を適用することができる。
【００６３】続いて、図５（ｃ）に示すように、表面チ
ャネル層５の表面にＬＴＯ膜からなるゲート酸化膜７を
デポジションする。例えば、ＬＰＣＶＤ法で酸化膜を堆
積させ、その堆積レートが５ｎｍ／ｍｉｎ以下となるよ
うにし、信頼性の高い良質な酸化膜が形成されるように
している。なお、ここではデポジションによって行って
いるが、エピタキシャル成長によってゲート酸化膜７を
形成しても良い。
【００６４】その後、７００℃以上かつ９００℃以下、
好ましくは８７５℃の熱酸化処理を行う。このとき、表
面チャネル層５の表面で終端したＳｉのみが酸化するよ
うに、ドライＯ2雰囲気とする。なお、このときの熱酸
化は、酸素ガス、オゾン、ラジカル（酸素にＵＶ照射を
行って酸素を活性化させたもの）のいずれを用いてもよ
い。
【００６５】このような熱酸化処理により、表面チャネ
ル層５の表面で終端しているＳｉが酸化されてＳｉＯ2
となり、図５（ｄ）に示すように、ゲート酸化膜７と表
面チャネル層５との界面が残留炭素をほぼ含まないＳｉ
Ｏ2／ＳｉＣ清浄界面となる。
【００６６】なお、熱酸化温度は少なくとも７００℃以
上であればＳｉを酸化させられるが、表面チャネル層５
中のＳｉＣが酸化してしまわないように、上限を９００
℃としている。
【００６７】その後、ゲート酸化膜７の上にＬＰＣＶＤ
によりドープトポリシリコン層を成膜する。このとき、
成膜温度を６００℃としている。この後、ドープトポリ
シリコン層をパターニングしてゲート電極８を形成す
る。
【００６８】〔図４（ｂ）に示す工程〕引き続き、ゲー
ト酸化膜７の不要部分を除去した後、ＬＴＯよりなる絶
縁膜９を形成してゲート電極８及びゲート酸化膜７を覆
う。このとき、成膜温度を４２５℃とし、成膜後に１０
００℃のアニールを行うようにしている。
【００６９】〔図４（ｃ）に示す工程〕そして、室温で
の金属スパッタリングによりソース電極１０及びドレイ
ン電極１１を配置する。また、成膜後に１０００℃のア
ニールを行う。このようにして、図１に示すプレーナ型
ＭＯＳＦＥＴが完成する。
【００７０】以上説明したように、表面チャネル層５の
表面で終端したＳｉのみを酸化させるようにすれば、Ｓ
ｉＣを酸化させることによって発生する残留炭素が生成
されないため、ゲート酸化膜７と表面チャネル層５との
界面における残留炭素を低減することができる。これに
より、さらに高いチャネル移動度を実現できると共に、
オン抵抗のさらなる低減を図ることができる。
【００７１】（第２実施形態）上記第１実施形態におい
て、図４（ａ）の工程で、表面チャネル層５の表面をＣ
終端にしたのち、その後の工程に移行する前に、超高真
空中で表面チャネル層５の表面にＳｉＯｘ膜や窒化膜を
保護膜としてデポジションするようにしても良い。
【００７２】図３（ｃ）の工程から図４（ａ）の工程に
移行するに際し、違うチャンバーに代えて行う場合があ
るため、一旦、ｎ+型基板１を外部に取り出す可能性が
ある。このような場合、表面チャネル層５の表面に不純
物が付着しかねないが、ＳｉＯｘ膜を形成しておくこと
により不純物が付着することを保護することができる。
これにより、不純物に起因する界面準位密度を低減する
ことができる。
【００７３】なお、窒化膜を保護膜として用いれば、表
面チャネル層５の表面に形成されるＳｉＯ2膜と保護膜
（窒化膜）とによるＯＮ膜をゲート酸化膜７の代りに用
いることもできる。
【００７４】（第３実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図７に示す。まず、ＬＴＯ膜２２を除去
した後、基板表面を洗浄する。この後、図７（ａ）、
（ｂ）では、上記第１実施形態と同様の方法により、表
面チャネル層５の表面をＳｉ終端の清浄面とされた３×
３構造、２・３1/2×２・１３1/2構造、３1/2×３1/2構
造もしくは６×６構造等にする。
【００７５】続いて、図７（ｃ）に示すように、表面チ
ャネル層５の表面にＬＴＯ膜からなるゲート酸化膜７を
デポジションする。例えば、ＬＰＣＶＤ法で酸化膜を堆
積させ、その堆積レートが５ｎｍ／ｍｉｎ以下となるよ
うにし、信頼性の高い良質な酸化膜が形成されるように
している。
【００７６】その後、８００℃以上かつ１０００℃以
下、好ましくは１０００℃の熱処理を行う。このとき、
表面チャネル層５の表面での酸化が行われないようにＡ
ｒ等の不活性ガス雰囲気とする。
【００７７】このような熱処理により、図７（ｄ）に示
すように表面チャネル層５の表面で終端しているＳｉと
ゲート酸化膜７中のＳｉＯ2とを結合させることがで
き、電気的に活性化させ、ＭＯＳ動作可能とすることが
できる。
【００７８】なお、熱処理温度は少なくとも８００℃以
上であれば良いが、熱的に表面チャネル層５の表面で終
端したＳｉとゲート酸化膜７中のＳｉＯ2とが結合する
温度となるように温度範囲を設定している。
【００７９】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【００８０】以上説明したように、表面チャネル層５の
表面で終端したＳｉとゲート酸化膜７中のＳｉＯ2とを
結合させることで、これらを電気的に活性化させ、ＭＯ
Ｓ動作可能とすることができる。このような構成も、Ｓ
ｉＣを酸化させることによって発生する残留炭素が生成
されないため、ゲート酸化膜７と表面チャネル層５との
界面における残留炭素を低減することができ、第１実施
形態と同様の効果を得ることができる。
【００８１】なお、本実施形態においても、第２実施形
態に示すように、表面チャネル層５の表面にＳｉＯｘ膜
を形成するようにすることで、表面チャネル層５の表面
に不純物が付着することを防止することができ、第２実
施形態と同様の効果を得ることができる。
【００８２】また、ＳｉＯｘ膜を形成する代りに、図４
（ａ）の工程で、表面チャネル層５の表面をＳｉ終端に
したのち、その後の工程に移行する前に、表面チャネル
層５のＳｉ終端面にＨ2を照射したりＨを供給すること
でＨ終端面を形成するようにしても良い。このようにし
ても、表面チャネル層５の表面に不純物が付着すること
を防止することができると共に、Ｈターミネーションと
することで、ダングリングボンドを無くして界面準位密
度を減らすことができる。
【００８３】参考として、真空チャンバー内で３×３構
造を形成し、その上にＳｉＯ2膜を堆積して電気特性
（Ｃ−Ｖ特性）を実験により測定した。具体的な試料作
成方法は以下のように行った。
【００８４】まず、Ｓｉflux中において約１０００℃で
加熱することで、一旦、ＳｉＣ表面に３1/2×３1/2構造
を形成しておき、その後、Ｓｉflux中において約９００
℃で加熱することにより３×３構造を得た。このように
することで、ＳｉＣ表面にシリコンドロップレットが残
ることを防止することが可能となる。なお、ここでは３
1/2×３1/2構造を形成したのちに３×３構造を形成した
が、約１１００℃程度まで加熱して６・３1/2×６・３
1/2構造とした後に例えば約９００℃程度とすることで
３×３構造としても良い。
【００８５】その後、試料を真空チャンバーから取り出
したときに、試料表面の３×３構造が大気に触れること
によって変質してしまわないように、試料を取り出す前
に３×３構造上にＳｉＯｘ膜からなる保護膜を形成し
た。例えば、保護膜として、酸素ガスとＳｉfluxを同時
に供給することで数ｎｍの酸化珪素膜を形成した。
【００８６】次に、試料を真空チャンバーから取り出
し、別のチャンバーでＳｉＣ表面上にＳｉＯ2膜を堆積
させた。例えば、ＬＰＣＶＤにより５ｎｍ／ｍｉｎ以下
の堆積レートでＳｉＯ2膜を約８０ｎｍ堆積させた。そ
の後、ＳｉＯ2膜とＳｉＣ基板との電気的接合を得るた
め、８７５℃で３０分間加熱した。そして、この加熱を
酸素ガス雰囲気と窒素ガス雰囲気いずれの場合も行った
ところ、どちらの条件においても良好な電気特性を得る
ことができた。
【００８７】このように、本実施形態に示す方法を適用
することにより、高いチャネル移動度を実現できると共
に、オン抵抗のさらなる低減を図ることが可能になると
いえる。なお、ここでは真空チャンバーから取り出した
後にＳｉＯ2膜を堆積させる場合について説明したが、
真空チャンバーから取り出さずに真空チャンバー内でＳ
ｉＯ2を堆積させるようにしても良い。この場合、保護
膜を形成せずに、ＳｉＣ表面上にＳｉＯ2膜を堆積させ
るようにしても良い。
【００８８】（第４実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図８に示す。まず、ＬＴＯ膜２２を除去
した後、基板表面を洗浄する。次に、図８（ａ）、
（ｂ）では、第１実施形態と同様の方法により、表面チ
ャネル層５の表面をＳｉ終端の清浄面とされた３×３構
造、２・３1/2×２・１３1/2構造、３1/2×３1/2構造も
しくは６×６構造等にする。
【００８９】続いて、図８（ｃ）に示すように、表面チ
ャネル層５の表面に残ったＳｉ等をＯ2、Ｈ2Ｏ、Ｏ3も
しくは酸素ラジカルのいずれかによる酸化プロセスを用
いて熱酸化することでゲート酸化膜７を形成する。この
とき、熱酸化の温度を１０００〜１４００℃としてい
る。このようにすれば、表面チャネル層５の表面におけ
るＣの露出量が少ない状態で熱酸化が行われることにな
る。従って、表面チャネル層５の表面のＣが核となって
増加する残留炭素の量を、その核となるＣを少なくする
ことによって低減することが可能となる。なお、熱温度
は少なくとも１０００℃以上であれば良いが、ゲート酸
化膜７のクリストバル化を防止するために、上限を１４
００℃としている。
【００９０】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【００９１】以上説明したように、表面チャネル層５の
表面をＳｉで終端させた状態で、つまり表面チャネル層
５の表面におけるＣの露出量を少なくした状態で熱酸化
を行い、表面チャネル層５の表面にゲート酸化膜７を形
成すれば、ゲート酸化膜７と表面チャネル層５との界面
の残留炭素を低減することができる。これにより、第１
実施形態と同様の効果を得ることができる。
【００９２】なお、本実施形態においても、第２実施形
態に示すように、表面チャネル層５の表面にＳｉＯｘ膜
や窒化膜からなる保護膜を形成するようにすることで、
表面チャネル層５の表面に不純物が付着することを防止
することができ、第２実施形態と同様の効果を得ること
ができる。
【００９３】また、ＳｉＯｘ膜を形成する代りに、図４
（ａ）の工程で、ＬＴＯ膜２２を除去したのち、その後
の工程に移行する前に、表面チャネル層５のＳｉ終端面
にＨ 2を照射したりＨを供給することでＨ終端面を形成
するようにしても良い。このようにしても、表面チャネ
ル層５の表面に不純物が付着することを防止することが
できると共に、Ｈターミネーションとすることで、ダン
グリングボンドを無くして界面準位密度を減らすことが
できる。
【００９４】（第５実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図９に示す。まず、ＬＴＯ膜２２を除去
した後、基板表面を洗浄する。次に、図９（ａ）、
（ｂ）では、第１実施形態と同様の方法により、表面チ
ャネル層５の表面をＳｉ終端の清浄面とされた３×３構
造、２・３1/2×２・１３1/2構造、３1/2×３1/2構造も
しくは６×６構造等にする。
【００９５】続いて、図９（ｃ）に示すように、表面チ
ャネル層５の表面にＳｉ層３１をエピタキシャル成長さ
せる。その後、図９（ｄ）に示すように、Ｓｉ層３１を
ドライ雰囲気にて熱酸化することでゲート酸化膜７を形
成する。このとき、熱酸化の温度を７００〜９００℃と
することで、Ｓｉ層３１のみが熱酸化され、表面チャネ
ル層５中のＳｉＣは熱酸化されないようにしている。こ
のようにすれば、表面チャネル層５の表面におけるＳｉ
Ｃが熱酸化されることによる残留炭素の発生を抑制する
ことができる。なお、熱酸化温度は少なくとも７００℃
以上であればＳｉを酸化させられるが、表面チャネル層
５中のＳｉＣが酸化してしまわないように、上限を９０
０℃としている。
【００９６】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【００９７】以上説明したように、表面チャネル層５の
表面をＳｉで終端させると共に、表面チャネル層５の表
面にＳｉ層３１を成膜し、このＳｉ層３１のみを熱酸化
することで、ゲート酸化膜７と表面チャネル層５との界
面の残留炭素を低減することができる。これにより、第
１実施形態と同様の効果を得ることができる。
【００９８】（第６実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図１０に示す。まず、ＬＴＯ膜２２を除
去した後、基板表面を洗浄する。次に、図１０（ａ）、
（ｂ）では、第１実施形態と同様の方法により、表面チ
ャネル層５の表面をＳｉ終端の清浄面とされた３×３構
造、２・３1/2×２・１３1/2構造、３1/2×３1/2構造も
しくは６×６構造等にする。
【００９９】続いて、図１０（ｃ）では、表面チャネル
層５の表面にＳｉ層３１をエピタキシャル成長させる。
次いで、Ｓｉ層３１の表面にＳｉＯ2膜３２をデポジシ
ョンしたのち、熱処理を施し、Ｓｉ層３１をドライ雰囲
気にて熱酸化する。これにより、図１０（ｄ）に示すよ
うに、Ｓｉ層３１で形成された酸化層とＳｉＯ2膜３２
とによりゲート酸化膜７が形成される。このとき、熱処
理の温度を７００〜９００℃とすることで、Ｓｉ層３１
のみが熱酸化され、表面チャネル層５中のＳｉＣは熱酸
化されないようにしている。このようにすれば、表面チ
ャネル層５の表面におけるＳｉＣが熱酸化されることに
よる残留炭素の発生を抑制することができる。なお、熱
酸化温度は少なくとも７００℃以上であればＳｉを酸化
させられるが、表面チャネル層５中のＳｉＣが酸化して
しまわないように、上限を９００℃としている。
【０１００】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【０１０１】以上説明したように、表面チャネル層５の
表面をＳｉで終端させると共に、表面チャネル層５の表
面にＳｉ層３１を成膜し、このＳｉ層３１のみを熱酸化
することで、ゲート酸化膜７と表面チャネル層５との界
面の残留炭素を低減することができる。これにより、第
１実施形態と同様の効果を得ることができる。
【０１０２】なお、ここでは図１０（ｃ）に示す工程に
おいて、熱処理温度を上記温度とすることにより、Ｓｉ
層３１が熱酸化されて酸化層となるようにしているが、
Ｓｉ層３１をＳｉＣ化させるようにすることも可能であ
る。
【０１０３】（第７実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図１１に示す。まず、ＬＴＯ膜２２を除
去した後、基板表面を洗浄する。次に、図１１（ａ）に
示すように、表面チャネル層５の表面にＳｉ層３０を約
５ｎｍの厚さで蒸着等によって成膜する。そして、超高
真空チャンバー内を５００〜１１００℃（好ましくは１
０００℃）に高温化させる。これにより、図１１（ｂ）
に示すようにＳｉ層３０のうちの大部分のＳｉが蒸発
し、高温化の際の温度プロファイルの設定条件等を第１
実施形態と異ならせるようにすれば、表面チャネル層５
の表面がＣ終端の清浄面とされた１×１構造（１倍周期
構造）、３1/2×３1/2構造もしくは６×６構造等とな
る。
【０１０４】続いて、図１１（ｃ）に示すように、表面
チャネル層５の表面にＬＴＯ膜からなるゲート酸化膜７
をデポジションする。例えば、ＬＰＣＶＤ法で堆積さ
せ、その堆積レートが５ｎｍ／ｍｉｎ以下となるように
することで、信頼性の高い良質なゲート酸化膜７が形成
されるようにしている。なお、このときのゲート酸化膜
７の形成方法としては、ＴＥＯＳを緻密にデポジション
する方法であっても良いし、スピンコートによって酸化
膜を形成する方法であっても良い。
【０１０５】その後、１２００℃以上かつ１４００℃以
下、好ましくは１２５０℃の熱処理を行う。この熱処理
温度は少なくとも１２００℃以上であれば良いが、酸化
珪素の結晶化によるクリストバル化を抑制するために、
上限を１４００℃としている。また、このとき、表面チ
ャネル層５の表面での酸化が行われないようにＡｒ等の
不活性ガス雰囲気にすると共に、熱処理時に発生するＣ
ＯやＣＯ2を引き抜けるように雰囲気圧力を６．６５×
１０4Ｐａ（５００ｍＴｏｒｒ）以下の減圧状態として
いる。
【０１０６】このような熱処理により、図１１（ｄ）に
示すように、表面チャネル層５の表面で終端しているＣ
と表面チャネル層５の上に形成されたゲート酸化膜７中
のＳｉＯ2とをＳｉＣ化させることができ、ゲート酸化
膜７と表面チャネル層５との界面が残留炭素をほぼ含ま
ないＳｉＯ2／ＳｉＣ清浄界面となる。
【０１０７】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【０１０８】以上説明したように、本実施形態では、Ｃ
終端とした表面チャネル層５の表面にＬＴＯ膜をデポジ
ションしたのち、高温熱処理を行うことで表面チャネル
層５とＬＴＯ膜の界面をＳｉＯ2／ＳｉＣ清浄界面と
し、このような構造とされたＬＴＯ膜をゲート酸化膜７
として用いるようにしている。このため、ゲート酸化膜
７と表面チャネル層５との界面が残留炭素をほぼ含まな
い状態となるようにすることができ、さらに高いチャネ
ル移動度を実現できると共に、オン抵抗のさらなる低減
を図ることができる。
【０１０９】なお、本実施形態においても、第２実施形
態に示すように、表面チャネル層５の表面にＳｉＯｘ膜
や窒化膜からなる保護膜を形成するようにすることで、
表面チャネル層５の表面に不純物が付着することを防止
することができ、第２実施形態と同様の効果を得ること
ができる。
【０１１０】（第８実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図１２に示す。まず、ＬＴＯ膜２２を除
去した後、基板表面を洗浄する。続いて、図１２
（ａ）、（ｂ）では、第７実施形態と同様の方法によ
り、表面チャネル層５の表面をＣ終端の清浄面とされた
１×１構造、３1/2×３1/2構造もしくは６×６構造等に
する。
【０１１１】続いて、図１２（ｃ）に示すように、表面
チャネル層５の表面で終端したＣ層を除去する。具体的
には、水素処理（水素によるエッチング）により、Ｃ層
を除去する。このように、表面チャネル層５の表面で終
端したＣ層を除去することにより、表面チャネル層５の
表面が清浄面となる。
【０１１２】そして、図１２（ｄ）に示すように、表面
チャネル層５の表面にＬＴＯ膜からなるゲート酸化膜７
をデポジションする。例えば、ＬＰＣＶＤ法で酸化膜を
堆積させ、その堆積レートが５ｎｍ／ｍｉｎ以下となる
ようにし、信頼性の高い良質な酸化膜が形成されるよう
にしている。
【０１１３】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【０１１４】以上説明したように、表面チャネル層５の
表面で終端したＣ層を除去しておくことで、表面チャネ
ル層５の表面を清浄面とし、その清浄面の上にゲート酸
化膜７を形成することで、ゲート酸化膜７と表面チャネ
ル層５との界面をＳｉＯ2／ＳｉＣ清浄界面とすること
ができる。これにより、第１実施形態と同様の効果を得
ることができる。
【０１１５】なお、ここでは表面チャネル層５の表面に
ゲート酸化膜７をデポジションしているが、表面チャネ
ル層５の表面を熱酸化することでゲート酸化膜７を形成
しても、上記と同様の効果を得ることができる。
【０１１６】（第９実施形態）本実施形態も、第１実施
形態の図４（ａ）の工程を変更することで、ゲート酸化
膜７と表面チャネル層５との界面における残留炭素を低
減する。このときの変更した工程中の表面チャネル層５
の表面の様子を図１３に示す。まず、ＬＴＯ膜２２を除
去した後、基板表面を洗浄する。続いて、図１３
（ａ）、（ｂ）では、第１実施形態と同様の方法によ
り、表面チャネル層５の表面をＣ終端の清浄面とされた
１×１構造、３1/2×３1/2構造もしくは６×６構造等に
する。
【０１１７】続いて、図１３（ｃ）に示すように、表面
チャネル層５の表面にＬＴＯ膜からなるゲート酸化膜７
をデポジションする。例えば、ＬＰＣＶＤ法で酸化膜を
堆積させ、その堆積レートが５ｎｍ／ｍｉｎ以下となる
ようにし、信頼性の高い良質な酸化膜が形成されるよう
にしている。そして、熱処理を施すことで、表面チャネ
ル層５の表面に存在するダングリングボンドを除去す
る。例えば、水素雰囲気内での熱処理を施し、ダングリ
ングボンドを水素終端とさせることで除去する。このよ
うに、表面チャネル層５の表面におけるダングリングボ
ンドを除去することにより、ゲート酸化膜７と表面チャ
ネル層５との界面をＳｉＯ2／ＳｉＣ清浄界面とするこ
とができる。
【０１１８】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【０１１９】以上説明したように、表面チャネル層５の
表面のダングリングボンドを除去しておくことで、表面
チャネル層５の表面を清浄面とし、その清浄面の上にゲ
ート酸化膜７を形成することで、ゲート酸化膜７と表面
チャネル層５との界面をＳｉＯ2／ＳｉＣ清浄界面とす
ることができる。これにより、第１実施形態と同様の効
果を得ることができる。
【０１２０】なお、本実施形態では、ダングリングボン
ド除去のための水素処理をゲート酸化膜７の形成後に行
うようにしたが、形成前、形成途中に行うようにして
も、上記と同様の効果を得ることができる。
【０１２１】（第１０実施形態）本実施形態も、第１実
施形態の図４（ａ）の工程を変更することで、ゲート酸
化膜７と表面チャネル層５との界面における残留炭素を
低減する。このときの変更した工程中の表面チャネル層
５の表面の様子を図１４に示す。まず、ＬＴＯ膜２２を
除去した後、基板表面を洗浄する。次に、図１４
（ａ）、（ｂ）では、第３実施形態と同様の方法によ
り、表面チャネル層５の表面をＳｉ終端の清浄面とされ
た３×３構造、２・３1/2×２・１３1/2構造、３1/2×
３1/2構造もしくは６×６構造等にする。
【０１２２】続いて、超高真空チャンバー内を５００〜
１０００℃、好ましくは１０００℃としたまま、雰囲気
圧力を１×１０-2Ｐａ（１×１０14Ｔｏｒｒ）とし、超
高真空チャンバー内に酸素ガスを供給する。このとき、
表面チャネル層５への酸素の暴露量が１０〜１０2Ｐａ
・ｓ程度、好ましくは１０Ｐａ・ｓとなるように酸素を
吸着させる。なお、このとき超高真空チャンバー内の温
度が低温になると表面チャネル層５の表面上にシリコン
酸化膜（図中点線で示す）が形成されてしまう可能性が
あるため、これが形成されないように上記温度設定とし
ている。
【０１２３】これにより、図１４（ｃ）に示すように、
３×３構造等を構成しているＳｉや表面チャネル層５中
のＳｉ及びＣが酸素ガス中のＯ（酸素）と反応し、Ｓｉ
Ｏ、ＣＯ、ＣＯ2となって除去され、Ｓｉ及びＣ原子の
みが周期的に並んだ１×１構造となる。このようにする
ことで、表面チャネル層５の表面は、図１４（ｄ）に示
すような大気中のＣ等で汚染されていない清浄面とな
る。
【０１２４】続いて、図１４（ｅ）に示すように、表面
チャネル層５の表面を熱酸化することでゲート酸化膜７
を形成する。このとき、表面チャネル層５の表面が上述
したような清浄面となっていることから、表面チャネル
層５の表面における残留炭素がほとんど無い状態で熱酸
化が行われることになる。従って、表面チャネル層５の
表面のＣが核となって増加する残留炭素の量を、その核
となるＣを少なくすることによって低減することが可能
となる。なお、熱温度は少なくとも１０００℃以上であ
れば良いが、ゲート酸化膜７のクリストバル化を防止す
るために、上限を１４００℃とするのが好ましい。
【０１２５】その後、ゲート酸化膜７の上にゲート電極
８を形成したのち、第１実施形態に示す図４（ｂ）以降
の工程を行うことで、本実施形態における縦型パワーＭ
ＯＳＦＥＴが完成する。
【０１２６】以上説明したように、表面チャネル層５の
表面をＳｉで終端させたのち、Ｓｉ終端のＳｉや表面チ
ャネル層５中のＳｉやＣを酸素ガス中のＯと反応させる
ことで、表面チャネル層５の表面を清浄面とすることが
できる。そして、このような清浄面となった表面チャネ
ル層５の表面を熱酸化することで、ゲート酸化膜７と表
面チャネル層５との界面の残留炭素を低減することがで
きる。これにより、第１実施形態と同様の効果を得るこ
とができる。
【０１２７】なお、表面チャネル層５とゲート酸化膜７
の界面に残留炭素が発生したり、ダングリングボンドが
発生しないように、熱酸化前、熱酸化途中もしくは熱酸
化後に、第４実施形態で示したような方法によるＨター
ミネーションとしても良い。
【０１２８】また、ここでは表面チャネル層５の表面を
熱酸化することによってゲート酸化膜７を形成している
が、表面チャネル層５の表面にＳｉＯ2をデポジション
することでゲート酸化膜７を形成しても、上記と同様の
効果を得ることができる。
【０１２９】（第１１実施形態）上記第１実施形態では
プレーナ型の縦型パワーＭＯＳＦＥＴに本発明を適用し
た場合を示したが、本実施形態では、溝ゲート型の縦型
パワーＭＯＳＦＥＴに本発明を適用する場合を示す。
【０１３０】図１５に溝ゲート型のＭＯＳＦＥＴを示
す。溝ゲート型のＭＯＳＦＥＴには、例えばｎ+型半導
体基板４１上にｎ-型エピ層４２とｐ型ベース層４３と
が積層された基板４４が用いられる。
【０１３１】ｐ型ベース層４３の表層部にはｎ+型ソー
ス領域４５が形成され、基板４４の表面からｎ+型ソー
ス領域４５およびｐ型ベース層４３を貫通するように溝
４７が形成されている。この溝４７の側面４７ａには、
表面チャネル層４８が形成され、表面チャネル層４８の
表面及び溝４７の底面４７ｂを含む溝４７の内壁には、
ゲート酸化膜４９を介してゲート電極５０が形成されて
いる。
【０１３２】ゲート電極５０上には、ソース領域４５及
びｐ型ベース層４３に接続されるソース電極５２が層間
絶縁膜５１を介して形成されている。そして、基板４４
の裏面側にドレイン電極５３が備えられ、図１５に示す
溝ゲート型のＭＯＳＦＥＴが構成されている。
【０１３３】このような構成を有する溝ゲート型のＭＯ
ＳＦＥＴのゲート酸化膜４９と表面チャネル層４８に関
しても、第１〜第１０実施形態と同様の方法を適用する
ことにより、上記各実施形態と同様の効果を得ることが
できる。
【０１３４】（第１２実施形態）本実施形態では、ラテ
ラルＭＯＳＦＥＴに本発明を適用した場合を示す。図１
６にラテラルＭＯＳＦＥＴを示す。ラテラルＭＯＳＦＥ
Ｔの基板としてｐ型半導体基板１０１が用いられてい
る。この基板１０１の所定領域には、イオン注入等によ
って表面チャネル層１０２が形成されており、この表面
チャネル層１０２の両側にはソース層１０３、ドレイン
層１０４が形成されている。また、表面チャネル層１０
２上にはゲート酸化膜１０５を介してゲート電極１０６
が備えられている。
【０１３５】このように構成されたラテラルＭＯＳＦＥ
Ｔのゲート酸化膜１０５と表面チャネル層１０２に関し
ても、第１〜第１０実施形態と同様の方法を適用するこ
とにより、上記各実施形態と同様の効果を得ることがで
きる。
【０１３６】（他の実施形態）上記各実施形態では、Ｍ
ＯＳＦＥＴのゲート絶縁膜に本発明を適用する場合を述
べているが、フィールドプレートや層間絶縁膜として使
用される絶縁膜とＳｉＣとの界面において上記実施形態
を適用しても良い。
【０１３７】また、上記各実施形態において、表面チャ
ネル層５の表面やＳｉ層３１を熱酸化することによって
ゲート酸化膜７を形成する場合、熱酸化の方法として
は、第３実施形態で示したように、酸素ガス、オゾン、
ラジカルのいずれを用いても良い。また、上記各実施形
態において、表面チャネル層５の表面にゲート酸化膜７
形成したり、Ｓｉ層３１の表面にＳｉＯ2膜３２を形成
する場合、それらをＬＰＳＶＤ、ＴＥＯＳ、スピンコー
トによって形成することが可能である。
【０１３８】また、上記各実施形態では、ｎ型チャネル
タイプのＳｉＣ半導体装置を例に挙げて説明している
が、勿論、各構成要素の導電型を逆にしたｐ型チャネル
タイプのものについても本発明を適用することができ
る。
【０１３９】なお、上記各実施形態では、ｎ-型層を表
面チャネル層５、４８、１０２とするｎチャネルタイプ
のＭＯＳＦＥＴに本発明を適用した場合について説明し
たが、もちろん各構成要素の導電型を反転させたｐチャ
ネルタイプのＭＯＳＦＥＴに適用することも可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＳｉＣ半導体装
置の断面構成を示す図である。
【図２】図１に示すＳｉＣ半導体装置の製造工程を示す
図である。
【図３】図２に続くＳｉＣ半導体装置の製造工程を示す
図である。
【図４】図３に続くＳｉＣ半導体装置の製造工程を示す
図である。
【図５】本発明の第２実施形態におけるＳｉＣ半導体装
置の製造工程を示す図である。
【図６】Ｓｉ終端の場合の３1/2×３1/2構造を示した図
である。
【図７】本発明の第３実施形態におけるＳｉＣ半導体装
置の製造工程を示す図である。
【図８】本発明の第４実施形態におけるＳｉＣ半導体装
置の製造工程を示す図である。
【図９】本発明の第５実施形態におけるＳｉＣ半導体装
置の製造工程を示す図である。
【図１０】本発明の第６実施形態におけるＳｉＣ半導体
装置の製造工程を示す図である。
【図１１】本発明の第７実施形態におけるＳｉＣ半導体
装置の製造工程を示す図である。
【図１２】本発明の第８実施形態におけるＳｉＣ半導体
装置の製造工程を示す図である。
【図１３】本発明の第９実施形態におけるＳｉＣ半導体
装置の製造工程を示す図である。
【図１４】本発明の第１０実施形態におけるＳｉＣ半導
体装置の製造工程を示す図である。
【図１５】本発明の第１１実施形態におけるＳｉＣ半導
体装置の断面構成を示す図である。
【図１６】本発明の第１２実施形態におけるＳｉＣ半導
体装置の断面構成を示す図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、３…ｐ型ベース領
域、４…ｎ+型ソース領域、５…表面チャネル層、７…
ゲート酸化膜、８…ゲート電極、９…絶縁膜、１０…ソ
ース電極、１１…ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ６５８Ｆ ６５３ ３０１Ｂ (72)発明者 長谷川 健 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F058 BA01 BC02 BD04 BE04 BE10 BF04 BH03 BJ01 5F140 AA05 AC23 BA00 BA02 BA16 BA20 BB15 BC12 BD05 BE01 BE05 BE09 BE17 BF01 BF04

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 基板（１、４１、１０１）に備えられた
    ＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、４
    ９、１０５）を形成してなるＳｉＣ半導体装置の製造方
    法において、 前記ＳｉＣ層の表面をＳｉ終端された清浄面とする工程
    と、 前記清浄面とされたＳｉＣ層の表面に酸化膜を形成した
    のち、７００℃以上かつ９００℃以下での熱酸化を施
    し、前記ＳｉＣ層の表面で終端しているＳｉのみを酸化
    させることで、前記酸化膜と前記ＳｉＣ層との界面をＳ
    ｉＯ2／ＳｉＣ清浄界面とする工程とを有することを特
    徴とするＳｉＣ半導体装置の製造方法。
  2. 【請求項２】 前記熱酸化温度を８７５℃とすることを
    特徴とする請求項１に記載のＳｉＣ半導体装置の製造方
    法。
  3. 【請求項３】 前記熱酸化雰囲気をドライＯ2雰囲気と
    することを特徴とする請求項１又は２に記載のＳｉＣ半
    導体装置の製造方法。
  4. 【請求項４】 基板（１、４１、１０１）に備えられた
    ＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、４
    ９、１０５）を形成してなるＳｉＣ半導体装置の製造方
    法において、 前記ＳｉＣ層の表面をＳｉ終端された清浄面とする工程
    と、 前記清浄面とされたＳｉＣ層の表面に酸化膜を形成した
    のち、８００℃以上かつ１０００℃以下での熱処理を施
    し、前記ＳｉＣ層の表面で終端しているＳｉと前記酸化
    膜中のＳｉＯ2とを電気的に活性化させることで、前記
    酸化膜と前記ＳｉＣ層との界面をＳｉＯ2／ＳｉＣ清浄
    界面とする工程とを有することを特徴とするＳｉＣ半導
    体装置の製造方法。
  5. 【請求項５】 前記熱処理温度を１０００℃とすること
    を特徴とする請求項４に記載のＳｉＣ半導体装置の製造
    方法。
  6. 【請求項６】 前記熱処理雰囲気を不活性ガス雰囲気と
    することを特徴とする請求項４又は５に記載のＳｉＣ半
    導体装置の製造方法。
  7. 【請求項７】 基板（１、４１、１０１）に備えられた
    ＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、４
    ９、１０５）を形成してなるＳｉＣ半導体装置の製造方
    法において、 前記ＳｉＣ層の表面をＳｉ終端された清浄面とする工程
    と、 前記清浄面とされたＳｉＣ層の表面にＳｉ層（３１）を
    形成したのち、７００℃以上かつ９００℃以下での熱酸
    化を施し、前記ＳｉＣ層の表面で終端しているＳｉ及び
    前記Ｓｉ層のみを酸化させることで、前記酸化膜を形成
    すると共に、該酸化膜と前記ＳｉＣ層との界面をＳｉＯ
    2／ＳｉＣ清浄界面とする工程とを有することを特徴と
    するＳｉＣ半導体装置の製造方法。
  8. 【請求項８】 前記Ｓｉ層（３１）の表面にＳｉＯ2層
    （３２）を堆積する工程を有し、該ＳｉＯ2層を堆積さ
    せてから前記熱酸化を行い、前記ＳｉＣ層の表面で終端
    しているＳｉ及び前記Ｓｉ層の酸化部分と前記ＳｉＯ2
    層とによって前記酸化膜を形成することを特徴とする請
    求項７に記載のＳｉＣ半導体装置の製造方法。
  9. 【請求項９】 基板（１、４１、１０１）に備えられた
    ＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、４
    ９、１０５）を形成してなるＳｉＣ半導体装置の製造方
    法において、 前記ＳｉＣ層の表面をＳｉ終端された清浄面とする工程
    と、 前記清浄面とされたＳｉＣ層の表面を１０００℃以上か
    つ１４００℃以下で熱酸化することで前記酸化膜を形成
    する工程とを有することを特徴とするＳｉＣ半導体装置
    の製造方法。
  10. 【請求項１０】 前記熱酸化をＯ2、Ｈ2Ｏ、Ｏ3もしく
    は酸素ラジカルのいずれかによる酸化プロセスとして行
    うことを特徴とする請求項７乃至９のいずれか１つに記
    載のＳｉＣ半導体装置の製造方法。
  11. 【請求項１１】 前記酸化膜をＬＰＣＶＤにより、５ｎ
    ｍ／ｍｉｎ以下の堆積レートで形成することを特徴とす
    る請求項１乃至６のいずれか１つに記載のＳｉＣ半導体
    装置の製造方法。
  12. 【請求項１２】 前記清浄面を形成する工程では、前記
    ＳｉＣ層の表面にＳｉ層（３０）を成膜したのち、該Ｓ
    ｉ層を蒸発させることで、前記ＳｉＣ層の表面をＳｉ終
    端とすることを特徴とする請求項１乃至１１のいずれか
    １つに記載の炭化珪素半導体装置の製造方法。
  13. 【請求項１３】 前記ＳｉＣ層の表面を３×３構造、２
    ・３1/2×２・１３1 /2構造、３1/2×３1/2構造もしくは
    ６×６構造のうちのいずれかのＳｉ終端された清浄面と
    することを特徴とする請求項１乃至１２のいずれか１つ
    に記載のＳｉＣ半導体装置の製造方法。
  14. 【請求項１４】 前記Ｓｉ終端されたＳｉＣ層の表面に
    ＳｉＯｘを保護膜として形成する工程を有し、該保護膜
    の上に前記酸化膜を形成することを特徴とする請求項１
    ３のいずれか１つに記載のＳｉＣ半導体装置の製造方
    法。
  15. 【請求項１５】 前記Ｓｉ終端されたＳｉＣ層の表面に
    Ｈ2を照射又はＨを供給することで、前記ＳｉＣ層の表
    面をＨ終端とする工程を有し、該Ｈ終端されたＳｉＣ層
    の表面に前記酸化膜を形成することを特徴とする請求項
    １乃至１４のいずれか１つに記載のＳｉＣ半導体装置の
    製造方法。
  16. 【請求項１６】 基板（１、４１、１０１）に備えられ
    たＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、
    ４９、１０５）を形成してなるＳｉＣ半導体装置の製造
    方法において、 前記ＳｉＣ層の表面をＣ終端された清浄面とする工程
    と、 前記清浄面とされたＳｉＣ層の表面に前記酸化膜を形成
    したのち、１２００℃以上かつ１４００℃以下での熱処
    理を施し、前記ＳｉＣ層の表面で終端しているＣをＳｉ
    Ｃ化させることで、前記酸化膜と前記ＳｉＣ層との界面
    をＳｉＯ2／ＳｉＣ清浄界面とする工程とを有すること
    を特徴とするＳｉＣ半導体装置の製造方法。
  17. 【請求項１７】 前記熱処理温度を１２５０℃とするこ
    とを特徴とする請求項１６に記載のＳｉＣ半導体装置の
    製造方法。
  18. 【請求項１８】 前記熱処理雰囲気を不活性ガス雰囲気
    とすることを特徴とする請求項１６又は１７に記載のＳ
    ｉＣ半導体装置の製造方法。
  19. 【請求項１９】 前記酸化膜をＬＰＣＶＤにより、５ｎ
    ｍ／ｍｉｎ以下の堆積レートで形成することを特徴とす
    る請求項１６乃至１８のいずれか１つに記載のＳｉＣ半
    導体装置の製造方法。
  20. 【請求項２０】 基板（１、４１、１０１）に備えられ
    たＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、
    ４９、１０５）を形成してなるＳｉＣ半導体装置の製造
    方法において、 前記ＳｉＣ層の表面をＣ終端とする工程と、 前記ＳｉＣ層の表面で終端しているＣ層を除去し、前記
    ＳｉＣ層の表面を清浄面とする工程と、 前記清浄面とされたＳｉＣ層の表面に酸化膜を形成する
    工程とを有することを特徴とするＳｉＣ半導体装置の製
    造方法。
  21. 【請求項２１】 前記Ｃ層を除去する工程では、水素雰
    囲気による水素エッチングによって前記Ｃ層を除去する
    ことを特徴とする請求項２０に記載のＳｉＣ半導体装置
    の製造方法。
  22. 【請求項２２】 前記酸化膜を形成する工程では、前記
    ＳｉＣ層の表面を熱酸化することによって前記酸化膜を
    形成することを特徴とする請求項２０又は２１に記載の
    ＳｉＣ半導体装置の製造方法。
  23. 【請求項２３】 前記酸化膜を形成する工程では、前記
    ＳｉＣ層の表面にデポジションによって前記酸化膜を形
    成することを特徴とする請求項２０又は２１に記載のＳ
    ｉＣ半導体装置の製造方法。
  24. 【請求項２４】 基板（１、４１、１０１）に備えられ
    たＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、
    ４９、１０５）を形成してなるＳｉＣ半導体装置の製造
    方法において、 前記ＳｉＣ層の表面をＣ終端とする工程と、 前記Ｃ終端とされたＳｉＣ層の表面に酸化膜を形成した
    のち、前記ＳｉＣ層の表面におけるダングリングボンド
    を除去することで、前記酸化膜と前記ＳｉＣ層との界面
    をＳｉＯ2／ＳｉＣ清浄界面とする工程とを有すること
    を特徴とするＳｉＣ半導体装置の製造方法。
  25. 【請求項２５】 前記ダングリングボンドを除去する工
    程では、前記ダングリングボンドを水素で終端させるこ
    とにより除去することを特徴とする請求項２４に記載の
    ＳｉＣ半導体装置の製造方法。
  26. 【請求項２６】 前記酸化膜の形成前、形成途中もしく
    は形成後において、前記ＳｉＣ層にＨ2を照射又はＨを
    供給することで、前記ＳｉＣ層の表面をＨ終端とする工
    程を有すること特徴とする請求項１６乃至２５のいずれ
    か１つに記載のＳｉＣ半導体装置の製造方法。
  27. 【請求項２７】 前記Ｃ終端されたＳｉＣ層の表面にＳ
    ｉＯｘを保護膜として形成する工程を有し、該保護膜の
    上に前記酸化膜を形成することを特徴とする請求項１６
    乃至２６のいずれか１つに記載のＳｉＣ半導体装置の製
    造方法。
  28. 【請求項２８】 前記清浄面を形成する工程では、前記
    ＳｉＣ層の表面にＳｉ層（３０）を成膜したのち、該Ｓ
    ｉ層を蒸発させることで、前記ＳｉＣ層の表面をＣ終端
    とすることを特徴とする請求項１６乃至２７のいずれか
    １つに記載の炭化珪素半導体装置の製造方法。
  29. 【請求項２９】 前記ＳｉＣ層の表面を１×１構造、３
    1/2×３1/2構造もしくは６×６構造のうちのいずれかと
    することを特徴とする請求項１６乃至２８のいずれか１
    つに記載のＳｉＣ半導体装置の製造方法。
  30. 【請求項３０】 基板（１、４１、１０１）に備えられ
    たＳｉＣ層（５、４８、１０２）の表面に酸化膜（７、
    ４９、１０５）を形成してなるＳｉＣ半導体装置の製造
    方法において、 前記ＳｉＣ層の表面をＳｉ終端された清浄面とする工程
    と、 前記ＳｉＣ層の表面で終端しているＳｉや前記ＳｉＣ層
    中のＳｉ及びＣを酸素を含むガスと反応させると共に、
    この反応による生成物を除去することにより、ＳｉＣ層
    の表面をＳｉＣを構成するＳｉ及びＣ原子のみが周期的
    に並んだ１×１構造とする工程と、 前記表面が１×１構造とされたＳｉＣ層の表面に前記酸
    化膜を成膜する工程とを有することを特徴とするＳｉＣ
    半導体装置の製造方法。
  31. 【請求項３１】 前記酸化膜を形成する工程では、前記
    ＳｉＣ層の表面を熱酸化することによって前記酸化膜を
    形成することを特徴とする請求項３０に記載のＳｉＣ半
    導体装置の製造方法。
  32. 【請求項３２】 前記酸化膜を形成する工程では、前記
    ＳｉＣ層の表面にデポジションによって前記酸化膜を形
    成することを特徴とする請求項３０に記載のＳｉＣ半導
    体装置の製造方法。
  33. 【請求項３３】 前記酸化膜の形成前、形成途中もしく
    は形成後において、前記表面が１×１構造とされたＳｉ
    Ｃ層にＨ2を照射又はＨを供給することで、前記ＳｉＣ
    層の表面をＨ終端とする工程を有すること特徴とする請
    求項３０乃至３２のいずれか１つに記載のＳｉＣ半導体
    装置の製造方法。
  34. 【請求項３４】 前記ＳｉＣ層はチャネル領域が設定さ
    れる表面チャネル層（５）であり、前記酸化膜は前記表
    面チャネル層の表面に形成されるゲート酸化膜であり、
    該ゲート酸化膜を介して前記表面チャネル層の上にゲー
    ト電極（８）を形成することでＭＯＳ構造を構成するこ
    とを特徴とする請求項１乃至３３のいずれか１つに記載
    のＳｉＣ半導体装置の製造方法。
  35. 【請求項３５】 前記酸化膜を介して前記ＳｉＣ層の表
    面にフィールドプレートを形成することを特徴とする請
    求項１乃至３３のいずれか１つに記載のＳｉＣ半導体装
    置の製造方法。
  36. 【請求項３６】 前記酸化膜は層間絶縁膜であることを
    特徴とする請求項１乃至３３のいずれか１つに記載のＳ
    ｉＣ半導体装置の製造方法。
  37. 【請求項３７】 主表面及び主表面と反対面である裏面
    を有し、ＳｉＣよりなる第１導伝型の半導体基板（１、
    ４１）の前記主表面に、前記半導体基板よりも高抵抗な
    ＳｉＣよりなる第１導伝型のドリフト層（２、４２）を
    形成する工程と、 前記ドリフト層の表層部の所定領域に、所定深さを有す
    る第２導伝型のべ一ス領域（３、４３）を形成する工程
    と、 前記べ一ス領域の表層部の所定領域に、該べ一ス領域の
    深さよりも浅い第１導伝型のソース領域（４、４５）を
    形成する工程と、 前記ソース領域と前記ドリフト層とを繋ぐように、炭化
    珪素よりなる第１導伝型の表面チャネル層（５、４８）
    を形成する工程と、 前記表面チャネル層の表面にゲート酸化膜（７、４９）
    を形成する工程と、 前記ゲート酸化膜の上にゲート電極（８、５０）を形成
    する工程と、 前記べ一ス領域及び前記ソース領域に接触するようにソ
    ース電極（１０、５２）を形成する工程と、 前記半導体基板の裏面にドレイン電極（１１、５３）を
    形成する工程とを有してなるＳｉＣ半導体装置の製造方
    法において、 請求項１乃至３３に記載の前記ＳｉＣ層は前記表面チャ
    ネル層であり、前記酸化膜は前記ゲート酸化膜であるこ
    とを特徴とするＳｉＣ半導体装置の製造方法。
JP2001317022A 2001-10-15 2001-10-15 ＳｉＣ半導体装置の製造方法 Expired - Fee Related JP4029595B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001317022A JP4029595B2 (ja) 2001-10-15 2001-10-15 ＳｉＣ半導体装置の製造方法
US10/267,867 US6841436B2 (en) 2001-10-15 2002-10-10 Method of fabricating SiC semiconductor device
US10/961,109 US20050064639A1 (en) 2001-10-15 2004-10-12 Method of fabricating SiC semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317022A JP4029595B2 (ja) 2001-10-15 2001-10-15 ＳｉＣ半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003124208A true JP2003124208A (ja) 2003-04-25
JP2003124208A5 JP2003124208A5 (ja) 2004-12-24
JP4029595B2 JP4029595B2 (ja) 2008-01-09

Family

ID=19134954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317022A Expired - Fee Related JP4029595B2 (ja) 2001-10-15 2001-10-15 ＳｉＣ半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6841436B2 (ja)
JP (1) JP4029595B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
WO2007091360A1 (ja) * 2006-02-07 2007-08-16 Mitsubishi Electric Corporation 半導体装置およびその製造方法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法
JP2010067917A (ja) * 2008-09-12 2010-03-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
JP2014078737A (ja) * 2013-12-12 2014-05-01 Hitachi Ltd 半導体装置およびその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2015222829A (ja) * 2015-07-23 2015-12-10 株式会社日立製作所 半導体装置およびその製造方法
WO2016143126A1 (ja) * 2015-03-12 2016-09-15 株式会社日立製作所 半導体装置および電力変換装置
JP2019040993A (ja) * 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7756584B2 (en) * 2000-07-13 2010-07-13 Advanced Neuromodulation Systems, Inc. Methods and apparatus for effectuating a lasting change in a neural-function of a patient
WO2004049449A1 (ja) * 2002-11-25 2004-06-10 National Institute Of Advanced Industrial Science And Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US7723242B2 (en) * 2004-03-15 2010-05-25 Sharp Laboratories Of America, Inc. Enhanced thin-film oxidation process
US8133789B1 (en) 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
FR2871936B1 (fr) * 2004-06-21 2006-10-06 Commissariat Energie Atomique Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede
US7723155B2 (en) * 2004-06-30 2010-05-25 Xycarb Ceramics B.V. Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
EP1897145A1 (fr) * 2005-06-30 2008-03-12 Commissariat A L'energie Atomique Nanostructures a resistance differentielle negative et leur procede de fabrication
FR2888399B1 (fr) * 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
FR2888398B1 (fr) * 2005-07-05 2007-12-21 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US7253481B2 (en) * 2005-07-14 2007-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. High performance MOS device with graded silicide
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US7569896B2 (en) * 2006-05-22 2009-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with stressed channels
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
US8035112B1 (en) * 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
US20100123140A1 (en) * 2008-11-20 2010-05-20 General Electric Company SiC SUBSTRATES, SEMICONDUCTOR DEVICES BASED UPON THE SAME AND METHODS FOR THEIR MANUFACTURE
JP5852863B2 (ja) * 2011-11-28 2016-02-03 株式会社日立製作所 ４ｈ−ＳｉＣ半導体素子及び半導体装置
JP5757223B2 (ja) * 2011-12-02 2015-07-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9530844B2 (en) * 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
JP6099981B2 (ja) * 2013-01-09 2017-03-22 株式会社東芝 半導体装置
US9748341B2 (en) 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
US9024328B2 (en) 2013-07-02 2015-05-05 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture
US9373691B2 (en) * 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
JP6067133B2 (ja) * 2013-10-17 2017-01-25 三菱電機株式会社 炭化珪素半導体装置
CN105161526B (zh) * 2015-08-07 2017-12-01 西安电子科技大学 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN105280503B (zh) * 2015-08-07 2017-12-01 西安电子科技大学 提高横向导电结构 SiC MOSFET 沟道迁移率的方法
CN105140285B (zh) * 2015-08-07 2018-07-31 西安电子科技大学 一种垂直导电结构SiC MOSFET功率器件
CN105097937B (zh) * 2015-08-07 2018-04-17 西安电子科技大学 一种横向导电结构 SiC MOSFET 功率器件
JP6523887B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
IT201900007217A1 (it) * 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
CN113451119A (zh) * 2020-03-25 2021-09-28 和舰芯片制造(苏州)股份有限公司 一种改善栅极氧化层均匀度的方法
CN112967930B (zh) * 2021-02-07 2023-05-12 西安微电子技术研究所 一种SiC晶圆的金属化层剥离方法
CN115588612B (zh) * 2022-11-29 2023-04-14 浙江大学杭州国际科创中心 一种碳化硅栅极氧化层的制备方法以及相应的器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
JP2000133657A (ja) 1998-10-28 2000-05-12 Sanyo Electric Co Ltd 炭化珪素半導体装置の製造方法
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
FR2801723B1 (fr) * 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
JP3372528B2 (ja) 2000-06-02 2003-02-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP4325095B2 (ja) * 2000-09-08 2009-09-02 株式会社デンソー ＳｉＣ素子の製造方法
JP2002222950A (ja) 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
WO2007091360A1 (ja) * 2006-02-07 2007-08-16 Mitsubishi Electric Corporation 半導体装置およびその製造方法
US8222649B2 (en) 2006-02-07 2012-07-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法
JP2010067917A (ja) * 2008-09-12 2010-03-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
JPWO2014155651A1 (ja) * 2013-03-29 2017-02-16 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US10062759B2 (en) 2013-03-29 2018-08-28 Hitachi, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2014078737A (ja) * 2013-12-12 2014-05-01 Hitachi Ltd 半導体装置およびその製造方法
WO2016143126A1 (ja) * 2015-03-12 2016-09-15 株式会社日立製作所 半導体装置および電力変換装置
JP2015222829A (ja) * 2015-07-23 2015-12-10 株式会社日立製作所 半導体装置およびその製造方法
JP2019040993A (ja) * 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US20050064639A1 (en) 2005-03-24
JP4029595B2 (ja) 2008-01-09
US20030073270A1 (en) 2003-04-17
US6841436B2 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
JP2003124208A (ja) ＳｉＣ半導体装置の製造方法
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
JP3940560B2 (ja) 半導体装置の製造方法
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
TWI276160B (en) Nitridated gate dielectric layer
KR100942561B1 (ko) 탄화규소 반도체 장치를 제조하는 방법
US6815299B2 (en) Method for manufacturing silicon carbide device using water rich anneal
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2001094106A (ja) シリコン−ゲルマニウム・トランジスタおよび関連方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
JP2006156478A (ja) 炭化珪素半導体装置およびその製造方法
JP4003605B2 (ja) 半導体装置の製造方法
JP4573921B2 (ja) 半導体装置の製造方法
JP2000200907A (ja) 炭化珪素半導体装置及びその製造方法
JP2005064032A (ja) 半導体装置及びその製造方法
JP4070876B2 (ja) Ｃｍｏｓ回路の製造方法
JP3580052B2 (ja) 炭化珪素半導体装置の製造方法
JPH0748562B2 (ja) 半導体装置の製造方法
JP4299393B2 (ja) 半導体装置の製造方法
JP4595224B2 (ja) 炭化珪素半導体装置の製造方法
JP2621327B2 (ja) 半導体装置の製造方法
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP7389239B2 (ja) トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
JP2003258246A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071008

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees