CN115588612B - 一种碳化硅栅极氧化层的制备方法以及相应的器件 - Google Patents

一种碳化硅栅极氧化层的制备方法以及相应的器件 Download PDF

Info

Publication number
CN115588612B
CN115588612B CN202211507022.8A CN202211507022A CN115588612B CN 115588612 B CN115588612 B CN 115588612B CN 202211507022 A CN202211507022 A CN 202211507022A CN 115588612 B CN115588612 B CN 115588612B
Authority
CN
China
Prior art keywords
oxide layer
gate oxide
silicon carbide
epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211507022.8A
Other languages
English (en)
Other versions
CN115588612A (zh
Inventor
宋立辉
皮孝东
刘帅
熊慧凡
茆威威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202211507022.8A priority Critical patent/CN115588612B/zh
Publication of CN115588612A publication Critical patent/CN115588612A/zh
Application granted granted Critical
Publication of CN115588612B publication Critical patent/CN115588612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及碳化硅技术领域，公开了一种碳化硅栅极氧化层的制备方法以及相应的器件，首先利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法透过第一栅氧化层在所述碳化硅外延表面形成第二栅氧化层，从而得到由第一栅氧化层和第二栅氧化层组成的栅极氧化层；其中，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6‑1/5；使得在降低碳空位等缺陷的同时又可以有效防止漏电及保证较高的栅氧可靠性。

Description

一种碳化硅栅极氧化层的制备方法以及相应的器件
技术领域
本发明涉及碳化硅技术领域，具体为一种碳化硅栅极氧化层的制备方法以及相应的器件。
背景技术
碳化硅栅氧界面的状态对器件的性能有较大影响，如何有效低成本降低界面态和近界面缺陷是目前碳化硅MOSFET商业化应用较为关注的问题，目前主流碳化硅栅氧工艺主要分两步，第一步利用高温热氧化或者化学气相沉积法形成栅氧，第二步使用NO或者N2O退火对栅氧进行氮钝化。
高温热氧化法与化学气相沉积法在形成栅氧方面存在各自的优点与缺点：1、化学气相沉积法由于不需要高温加热环节而使得大规模生产成本更低，但生成的氧化层较高温热氧化法更加疏松造成漏电；2、高温热氧化法生成的SiO2氧化层可能会导致SiC与SiO2界面处和氧化层侧近界面处的氧原子浓度低，从而形成氧空位、碳空位、碳间隙原子及团簇等缺陷。
发明内容
本发明的目的在于克服根据现有制备方法制备得到的栅极氧化层存在缺陷的问题，提供了一种碳化硅栅极氧化层的制备方法以及相应的器件。
为了实现上述目的，本发明提供一种碳化硅栅极氧化层的制备方法，包括以下步骤：
提供碳化硅外延；
利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法透过第一栅氧化层在所述碳化硅外延表面形成第二栅氧化层，从而得到完整的栅极氧化层；其中，所述栅极氧化层包括位于所述碳化硅外延表面的第二栅氧化层和位于所述第二栅氧化层表面的第一栅氧化层，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6—1/5。
作为一种可实施方式，在得到栅极氧化层之后还包括以下步骤：对所述栅极氧化层进行钝化。
作为一种可实施方式，对所述栅极氧化层进行钝化的步骤具体包括：采用NO或者N2O退火对所述栅极氧化层进行钝化。
作为一种可实施方式，所述第一栅氧化层的厚度范围为10-15nm，所述栅极氧化层的厚度范围为55-70nm。
作为一种可实施方式，利用热氧化法在所述碳化硅外延表面形成第二栅氧化层的步骤具体包括：
利用热氧化法使得O2透过疏松的第一栅氧化层到达碳化硅外延与第一栅氧化层的界面处，从而氧化所述碳化硅外延表面的碳化硅生成二氧化硅，得到更加致密的第二栅氧化层。
相应的，本发明还提供一种MOS电容器的制作方法，包括以下步骤：
提供碳化硅外延；
利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法透过第一栅氧化层在所述碳化硅外延表面形成第二栅氧化层，从而得到完整的栅极氧化层，其中，所述栅极氧化层包括位于所述碳化硅外延表面的第二栅氧化层和位于所述第二栅氧化层表面的第一栅氧化层，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6—1/5；
对所述栅极氧化层进行钝化，再基于后续工艺制备得到MOS电容器。
作为一种可实施方式，利用热氧化法在所述碳化硅外延表面形成第二栅氧化层的步骤具体包括：
利用热氧化法使得O2透过第一栅氧化层到达碳化硅外延与第一栅氧化层的界面处，从而氧化所述碳化硅外延表面的碳化硅生成二氧化硅，得到第二栅氧化层。
作为一种可实施方式，对所述栅极氧化层进行钝化的步骤具体包括：采用NO或者N2O退火对所述栅极氧化层进行钝化。
相应的，本发明还提供一种MOS电容器，所述MOS电容器是采用所述MOS电容器的制作方法形成的。
相应的，本发明还提供一种半导体器件，包括如所述碳化硅栅极氧化层的制作方法形成的栅极氧化层。
本发明的有益效果：本发明公开了一种碳化硅栅极氧化层的制备方法以及相应的器件，首先利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法透过第一栅氧化层在所述碳化硅外延表面形成第二栅氧化层，从而得到由第一栅氧化层和第二栅氧化层组成的栅极氧化层；其中，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6—1/5；使得在降低碳空位等缺陷的同时又可以有效防止漏电及保证较高的栅氧可靠性。
附图说明
图1为本发明碳化硅栅极氧化层的制备方法步骤示意图；
图2为本发明MOS电容器的制备方法步骤示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，本实施例提供一种技术方案：一种碳化硅栅极氧化层的制备方法，包括以下步骤：
步骤S100，提供碳化硅外延；
步骤S200，利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法透过第一栅氧化层在所述碳化硅外延表面形成第二栅氧化层，从而得到完整的栅极氧化层，其中，所述栅极氧化层包括位于所述碳化硅外延表面的第二栅氧化层和位于所述第二栅氧化层表面的第一栅氧化层，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6—1/5；
进一步地，在得到栅极氧化层之后还包括以下步骤：对所述栅极氧化层进行钝化。
所述碳化硅外延为半导体衬底表面形成的碳化硅外延层，所述半导体衬底为硅衬底、锗衬底、碳化硅衬底、玻璃衬底等。
其中本实施例选择使用低压化学气相沉积法，使得形成的第一栅氧化层的厚度更加均匀，不会因氧化层厚度不均导致器件性能急剧下降。
具体的，所述第一栅氧化层的厚度范围为10-15nm，所述栅极氧化层的厚度范围为55-70nm。
利用热氧化法在所述碳化硅外延表面形成第二栅氧化层的步骤具体包括：
利用热氧化法使得O2透过疏松的第一栅氧化层到达碳化硅外延与第一栅氧化层的界面处，从而氧化所述碳化硅外延表面的碳化硅生成二氧化硅，得到更加致密的第二栅氧化层。
在现有技术中，采用单一高温热氧化法或者低压化学气相沉积法制备栅极氧化层都存在着各自的缺点，而本实施例有效的联合了两种方法各自的优点。
首先，申请人通过实验发现，虽然化学气相沉积法生成的氧化层较高温热氧化法更加疏松造成漏电，但是其实，化学气相沉积法生成的疏松SiO2氧化层有利于氧分子或氧原子迁移到SiC与SiO2氧化层界面处，从而降低碳空位缺陷；而且，虽然热氧化法生成的SiO2氧化层可能会导致SiC与SiO2氧化层界面处和氧化层侧近界面处的氧原子浓度低，从而形成氧空位、碳空位、碳间隙原子及团簇等缺陷，但是热氧化法生成的SiO2氧化层足够致密，可以有效防止漏电及具有较高的栅氧可靠性。
因此，本实施例为了解决两种方式存在的问题，先在碳化硅外延表面用低压化学气相沉积法生长一层薄且疏松的SiO2氧化层即第一栅氧化层，这样生成的SiO2氧化层会比直接热氧化法生成的SiO2氧化层质地稀疏，有利于氧分子或氧原子迁移到碳化硅外延表面的SiC与SiO2氧化层界面处，从而降低碳空位缺陷，从而避免由于SiO2氧化层太过致密导致碳化硅外延表面的SiC不能完全被氧化，生成氧空位、碳空位、碳间隙原子及团簇等缺陷；
然后再采用热氧化法，O2将通过薄且疏松的SiO2氧化层即第一栅氧化层到达碳化硅外延表面的SiC与第一栅氧化层的界面处从而氧化SiC生成二氧化硅，得到致密性好的第二栅氧化层，从而使得最终形成的栅极氧化层更加致密一些，从而有效防止漏电及提高栅氧可靠性。
而换一种思路，当先使用热氧化法再使用低压化学气相沉积法时：先热氧化法生成的SiO2层将非常致密，导致氧空位、碳空位、碳间隙原子及团簇等缺陷产生，随后低压化学气相沉积法产生的SiO2将不能直接与热氧化法产生的SiO2层融合，有可能出现分层，不能起到两种方法互补的作用，因此不能采用这种方式。
基于同一发明构思，参见图2，本发明实施例还提供一种MOS电容器的制作方法，包括以下步骤：
步骤S100，提供碳化硅外延；
步骤S200，利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法透过第一栅氧化层在所述碳化硅外延表面形成第二栅氧化层，从而得到完整的栅极氧化层；其中，所述栅极氧化层包括位于所述碳化硅外延表面的第二栅氧化层和位于所述第二栅氧化层表面的第一栅氧化层，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6—1/5；
步骤S300，对所述栅极氧化层进行钝化，再基于后续工艺制备得到MOS电容器。
对所述栅极氧化层进行钝化的步骤具体包括：采用NO或者N2O 退火对所述栅极氧化层进行钝化。
利用热氧化法在所述碳化硅外延表面形成第二栅氧化层的步骤具体包括：
利用热氧化法使得O2透过第一栅氧化层到达碳化硅外延与第一栅氧化层的界面处，从而氧化所述碳化硅外延表面的碳化硅生成二氧化硅，得到第二栅氧化层。
进一步地，所述第一栅氧化层的厚度范围为10-15nm，所述栅极氧化层的厚度范围为55-70nm。
具体地，本实施例可以采用正硅酸乙酯低压化学气相沉积法在N型碳化硅外延表面生成10-15nm左右厚度的第一栅氧化层；利用高温热氧化法制备45-55nm厚度的第二栅氧化层；得到由第一栅氧化层和第二栅氧化层组成的栅极氧化层，通过NO或N2O退火钝化栅极氧化层，再基于后续工艺制作MOS电容；通过测试基于本方法得到的MOS电容器电子辐照前后的平带电压、界面态密度以及栅氧可靠性，并且与根据现有技术制备的MOS电容比较，可以得知本方法得到的MOS电容器同时保证了可靠性更好、致密性更好等的优点。
基于同一发明构思，本发明实施例还提供一种MOS电容器，所述MOS电容器是采用所述MOS电容器的制作方法形成的。
基于同一发明构思，本发明实施例还提供一种半导体器件，包括根据所述碳化硅栅极氧化层的制作方法形成的栅极氧化层。
其中，所述半导体器件包括MOS电容器、MOS晶体管等。
本发明有效联合了高温热氧化法与低压化学气相沉积法两种方法制备栅氧各自的优点，首先通过低压化学气相沉积法生成的疏松氧化层有利于氧分子或氧原子迁移到所述碳化硅外延表面的SiC与第一栅氧化层的SiO2界面处，从而降低碳空位等缺陷；再通过高温热氧化法生成的第二栅氧化层足够致密，可以有效防止漏电及较高的栅氧可靠性。
本发明虽然己以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种碳化硅栅极氧化层的制备方法，其特征在于，包括以下步骤：
提供碳化硅外延；
利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法使得O2透过第一栅氧化层到达碳化硅外延与第一栅氧化层的界面处，从而氧化所述碳化硅外延表面的碳化硅生成二氧化硅，得到第二栅氧化层，从而得到完整的栅极氧化层；其中，所述栅极氧化层包括位于所述碳化硅外延表面的第二栅氧化层和位于所述第二栅氧化层表面的第一栅氧化层，所述第一栅氧化层的厚度为所述栅极氧化层总厚度的1/6—1/5。
2.根据权利要求1所述的碳化硅栅极氧化层的制备方法，其特征在于，在得到栅极氧化层之后还包括以下步骤：对所述栅极氧化层进行钝化。
3.根据权利要求2所述的碳化硅栅极氧化层的制备方法，其特征在于，对所述栅极氧化层进行钝化的步骤具体包括：采用NO或者N2O退火对所述栅极氧化层进行钝化。
4.根据权利要求1所述的碳化硅栅极氧化层的制备方法，其特征在于，所述第一栅氧化层的厚度范围为10-15nm，所述栅极氧化层的厚度范围为55-70nm。
5.一种MOS电容器的制作方法，其特征在于，包括以下步骤：
提供碳化硅外延；
利用低压化学气相沉积法在所述碳化硅外延表面形成第一栅氧化层，再利用热氧化法使得O2透过第一栅氧化层到达碳化硅外延与第一栅氧化层的界面处，从而氧化所述碳化硅外延表面的碳化硅生成二氧化硅，得到第二栅氧化层，从而得到完整的栅极氧化层；其中，所述栅极氧化层包括位于所述碳化硅外延表面的第二栅氧化层和位于所述第二栅氧化层表面的第一栅氧化层，所述第一栅氧化层的厚度为所述栅极氧化层厚度的1/6—1/5；
对所述栅极氧化层进行钝化，再基于后续工艺制备得到MOS电容器。
6.根据权利要求5所述的MOS电容器的制备方法，其特征在于，对所述栅极氧化层进行钝化的步骤具体包括：采用NO或者N2O退火对所述栅极氧化层进行钝化。
7.一种MOS电容器，其特征在于，所述MOS电容器是采用如权利要求5-6中任意一项所述MOS电容器的制作方法形成的。
8.一种半导体器件，其特征在于，包括如权利要求1-4中任意一项所述碳化硅栅极氧化层的制作方法形成的栅极氧化层。
CN202211507022.8A 2022-11-29 2022-11-29 一种碳化硅栅极氧化层的制备方法以及相应的器件 Active CN115588612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211507022.8A CN115588612B (zh) 2022-11-29 2022-11-29 一种碳化硅栅极氧化层的制备方法以及相应的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211507022.8A CN115588612B (zh) 2022-11-29 2022-11-29 一种碳化硅栅极氧化层的制备方法以及相应的器件

Publications (2)

Publication Number Publication Date
CN115588612A CN115588612A (zh) 2023-01-10
CN115588612B true CN115588612B (zh) 2023-04-14

Family

ID=84782974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211507022.8A Active CN115588612B (zh) 2022-11-29 2022-11-29 一种碳化硅栅极氧化层的制备方法以及相应的器件

Country Status (1)

Country Link
CN (1) CN115588612B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725330A (zh) * 2019-03-21 2020-09-29 中国科学院微电子研究所 一种碳化硅mos电容栅氧化层的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
JP5728153B2 (ja) * 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
CN102810465B (zh) * 2011-06-02 2015-09-30 中国科学院微电子研究所 一种在SiC材料上生长SiO2钝化层的方法
JP2013207190A (ja) * 2012-03-29 2013-10-07 Panasonic Corp 半導体装置および半導体素子の制御方法
CN111048413A (zh) * 2019-12-09 2020-04-21 中国电子科技集团公司第五十五研究所 一种碳化硅材料上栅极氧化层的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725330A (zh) * 2019-03-21 2020-09-29 中国科学院微电子研究所 一种碳化硅mos电容栅氧化层的制备方法

Also Published As

Publication number Publication date
CN115588612A (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
JPS61134055A (ja) 半導体装置の製造方法
JP4434080B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
CN115588612B (zh) 一种碳化硅栅极氧化层的制备方法以及相应的器件
JPH0787187B2 (ja) ＧａＡｓ化合物半導体基板の製造方法
JPS60138974A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
CN115863162A (zh) 钝化碳化硅栅极氧化层的方法以及相应的制备方法、器件
JPH03132078A (ja) 半導体装置及びその製造方法
CN111916347B (zh) 一种用于soi片的磷扩散掺杂方法
CN112117326B (zh) Mos器件的制备方法及mos器件
JPS60198735A (ja) 半導体装置の製造方法
JPH04326576A (ja) 半導体装置の製造方法
JPS6292329A (ja) 絶縁膜形成方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2003158092A (ja) 半導体装置の製造方法
JPH06196704A (ja) 薄膜半導体装置
JPS60176241A (ja) 半導体基板の製造方法
KR100398621B1 (ko) 반도체소자의 게이트산화막 제조방법
JPH07335661A (ja) シリコンウェハの製造方法およびそれを用いた半導体集積回路装置
CN117542727A (zh) 一种碳化硅栅极氧化层的制备方法及半导体结构
JPS59127841A (ja) 半導体装置の製造方法
CN110556415A (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
JPS58186940A (ja) 半導体装置の製造方法
JPS61123133A (ja) 半導体装置と電極形成方法
JPH01200651A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant