JPH07335661A - シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 - Google Patents
シリコンウェハの製造方法およびそれを用いた半導体集積回路装置Info
- Publication number
- JPH07335661A JPH07335661A JP12230494A JP12230494A JPH07335661A JP H07335661 A JPH07335661 A JP H07335661A JP 12230494 A JP12230494 A JP 12230494A JP 12230494 A JP12230494 A JP 12230494A JP H07335661 A JPH07335661 A JP H07335661A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- silicon
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 シリコンウェハに対し、減圧、低温、水素雰
囲気の条件下で熱処理を実施することでスリップライン
の発生を防止し、かつウェハ表面近傍の酸素の外方拡散
と微小欠陥の低減が実現できるシリコンウェハの製造技
術を提供する。 【構成】 シリコン基板１の表面に、ゲート酸化膜、ポ
リシリコン・ゲート層が積層され、さらにシリコン酸化
膜を介して、アルミニウム層によるゲート、ソース、ド
レインの各電極が形成される半導体集積回路装置であっ
て、このシリコン基板１の表面にゲート酸化膜を形成す
る場合の前処理において、水素雰囲気による熱処理の条
件を、１１００℃以下の低温、７００Ｔｏｒｒ以下の減
圧状態とすることにより、Ｂの酸素原子を含んだシリコ
ン結晶格子から酸素を外方拡散させ、またＣの微小欠陥
または欠陥核の存在するシリコン結晶格子における水素
還元作用により、Ａの完全性の高いシリコン結晶格子に
変えることができる。
囲気の条件下で熱処理を実施することでスリップライン
の発生を防止し、かつウェハ表面近傍の酸素の外方拡散
と微小欠陥の低減が実現できるシリコンウェハの製造技
術を提供する。 【構成】 シリコン基板１の表面に、ゲート酸化膜、ポ
リシリコン・ゲート層が積層され、さらにシリコン酸化
膜を介して、アルミニウム層によるゲート、ソース、ド
レインの各電極が形成される半導体集積回路装置であっ
て、このシリコン基板１の表面にゲート酸化膜を形成す
る場合の前処理において、水素雰囲気による熱処理の条
件を、１１００℃以下の低温、７００Ｔｏｒｒ以下の減
圧状態とすることにより、Ｂの酸素原子を含んだシリコ
ン結晶格子から酸素を外方拡散させ、またＣの微小欠陥
または欠陥核の存在するシリコン結晶格子における水素
還元作用により、Ａの完全性の高いシリコン結晶格子に
変えることができる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンウェハの製造
技術に関し、特に各種雰囲気・圧力での熱処理が可能な
シリコンウェハの熱処理およびエピタキシャル成長装置
による半導体用シリコンウェハの製造において、スリッ
プラインの発生を防止し、かつウェハ表面近傍の酸素の
外方拡散と微小欠陥の低減が実現可能なシリコンウェハ
の製造方法およびそれを用いた半導体集積回路装置に適
用して有効な技術に関する。
技術に関し、特に各種雰囲気・圧力での熱処理が可能な
シリコンウェハの熱処理およびエピタキシャル成長装置
による半導体用シリコンウェハの製造において、スリッ
プラインの発生を防止し、かつウェハ表面近傍の酸素の
外方拡散と微小欠陥の低減が実現可能なシリコンウェハ
の製造方法およびそれを用いた半導体集積回路装置に適
用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、高温、水素雰囲気（１２００
℃、１ｈ）の条件下で熱処理を施したシリコンウェハ
は、表面近傍において酸素が外方拡散により低濃度分布
となり、また結晶微小欠陥が低密度になる。さらに、こ
のウェハは、ＭＯＳ−ＬＳＩにおける酸化膜の耐圧を著
しく向上することが知られている（１９９３年春季第４
０回応用物理学講演予稿集、ＮＯ．３０ａ−ＺＳ−１〜
−４）。
℃、１ｈ）の条件下で熱処理を施したシリコンウェハ
は、表面近傍において酸素が外方拡散により低濃度分布
となり、また結晶微小欠陥が低密度になる。さらに、こ
のウェハは、ＭＯＳ−ＬＳＩにおける酸化膜の耐圧を著
しく向上することが知られている（１９９３年春季第４
０回応用物理学講演予稿集、ＮＯ．３０ａ−ＺＳ−１〜
−４）。
【０００３】
【発明が解決しようとする課題】ところが、前記のよう
な技術においては、熱処理が高温なため、シリコンウェ
ハの大口径化に伴い、熱処理時に結晶欠陥の一種である
スリップラインを発生させる可能性が大きく、このスリ
ップラインの発生を防ぐためには、できる限り低温での
熱処理をシリコンウェハに対して実施しなければならな
い。
な技術においては、熱処理が高温なため、シリコンウェ
ハの大口径化に伴い、熱処理時に結晶欠陥の一種である
スリップラインを発生させる可能性が大きく、このスリ
ップラインの発生を防ぐためには、できる限り低温での
熱処理をシリコンウェハに対して実施しなければならな
い。
【０００４】すなわち、現在のところ、酸化膜耐圧向上
に寄与していると考えられている酸素の外方拡散および
微小欠陥密度の低減を、耐圧向上効果が顕著化するまで
十分に行うための前処理が、前記の高温、水素雰囲気
（１２００℃、１ｈ）の条件下での熱処理であり、この
シリコンウェハに対する熱処理において、さらにスリッ
プラインの発生を防止するために低温化が望まれてい
る。
に寄与していると考えられている酸素の外方拡散および
微小欠陥密度の低減を、耐圧向上効果が顕著化するまで
十分に行うための前処理が、前記の高温、水素雰囲気
（１２００℃、１ｈ）の条件下での熱処理であり、この
シリコンウェハに対する熱処理において、さらにスリッ
プラインの発生を防止するために低温化が望まれてい
る。
【０００５】そこで、本発明の目的は、シリコンウェハ
に対して、従来に比べて減圧、低温、水素雰囲気の条件
下で熱処理を実施することでスリップラインの発生を防
止し、かつウェハ表面近傍の酸素の外方拡散と微小欠陥
の低減を実現することができるシリコンウェハの製造方
法およびそれを用いた半導体集積回路装置を提供するこ
とにある。
に対して、従来に比べて減圧、低温、水素雰囲気の条件
下で熱処理を実施することでスリップラインの発生を防
止し、かつウェハ表面近傍の酸素の外方拡散と微小欠陥
の低減を実現することができるシリコンウェハの製造方
法およびそれを用いた半導体集積回路装置を提供するこ
とにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００８】すなわち、本発明のシリコンウェハの製造
方法は、シリコンウェハに対して熱処理を施す場合に、
この熱処理の条件を、７００Ｔｏｒｒ以下の減圧、１１
００℃以下の低温、かつ水素雰囲気の条件下とするもの
である。
方法は、シリコンウェハに対して熱処理を施す場合に、
この熱処理の条件を、７００Ｔｏｒｒ以下の減圧、１１
００℃以下の低温、かつ水素雰囲気の条件下とするもの
である。
【０００９】この場合に、前記シリコンウェハに対する
熱処理として、表面酸化プロセスの前処理において、た
とえばＭＯＳデバイスのゲート酸化膜形成プロセスの前
処理で行ったり、または完成されたミラーウェハに対す
る水素アニールとして行うようにしたものである。
熱処理として、表面酸化プロセスの前処理において、た
とえばＭＯＳデバイスのゲート酸化膜形成プロセスの前
処理で行ったり、または完成されたミラーウェハに対す
る水素アニールとして行うようにしたものである。
【００１０】また、本発明の半導体集積回路装置は、前
記シリコンウェハの製造方法を用い、シリコンウェハ
に、所定の半導体集積回路の回路素子、たとえばＭＯＳ
デバイスの回路素子を形成するものである。
記シリコンウェハの製造方法を用い、シリコンウェハ
に、所定の半導体集積回路の回路素子、たとえばＭＯＳ
デバイスの回路素子を形成するものである。
【００１１】
【作用】前記したシリコンウェハの製造方法およびそれ
を用いた半導体集積回路装置によれば、シリコンウェハ
に対して、減圧、低温、水素雰囲気の条件下で熱処理が
行われることにより、シリコンウェハの表面近傍におけ
る酸素の外方拡散を促進して、表面近傍の酸素を低濃度
分布とすることができる。
を用いた半導体集積回路装置によれば、シリコンウェハ
に対して、減圧、低温、水素雰囲気の条件下で熱処理が
行われることにより、シリコンウェハの表面近傍におけ
る酸素の外方拡散を促進して、表面近傍の酸素を低濃度
分布とすることができる。
【００１２】さらに、シリコンウェハの表面近傍におい
て、水素還元作用により結晶の微小欠陥および欠陥核の
低減を促進して、表面近傍の結晶欠陥を低密度にするこ
とができる。これにより、シリコンウェハの製造におい
て、欠陥のない完全性の高い結晶構造とすることができ
る。
て、水素還元作用により結晶の微小欠陥および欠陥核の
低減を促進して、表面近傍の結晶欠陥を低密度にするこ
とができる。これにより、シリコンウェハの製造におい
て、欠陥のない完全性の高い結晶構造とすることができ
る。
【００１３】また、このシリコンウェハに対する熱処理
の低温化により、スリップラインの発生を防止すること
ができる。これにより、シリコンウェハの製造、さらに
所定の半導体集積回路の回路素子を形成する半導体集積
回路装置の製造において、シリコンウェハの大口径化に
対応でき、熱処理工程の作業時間を低減することができ
る。
の低温化により、スリップラインの発生を防止すること
ができる。これにより、シリコンウェハの製造、さらに
所定の半導体集積回路の回路素子を形成する半導体集積
回路装置の製造において、シリコンウェハの大口径化に
対応でき、熱処理工程の作業時間を低減することができ
る。
【００１４】特に、このシリコンウェハにＭＯＳデバイ
スの回路素子を形成し、ゲート酸化膜形成プロセスの前
処理として前記条件による熱処理を行う場合には、ゲー
ト酸化膜の耐圧を向上させ、これによって良品チップ取
得率（歩留）の向上、さらには完成デバイスチップの信
頼性の向上を図ることができる。
スの回路素子を形成し、ゲート酸化膜形成プロセスの前
処理として前記条件による熱処理を行う場合には、ゲー
ト酸化膜の耐圧を向上させ、これによって良品チップ取
得率（歩留）の向上、さらには完成デバイスチップの信
頼性の向上を図ることができる。
【００１５】また、完成されたミラーウェハに対して、
前記条件による水素アニールを行う場合には、ウェハの
構造や物性を安定化させて、信頼性の向上が可能なミラ
ーウェハおよびデバイスチップを得ることができる。
前記条件による水素アニールを行う場合には、ウェハの
構造や物性を安定化させて、信頼性の向上が可能なミラ
ーウェハおよびデバイスチップを得ることができる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１７】図１は本発明の一実施例である半導体集積
回路装置の要部を示す断面図、図２は本実施例におい
て、シリコンウェハに対して熱処理を施した場合の結晶
格子を示す説明図である。
回路装置の要部を示す断面図、図２は本実施例におい
て、シリコンウェハに対して熱処理を施した場合の結晶
格子を示す説明図である。
【００１８】まず、図１により本実施例の半導体集積回
路装置の要部構成を説明する。
路装置の要部構成を説明する。
【００１９】本実施例の半導体集積回路装置は、たとえ
ばＰチャネル・シリコン・ゲートＭＯＳの半導体集積回
路装置とされ、Ｐ型のシリコン基板（シリコンウェハ）
１にＮ型の拡散層２が形成され、このシリコン基板１の
表面に、ゲート酸化膜３、ポリシリコン・ゲート層４が
積層され、さらにシリコン酸化膜５を介して、アルミニ
ウム層６によるゲート電極７、ソース電極８、ドレイン
電極９の各電極が形成されている。
ばＰチャネル・シリコン・ゲートＭＯＳの半導体集積回
路装置とされ、Ｐ型のシリコン基板（シリコンウェハ）
１にＮ型の拡散層２が形成され、このシリコン基板１の
表面に、ゲート酸化膜３、ポリシリコン・ゲート層４が
積層され、さらにシリコン酸化膜５を介して、アルミニ
ウム層６によるゲート電極７、ソース電極８、ドレイン
電極９の各電極が形成されている。
【００２０】この半導体集積回路装置は、ゲート電極材
料に伝導性のポリシリコン・ゲート層４を使用し、この
ポリシリコン・ゲート層４を使った配線は表面に、シリ
コン酸化膜５による酸化物の膜を付けることによって絶
縁層ができるため、その上にアルミニウム層６で配線す
ることができ、多層配線を可能にするデバイス構造とな
っている。
料に伝導性のポリシリコン・ゲート層４を使用し、この
ポリシリコン・ゲート層４を使った配線は表面に、シリ
コン酸化膜５による酸化物の膜を付けることによって絶
縁層ができるため、その上にアルミニウム層６で配線す
ることができ、多層配線を可能にするデバイス構造とな
っている。
【００２１】次に、本実施例の作用について、酸素の外
方拡散および微小欠陥（欠陥核も含む）の水素還元作用
を図２により説明する。
方拡散および微小欠陥（欠陥核も含む）の水素還元作用
を図２により説明する。
【００２２】たとえば、この半導体集積回路装置の製造
プロセスにおいて、シリコン基板１の表面にゲート酸化
膜３を形成する場合に、このシリコン基板１の表面近傍
は図２に示すような結晶格子構造となっている。
プロセスにおいて、シリコン基板１の表面にゲート酸化
膜３を形成する場合に、このシリコン基板１の表面近傍
は図２に示すような結晶格子構造となっている。
【００２３】すなわち、シリコン基板１の表面近傍は、
図２に示すＡの完全性の高いシリコン結晶格子、Ｂの酸
素原子を含んだシリコン結晶格子、Ｃの微小欠陥または
欠陥核の存在するシリコン結晶格子が混在して配列され
ている。
図２に示すＡの完全性の高いシリコン結晶格子、Ｂの酸
素原子を含んだシリコン結晶格子、Ｃの微小欠陥または
欠陥核の存在するシリコン結晶格子が混在して配列され
ている。
【００２４】この結晶状態において、ゲート酸化膜３を
形成する場合には、耐圧向上効果が顕著化するまで行う
熱処理時（従来の高温（１２００℃）、水素雰囲気の条
件）に、結晶欠陥の一種であるスリップラインを発生さ
せる可能性が大きい。
形成する場合には、耐圧向上効果が顕著化するまで行う
熱処理時（従来の高温（１２００℃）、水素雰囲気の条
件）に、結晶欠陥の一種であるスリップラインを発生さ
せる可能性が大きい。
【００２５】ところが、本実施例においては、従来の１
２００℃による高温に比べて、水素雰囲気による熱処理
の条件を、１１００℃以下の低温、７００Ｔｏｒｒ以下
の減圧状態とすることにより、このスリップラインの発
生を防ぐことができる。
２００℃による高温に比べて、水素雰囲気による熱処理
の条件を、１１００℃以下の低温、７００Ｔｏｒｒ以下
の減圧状態とすることにより、このスリップラインの発
生を防ぐことができる。
【００２６】すなわち、温度を低温化することによっ
て、図２のように、酸素（Ｏ）の外方拡散による熱拡散
現象によって、Ｂの酸素原子を含んだシリコン結晶格子
から酸素を拡散させて、Ａの完全性の高いシリコン結晶
格子に変えることができる。
て、図２のように、酸素（Ｏ）の外方拡散による熱拡散
現象によって、Ｂの酸素原子を含んだシリコン結晶格子
から酸素を拡散させて、Ａの完全性の高いシリコン結晶
格子に変えることができる。
【００２７】さらに、Ｃの微小欠陥または欠陥核の存在
するシリコン結晶格子についても、ＳｉＯｘ＋ＸＨ2 →
Ｓｉ＋ＸＨ2 Ｏの水素（Ｈ2 ）還元作用により、微小欠
陥（ＳｉＯｘ）をシリコン（Ｓｉ）と水（Ｈ2 Ｏ）に変
換して、Ａの完全性の高いシリコン結晶格子に変えるこ
とができる。
するシリコン結晶格子についても、ＳｉＯｘ＋ＸＨ2 →
Ｓｉ＋ＸＨ2 Ｏの水素（Ｈ2 ）還元作用により、微小欠
陥（ＳｉＯｘ）をシリコン（Ｓｉ）と水（Ｈ2 Ｏ）に変
換して、Ａの完全性の高いシリコン結晶格子に変えるこ
とができる。
【００２８】このようなＢまたはＣのシリコン結晶格子
をＡの完全性の高いシリコン結晶格子に変える製造技術
は、酸素の熱拡散現象、水素還元作用により実現するこ
とができ、この現象・作用は減圧、低温化において促進
させることができる。
をＡの完全性の高いシリコン結晶格子に変える製造技術
は、酸素の熱拡散現象、水素還元作用により実現するこ
とができ、この現象・作用は減圧、低温化において促進
させることができる。
【００２９】以上のような効果は、以下のような解析に
より確認することができた。
より確認することができた。
【００３０】まず、減圧（0.１〜１００Ｔｏｒｒ）、低
温（１０００〜１１００℃）、水素雰囲気の条件下での
熱処理を通常のシリコンウェハに施し、このシリコンウ
ェハについて、(1).ＳＩＭＳ（Secondary Ion Mass Spe
ctroscopy ）によるウェハ中酸素濃度デプスプロファイ
ル分析、(2).レーザ散乱法による微小欠陥解析を行っ
た。
温（１０００〜１１００℃）、水素雰囲気の条件下での
熱処理を通常のシリコンウェハに施し、このシリコンウ
ェハについて、(1).ＳＩＭＳ（Secondary Ion Mass Spe
ctroscopy ）によるウェハ中酸素濃度デプスプロファイ
ル分析、(2).レーザ散乱法による微小欠陥解析を行っ
た。
【００３１】この結果、(1).ＳＩＭＳによる分析では、
従来の技術によるデプスプロファイルと同等のレベル以
上の外方拡散が確認できた。また、(2).レーザ散乱法に
よる分析では、従来の技術による微小欠陥低減効果と同
等のレベルを確認できた。
従来の技術によるデプスプロファイルと同等のレベル以
上の外方拡散が確認できた。また、(2).レーザ散乱法に
よる分析では、従来の技術による微小欠陥低減効果と同
等のレベルを確認できた。
【００３２】続いて、前記のシリコンウェハについて、
酸化膜耐圧評価を行った。このゲート酸化は、ウェット
酸化（Ｈ2 ／Ｏ2 混合雰囲気）、８５０℃で膜厚を２０
ｎｍ以下、ポリシリコン電極として電極面積は５ｍｍ2
以下とし、また耐圧測定は電圧ランプ法で行った。
酸化膜耐圧評価を行った。このゲート酸化は、ウェット
酸化（Ｈ2 ／Ｏ2 混合雰囲気）、８５０℃で膜厚を２０
ｎｍ以下、ポリシリコン電極として電極面積は５ｍｍ2
以下とし、また耐圧測定は電圧ランプ法で行った。
【００３３】この結果、耐圧良品チップの取得率が、通
常のシリコンウェハに比較して著しく向上し、従来の技
術によるシリコンウェハと同等のレベルであることが確
認できた。
常のシリコンウェハに比較して著しく向上し、従来の技
術によるシリコンウェハと同等のレベルであることが確
認できた。
【００３４】以上のように、従来の技術と比較して、従
来のレベル以上の外方拡散が確認でき、従来と同等レベ
ルの微小欠陥低減効果、さらに従来と同等レベルの酸化
膜耐圧良品チップの取得率を得ることができた。
来のレベル以上の外方拡散が確認でき、従来と同等レベ
ルの微小欠陥低減効果、さらに従来と同等レベルの酸化
膜耐圧良品チップの取得率を得ることができた。
【００３５】従って、本実施例の半導体集積回路装置に
よれば、水素雰囲気による熱処理の条件を、１１００℃
以下の低温、７００Ｔｏｒｒ以下の減圧状態とすること
により、シリコン基板１の表面近傍における酸素の外方
拡散、水素還元作用による微小欠陥または欠陥核の低減
を促進して、完全性の高い結晶構造に変えることができ
るので、熱処理によるシリコン基板１の結晶の完全性を
図ることができる。
よれば、水素雰囲気による熱処理の条件を、１１００℃
以下の低温、７００Ｔｏｒｒ以下の減圧状態とすること
により、シリコン基板１の表面近傍における酸素の外方
拡散、水素還元作用による微小欠陥または欠陥核の低減
を促進して、完全性の高い結晶構造に変えることができ
るので、熱処理によるシリコン基板１の結晶の完全性を
図ることができる。
【００３６】また、熱処理の低温化によってスリップラ
インの発生を防止することができ、シリコン基板１を作
製するシリコンウェハの大口径化に対応でき、熱処理工
程の作業時間を低減することができる。
インの発生を防止することができ、シリコン基板１を作
製するシリコンウェハの大口径化に対応でき、熱処理工
程の作業時間を低減することができる。
【００３７】特に、本実施例のように、ゲート酸化膜３
の形成プロセスの前処理として前記条件による熱処理を
行うことにより、ゲート酸化膜３の耐圧を向上させ、良
品チップ取得率の向上、さらに完成されたデバイスチッ
プの信頼性を向上させることができる。
の形成プロセスの前処理として前記条件による熱処理を
行うことにより、ゲート酸化膜３の耐圧を向上させ、良
品チップ取得率の向上、さらに完成されたデバイスチッ
プの信頼性を向上させることができる。
【００３８】さらに、このシリコン基板１のシリコンウ
ェハとして、低速引き上げ結晶を用いることで、より一
層酸化膜耐圧を向上させることができる。
ェハとして、低速引き上げ結晶を用いることで、より一
層酸化膜耐圧を向上させることができる。
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４０】たとえば、本実施例の半導体集積回路装置
については、１１００℃以下の低温、７００Ｔｏｒｒ以
下の減圧状態で、水素雰囲気による熱処理をゲート酸化
膜を形成する場合の前処理として行う場合について説明
したが、本発明は前記実施例に限定されるものではな
く、完成されたミラーウェハに対する水素アニールとし
て行う場合についても適用可能であり、この場合にはイ
オン注入後のアニールと同様に構造や物性の安定化を図
ることができる。
については、１１００℃以下の低温、７００Ｔｏｒｒ以
下の減圧状態で、水素雰囲気による熱処理をゲート酸化
膜を形成する場合の前処理として行う場合について説明
したが、本発明は前記実施例に限定されるものではな
く、完成されたミラーウェハに対する水素アニールとし
て行う場合についても適用可能であり、この場合にはイ
オン注入後のアニールと同様に構造や物性の安定化を図
ることができる。
【００４１】また、製造プロセスとしては、ゲート酸化
膜の形成プロセスに限られるものではなく、酸化膜を形
成する他の表面酸化プロセスの熱処理、さらに他の熱処
理技術としても同様にして適用することができる。
膜の形成プロセスに限られるものではなく、酸化膜を形
成する他の表面酸化プロセスの熱処理、さらに他の熱処
理技術としても同様にして適用することができる。
【００４２】さらに、このシリコン基板は、Ｐチャネル
・シリコン・ゲートＭＯＳの半導体集積回路装置の他
に、Ｎチャネル・ＭＯＳ、ＣＭＯＳなどの他の半導体集
積回路装置にも用いられ、同様の効果が得られることは
いうまでもない。
・シリコン・ゲートＭＯＳの半導体集積回路装置の他
に、Ｎチャネル・ＭＯＳ、ＣＭＯＳなどの他の半導体集
積回路装置にも用いられ、同様の効果が得られることは
いうまでもない。
【００４３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４４】(1).熱処理の条件として、７００Ｔｏｒｒ
以下の減圧、１１００℃以下の低温、かつ水素雰囲気の
条件下でシリコンウェハに対して熱処理を行うことによ
り、シリコンウェハの表面近傍における酸素の外方拡散
を促進して、表面近傍の酸素を低濃度分布とすることが
できるので、完全性の高い結晶構造を得ることが可能と
なる。
以下の減圧、１１００℃以下の低温、かつ水素雰囲気の
条件下でシリコンウェハに対して熱処理を行うことによ
り、シリコンウェハの表面近傍における酸素の外方拡散
を促進して、表面近傍の酸素を低濃度分布とすることが
できるので、完全性の高い結晶構造を得ることが可能と
なる。
【００４５】(2).前記(1) により、熱処理における水素
還元作用によって、シリコンウェハの表面近傍の結晶欠
陥の低減を促進することができるので、シリコンウェハ
の表面近傍の結晶欠陥を低密度にして、欠陥のない完全
性の高い結晶構造とすることが可能となる。
還元作用によって、シリコンウェハの表面近傍の結晶欠
陥の低減を促進することができるので、シリコンウェハ
の表面近傍の結晶欠陥を低密度にして、欠陥のない完全
性の高い結晶構造とすることが可能となる。
【００４６】(3).前記(1) により、シリコンウェハに対
する熱処理の低温化によって、スリップラインの発生を
防止することができるので、シリコンウェハの大口径化
に対応することができ、かつ熱処理工程の作業時間の低
減が可能となる。
する熱処理の低温化によって、スリップラインの発生を
防止することができるので、シリコンウェハの大口径化
に対応することができ、かつ熱処理工程の作業時間の低
減が可能となる。
【００４７】(4).前記(1) において、シリコンウェハに
対する熱処理として、表面酸化プロセスにおいて、ＭＯ
Ｓデバイスのゲート酸化膜形成プロセスの前処理で熱処
理を行う場合には、ゲート酸化膜の耐圧を向上させるこ
とができるので、耐圧劣化に伴う不良チップを低減し、
耐圧良品チップの取得率の向上が可能となる。
対する熱処理として、表面酸化プロセスにおいて、ＭＯ
Ｓデバイスのゲート酸化膜形成プロセスの前処理で熱処
理を行う場合には、ゲート酸化膜の耐圧を向上させるこ
とができるので、耐圧劣化に伴う不良チップを低減し、
耐圧良品チップの取得率の向上が可能となる。
【００４８】(5).前記(1) において、シリコンウェハに
対する熱処理を、完成されたミラーウェハに対する水素
アニールとして行う場合には、ミラーウェハの構造や物
性を安定化させることができるので、信頼性の向上が可
能なミラーウェハおよびデバイスチップを得ることが可
能となる。
対する熱処理を、完成されたミラーウェハに対する水素
アニールとして行う場合には、ミラーウェハの構造や物
性を安定化させることができるので、信頼性の向上が可
能なミラーウェハおよびデバイスチップを得ることが可
能となる。
【００４９】(6).前記(1) 〜(5) により、シリコンウェ
ハの製造、さらに所定の半導体集積回路の回路素子を形
成する半導体集積回路装置の製造において、良品チップ
歩留を向上させ、さらに完成されたデバイスチップの信
頼性を向上させることができ、特にＭＯＳデバイスに適
用した場合のゲート酸化膜の信頼性の向上が可能な半導
体集積回路装置を得ることが可能となる。
ハの製造、さらに所定の半導体集積回路の回路素子を形
成する半導体集積回路装置の製造において、良品チップ
歩留を向上させ、さらに完成されたデバイスチップの信
頼性を向上させることができ、特にＭＯＳデバイスに適
用した場合のゲート酸化膜の信頼性の向上が可能な半導
体集積回路装置を得ることが可能となる。
【図１】本発明の一実施例である半導体集積回路装置の
要部を示す断面図である。
要部を示す断面図である。
【図２】本実施例において、シリコンウェハに対して熱
処理を施した場合の結晶格子を示す説明図である。
処理を施した場合の結晶格子を示す説明図である。
１ シリコン基板（シリコンウェハ） ２ 拡散層 ３ ゲート酸化膜 ４ ポリシリコン・ゲート層 ５ シリコン酸化膜 ６ アルミニウム層 ７ ゲート電極 ８ ソース電極 ９ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 久 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内
Claims (6)
- 【請求項１】 シリコンウェハに対して所定の条件下で
熱処理を施す場合の製造方法であって、前記熱処理の条
件として、７００Ｔｏｒｒ以下の減圧、１１００℃以下
の低温、かつ水素雰囲気の条件下でシリコンウェハへの
熱処理を行うことを特徴とするシリコンウェハの製造方
法。 - 【請求項２】 前記シリコンウェハに対する熱処理とし
て、表面酸化プロセスの前処理において水素アニールを
行うことを特徴とする請求項１記載のシリコンウェハの
製造方法。 - 【請求項３】 前記シリコンウェハに対する熱処理を、
ＭＯＳデバイスのゲート酸化膜形成プロセスの前処理で
行うことを特徴とする請求項２記載のシリコンウェハの
製造方法。 - 【請求項４】 前記シリコンウェハに対する熱処理を、
完成されたミラーウェハに対する水素アニールとして行
うことを特徴とする請求項２記載のシリコンウェハの製
造方法。 - 【請求項５】 請求項１、２、３または４記載のシリコ
ンウェハの製造方法を用いた半導体集積回路装置であっ
て、前記シリコンウェハに、所定の半導体集積回路の回
路素子を形成することを特徴とする半導体集積回路装
置。 - 【請求項６】 前記シリコンウェハに、ＭＯＳデバイス
の回路素子を形成することを特徴とする請求項５記載の
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12230494A JPH07335661A (ja) | 1994-06-03 | 1994-06-03 | シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12230494A JPH07335661A (ja) | 1994-06-03 | 1994-06-03 | シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335661A true JPH07335661A (ja) | 1995-12-22 |
Family
ID=14832647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12230494A Pending JPH07335661A (ja) | 1994-06-03 | 1994-06-03 | シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0967646A1 (en) * | 1998-06-26 | 1999-12-29 | Siemens Aktiengesellschaft | Low leakage, low capacitance isolation material |
| US6953727B2 (en) | 2002-08-28 | 2005-10-11 | Fujitsu Limited | Manufacture method of semiconductor device with gate insulating films of different thickness |
-
1994
- 1994-06-03 JP JP12230494A patent/JPH07335661A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0967646A1 (en) * | 1998-06-26 | 1999-12-29 | Siemens Aktiengesellschaft | Low leakage, low capacitance isolation material |
| US6953727B2 (en) | 2002-08-28 | 2005-10-11 | Fujitsu Limited | Manufacture method of semiconductor device with gate insulating films of different thickness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000310B1 (ko) | 반도체장치의 제조방법 | |
| US4970568A (en) | Semiconductor device and a process for producing a semiconductor device | |
| US4814292A (en) | Process of fabricating a semiconductor device involving densification and recrystallization of amorphous silicon | |
| KR0139730B1 (ko) | 반도체 기판 및 그 제조방법 | |
| US20090102024A1 (en) | Semiconductor device and method for fabricating same | |
| US5534446A (en) | Process for producing buried insulator layer in semiconductor substrate | |
| WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| JPH04355959A (ja) | 半導体装置およびその製造方法 | |
| JPH0837286A (ja) | 半導体基板および半導体基板の製造方法 | |
| US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
| JPH07335661A (ja) | シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH08321443A (ja) | 半導体装置の製造方法 | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| KR100294644B1 (ko) | 반도체 소자의 삼중웰 형성방법_ | |
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| US20040166684A1 (en) | Silicon wafer and method for manufacturing the same | |
| JPS60198735A (ja) | 半導体装置の製造方法 | |
| JP3533238B2 (ja) | 半導体基板 | |
| Tsuya | Oxygen effect on electronic device performance | |
| JPS60176241A (ja) | 半導体基板の製造方法 |