JPS61123133A - 半導体装置と電極形成方法 - Google Patents
半導体装置と電極形成方法Info
- Publication number
- JPS61123133A JPS61123133A JP18438285A JP18438285A JPS61123133A JP S61123133 A JPS61123133 A JP S61123133A JP 18438285 A JP18438285 A JP 18438285A JP 18438285 A JP18438285 A JP 18438285A JP S61123133 A JPS61123133 A JP S61123133A
- Authority
- JP
- Japan
- Prior art keywords
- zinc
- type region
- gold
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野1
本発明は■−v族半導体物質の表面領域に非常に高濃度
のP型ドーピングを得る技術に関するものであり、また
上記領域にすぐれたオーミック電極を形成する技術に関
するものである。
のP型ドーピングを得る技術に関するものであり、また
上記領域にすぐれたオーミック電極を形成する技術に関
するものである。
[従来の技術とそのa照点1
■=v族物質物質イポーラトランジスタを作製する場合
、特にガリウム砒素バイポーラトランジスタの場合には
、N型とP型の物質領域の両方へ電極をとりつけること
が必要である。標準的な電極材料では■−v族領域へす
ぐれたオーミック電極を作製することが困難であるとい
う問題がある。
、特にガリウム砒素バイポーラトランジスタの場合には
、N型とP型の物質領域の両方へ電極をとりつけること
が必要である。標準的な電極材料では■−v族領域へす
ぐれたオーミック電極を作製することが困難であるとい
う問題がある。
このことは最もすぐれたP型置極材料であるALJ−2
n合金についても言える。P型領域の表面付近のドーピ
ングレベルが立方1当り約1019の程度より高くない
場合には、電極は不良となる、すなわち高い抵抗を有す
ることになることを本発明者は見い出した。しかし、P
型領域におけるドーピングレベルが立方国あたり約10
20かそれ以上になると、その半導体領域への電極の特
性は大幅に改善される。従って問題は、P型領域の表面
近傍にいかにして高濃度のドーピング層を得るかという
ことになる。
n合金についても言える。P型領域の表面付近のドーピ
ングレベルが立方1当り約1019の程度より高くない
場合には、電極は不良となる、すなわち高い抵抗を有す
ることになることを本発明者は見い出した。しかし、P
型領域におけるドーピングレベルが立方国あたり約10
20かそれ以上になると、その半導体領域への電極の特
性は大幅に改善される。従って問題は、P型領域の表面
近傍にいかにして高濃度のドーピング層を得るかという
ことになる。
亜鉛は■−v族半導体において重要なアクセプタ型のド
ーパントであって、半導体のP型領域の表面にアクセプ
タ不I@物の高111にドーピングを与えることができ
、非常に大きい拡散係数を有している。ガリウム砒素中
の亜鉛の拡散は格子間位置−置換位!!(インタステイ
シVルーサブステイテユーショナル)モデルに従うもの
であり、すなわち亜鉛は置換位置よりも格子間位置をよ
りa速に移動する。ガリウム砒素(及びインジウムリン
)中の拡散係数は濃度に依存し、D−N2111に従う
。
ーパントであって、半導体のP型領域の表面にアクセプ
タ不I@物の高111にドーピングを与えることができ
、非常に大きい拡散係数を有している。ガリウム砒素中
の亜鉛の拡散は格子間位置−置換位!!(インタステイ
シVルーサブステイテユーショナル)モデルに従うもの
であり、すなわち亜鉛は置換位置よりも格子間位置をよ
りa速に移動する。ガリウム砒素(及びインジウムリン
)中の拡散係数は濃度に依存し、D−N2111に従う
。
このN2に依存するのは解離反応(ガリウム位置の亜鉛
から格子間位置の亜鉛への変化)における荷電状態変化
が2に等しいということの結果である。亜鉛のドーピン
グ分布は急峻であり、接合深さは表面濃度に依存し、次
式で与えられる。
から格子間位置の亜鉛への変化)における荷電状態変化
が2に等しいということの結果である。亜鉛のドーピン
グ分布は急峻であり、接合深さは表面濃度に依存し、次
式で与えられる。
このように接合深さはほぼ(D −t)””表面
に等しい。ここで0表面は表面での拡散定数であり、t
は時間である。
は時間である。
ガリウム砒素中への亜鉛の拡散を行わせるためには通常
閉管及び開管式のプロセスが用いられる。
閉管及び開管式のプロセスが用いられる。
よく知られているように、これらの方法においては、亜
鉛源としては単体の亜鉛の他、亜鉛−砒素化合物、ジエ
チル亜鉛等が用いられる。従来の方法のほとんどのもの
が砒素圧の制御と亜鉛の表面濃度の制御を含んでいる。
鉛源としては単体の亜鉛の他、亜鉛−砒素化合物、ジエ
チル亜鉛等が用いられる。従来の方法のほとんどのもの
が砒素圧の制御と亜鉛の表面濃度の制御を含んでいる。
上述の閉管プロセスにおいて砒素気体を用いるのは、通
常加熱した場合に発生するガリウム砒素からの砒素の脱
出を除くためである。この結果は非常に可変的であり、
そのため実際のガリウム砒素技術においては亜鉛の拡散
を用いることはほとんど行われない。開管法において固
体の拡散源(S i 02− Z n O)も用いられ
る。この拡散源はシランとジエチル亜鉛の混合ガスの酸
化によって堆積されて、リン珪酸ガラスによっておおわ
れる。開管式拡散では、3000人単位0典型的な拡故
に対して600℃で20分間の加熱を行う、そのような
プロセスにおいて純粋な亜鉛や酸化亜鉛を使うことは、
基板の表面に損傷を与えるため、できない。亜鉛のイオ
ン注入は好ましくない、というのはその場合には活性化
のためのアニールが必要となり、その間に亜鉛の再分布
が発生し、もし表面が保護されていなければ亜鉛が試料
から脱出するからである。
常加熱した場合に発生するガリウム砒素からの砒素の脱
出を除くためである。この結果は非常に可変的であり、
そのため実際のガリウム砒素技術においては亜鉛の拡散
を用いることはほとんど行われない。開管法において固
体の拡散源(S i 02− Z n O)も用いられ
る。この拡散源はシランとジエチル亜鉛の混合ガスの酸
化によって堆積されて、リン珪酸ガラスによっておおわ
れる。開管式拡散では、3000人単位0典型的な拡故
に対して600℃で20分間の加熱を行う、そのような
プロセスにおいて純粋な亜鉛や酸化亜鉛を使うことは、
基板の表面に損傷を与えるため、できない。亜鉛のイオ
ン注入は好ましくない、というのはその場合には活性化
のためのアニールが必要となり、その間に亜鉛の再分布
が発生し、もし表面が保護されていなければ亜鉛が試料
から脱出するからである。
更に亜鉛は半導体中で表面から移動しやすく、表面での
アクセプタl1ltが減少する。これらに加えて、よく
知られているように、砒素の化合物を用いることは非常
に危険であって、従って望ましくない。
アクセプタl1ltが減少する。これらに加えて、よく
知られているように、砒素の化合物を用いることは非常
に危険であって、従って望ましくない。
[発明が解決しようとする問題点]
従って明らかなように、■−v族技術特にガリウム砒素
デバイスにおいてP型領域への1ぐれたオーミック電極
を形成するためにq方crn当たり1020よりも高濃
度の高ドープP 層を得ることに大きなニーズがある。
デバイスにおいてP型領域への1ぐれたオーミック電極
を形成するためにq方crn当たり1020よりも高濃
度の高ドープP 層を得ることに大きなニーズがある。
更に明らかなように、そのような高yAaを与えるため
の従来技術の方法は不満足なものであり、生産用のもの
として望ましくない。
の従来技術の方法は不満足なものであり、生産用のもの
として望ましくない。
以下の説明はガリウム砒素に関して行なわれるが、他の
■−v族物質もまたここに述べるプロセスにおいて用い
ることができることは理解されるであろう。
■−v族物質もまたここに述べるプロセスにおいて用い
ることができることは理解されるであろう。
ガリウム砒素バイポーラトランジスタの作製において、
P+領域を得る′ためにしばしばベリリウムが注入され
、オーミック電極を形成するための合金を形成するため
にAu : ZLJ/AU金属が堆積される。高濃度に
ドープされたP+層は接触抵抗を改善し、既に述べたよ
うに寄生抵抗を減少させるため、異なる金属例えばAu
:Ge/N iの使用を可能とする。しかしAU :
Ge/N iは通常はN+領領域の電極にのみ用いら
れている。この応用のためにはP+層の厚さは正確に制
御される必要はない。また、N+領領域通常に用いられ
るのと同じ電極材料をP+領域にも用いることによって
、ブOセス工程が省略できる。
P+領域を得る′ためにしばしばベリリウムが注入され
、オーミック電極を形成するための合金を形成するため
にAu : ZLJ/AU金属が堆積される。高濃度に
ドープされたP+層は接触抵抗を改善し、既に述べたよ
うに寄生抵抗を減少させるため、異なる金属例えばAu
:Ge/N iの使用を可能とする。しかしAU :
Ge/N iは通常はN+領領域の電極にのみ用いら
れている。この応用のためにはP+層の厚さは正確に制
御される必要はない。また、N+領領域通常に用いられ
るのと同じ電極材料をP+領域にも用いることによって
、ブOセス工程が省略できる。
ベリリウムは、通常はイオン注入によってP型領域中に
深く与えられるP型ドーパントである。
深く与えられるP型ドーパントである。
イオン注入は半導体の結晶格子を破壊するため、格子構
造を再生するためにアニーリング工程が必要である。し
かし、アニーリング工程の熱が注入されたベリリウムを
動きまわらせ、従って非常に高い表面のドーピングレベ
ルの存在を阻止する。
造を再生するためにアニーリング工程が必要である。し
かし、アニーリング工程の熱が注入されたベリリウムを
動きまわらせ、従って非常に高い表面のドーピングレベ
ルの存在を阻止する。
従ってP型領域の表面における高いドーピングレベルを
つくりだすためには拡散を用いなければならない。また
、従来技術のガリウム砒素基板中への亜鉛の拡散におい
て出会う問題の解決を図らなければならず、更にガリウ
ム砒素中への亜鉛の拡散の時間を短縮することが望まし
い。このことは、拡散時間が長くなるだけ、亜鉛が表面
から離脱してそこでの濃度を下げる機会が増大するため
である。
つくりだすためには拡散を用いなければならない。また
、従来技術のガリウム砒素基板中への亜鉛の拡散におい
て出会う問題の解決を図らなければならず、更にガリウ
ム砒素中への亜鉛の拡散の時間を短縮することが望まし
い。このことは、拡散時間が長くなるだけ、亜鉛が表面
から離脱してそこでの濃度を下げる機会が増大するため
である。
[問題点を解決するための手段と作用]本発明に従えば
、基板上へ窒化物マスクをとりつけ、P型領域の上にマ
スクに孔を開けて、ガリウム砒素中へ亜鉛の高濃度拡散
を行うことが行われる。マスクされていない領域上へ酸
化亜鉛と酸化シリコンを含む層がとりつけられる。酸化
亜鉛は堆積物の約20%を占めることが望ましいが、酸
化シリコンを使用すること自体および/あるいはそれの
割合は本発明にとって本質的ではない。
、基板上へ窒化物マスクをとりつけ、P型領域の上にマ
スクに孔を開けて、ガリウム砒素中へ亜鉛の高濃度拡散
を行うことが行われる。マスクされていない領域上へ酸
化亜鉛と酸化シリコンを含む層がとりつけられる。酸化
亜鉛は堆積物の約20%を占めることが望ましいが、酸
化シリコンを使用すること自体および/あるいはそれの
割合は本発明にとって本質的ではない。
酸化亜鉛を酸化シリコンでうすめる理由は基板中での酸
化亜鉛の横方向拡散を防止または最小化するためである
。うすめた酸化亜鉛が純粋の酸化亜鉛層よりも、横方向
拡散の問題を小さくすることが見出された。窒化シリコ
ンまたは二酸化シリコンの薄いキャップが酸化亜鉛の堆
積物をふくむ基板上に被着され、次にこの基板を700
℃で約10秒間パルスアニールする。この時間と温度と
は変えてもよい。拡散深さは時間と温度の両方の関数で
ある。従って同じあるいは異なる拡散の深さを(9るた
めに他の温度と時間の組合せを用いることができる。次
に基板表面に残存する二酸化シリコン、窒化シリコン、
酸化亜鉛を例えばHFと希塩酸を用いる標準的な方法で
除去する。次に電極形成の熱プロセスのような標準的な
手続きを用いてP型領域上へ金、金−亜鉛合金、アルミ
ニウム等の堆積が行われる。電極形成のために金−ゲル
マニウム合金の堆積を行うことも可能である。
化亜鉛の横方向拡散を防止または最小化するためである
。うすめた酸化亜鉛が純粋の酸化亜鉛層よりも、横方向
拡散の問題を小さくすることが見出された。窒化シリコ
ンまたは二酸化シリコンの薄いキャップが酸化亜鉛の堆
積物をふくむ基板上に被着され、次にこの基板を700
℃で約10秒間パルスアニールする。この時間と温度と
は変えてもよい。拡散深さは時間と温度の両方の関数で
ある。従って同じあるいは異なる拡散の深さを(9るた
めに他の温度と時間の組合せを用いることができる。次
に基板表面に残存する二酸化シリコン、窒化シリコン、
酸化亜鉛を例えばHFと希塩酸を用いる標準的な方法で
除去する。次に電極形成の熱プロセスのような標準的な
手続きを用いてP型領域上へ金、金−亜鉛合金、アルミ
ニウム等の堆積が行われる。電極形成のために金−ゲル
マニウム合金の堆積を行うことも可能である。
金−ゲルマニウム合金はN+領領域の電極、にも用いる
ことができるため、この材料を用いることは非常に有利
である。次に合金工程を約400℃で2ないし3分間行
い、電攬を形成するために合金化されるべき金属や合金
を溶融しガリウム砒素基板上に固化させる。こうして、
電極が完成し、基板との密着性もよく伝導度も高いもの
が得られる。
ことができるため、この材料を用いることは非常に有利
である。次に合金工程を約400℃で2ないし3分間行
い、電攬を形成するために合金化されるべき金属や合金
を溶融しガリウム砒素基板上に固化させる。こうして、
電極が完成し、基板との密着性もよく伝導度も高いもの
が得られる。
もし必要であれば、電極金属合金を堆積する前に、基板
を約200人の深さまでエッチし−C1約50ないし1
00人の深さまで侵入しているとみられる残留酸化亜鉛
や横方向拡散曲鉛を除去してもよい。このことによって
横方向拡散による半導体N型領域とP型領域との間の短
絡のaJ能性を最小にすることができる。
を約200人の深さまでエッチし−C1約50ないし1
00人の深さまで侵入しているとみられる残留酸化亜鉛
や横方向拡散曲鉛を除去してもよい。このことによって
横方向拡散による半導体N型領域とP型領域との間の短
絡のaJ能性を最小にすることができる。
[実施例1
本発明に従うプロセスでは、仲鉛源として77IJg!
の固体Zn0xlを用い、ガリウム砒素中への正確に制
御された亜鉛の拡散を行うために熱的パルスドライブイ
ンを用いている。znOx議はスパッタリングで堆積さ
せるのが望ましい。700℃、10秒問という典型的な
熱的パルスによって2000人の接合深さが達せられる
。窒化シリコンまたは二酸化シリコンはキャップとして
用いられ、後にHFとHClを用いて除去される。この
・工程によって500人から500OAの拡散深さが達
成される。
の固体Zn0xlを用い、ガリウム砒素中への正確に制
御された亜鉛の拡散を行うために熱的パルスドライブイ
ンを用いている。znOx議はスパッタリングで堆積さ
せるのが望ましい。700℃、10秒問という典型的な
熱的パルスによって2000人の接合深さが達せられる
。窒化シリコンまたは二酸化シリコンはキャップとして
用いられ、後にHFとHClを用いて除去される。この
・工程によって500人から500OAの拡散深さが達
成される。
さて第1@図を参照すると、基板1が示されており、こ
の基板1にはN型コレクタ(またはエミッタ)領域3、
イオン注入されたベリリウム層でよいP型ベース領域7
、P型電極領域5、N型エミッタ(またはコレクタ)領
域9が含まれている。
の基板1にはN型コレクタ(またはエミッタ)領域3、
イオン注入されたベリリウム層でよいP型ベース領域7
、P型電極領域5、N型エミッタ(またはコレクタ)領
域9が含まれている。
基板1の上表面上に窒化シリコンのマスク11が望まし
くはプラズマ気相堆積法(PCVD)によって堆積され
る。第10図に示されたように、P型領域5上の領域に
おいて窒化シリコン層11に孔があけられ、次に第1鋳
図に示されたように、酸化亜鉛と酸化シリコンの、望ま
しくは20%の酸化亜鉛と80%の酸化シリコンの割合
の混合物が、窒化シリコンマスク部分が除去されたfi
域13中へ標準的な方法で堆積される15゜次に堆積さ
れた酸化亜鉛15を含む基板全体上に二酸化シリコンま
たは窒化シリコンの薄い層17が堆積され、次にこの基
板に700℃、10秒間のパルスアニールが施こされる
。
くはプラズマ気相堆積法(PCVD)によって堆積され
る。第10図に示されたように、P型領域5上の領域に
おいて窒化シリコン層11に孔があけられ、次に第1鋳
図に示されたように、酸化亜鉛と酸化シリコンの、望ま
しくは20%の酸化亜鉛と80%の酸化シリコンの割合
の混合物が、窒化シリコンマスク部分が除去されたfi
域13中へ標準的な方法で堆積される15゜次に堆積さ
れた酸化亜鉛15を含む基板全体上に二酸化シリコンま
たは窒化シリコンの薄い層17が堆積され、次にこの基
板に700℃、10秒間のパルスアニールが施こされる
。
第1(b)図かられかるように、堆積層15からの亜鉛
がP型領域5の上表面19に入り、その領域ですくなく
とも立方1当り1020のアクセプタ濃度を供給する。
がP型領域5の上表面19に入り、その領域ですくなく
とも立方1当り1020のアクセプタ濃度を供給する。
横方向拡散がいく分発生するとみられるが、上に述べた
ようにもとの堆積層15中の二酸化シリコン中の酸化亜
鉛の8a度が小さいためそのような横方向拡散は小さい
らのである。二酸化シリコンおよび/または窒化シリコ
ン層11と17は両方ともに、残存する酸化シリコンと
、基板中へ拡散しなかった酸化!tl!鉛のすべてと共
に、例えばHFと希塩酸の組合せを用いるようなm準的
な方法によって除去される。この時点におけるこれ以外
の付加的な工程としては、基板1の上表面を約200人
の深さまでエッチして、表面上に残存する酸化亜鉛を除
去すると共に亜鉛の横方向拡散が発生する基板領域を除
去し、隣接するN型領1i19との短絡を最小化するこ
とがある。
ようにもとの堆積層15中の二酸化シリコン中の酸化亜
鉛の8a度が小さいためそのような横方向拡散は小さい
らのである。二酸化シリコンおよび/または窒化シリコ
ン層11と17は両方ともに、残存する酸化シリコンと
、基板中へ拡散しなかった酸化!tl!鉛のすべてと共
に、例えばHFと希塩酸の組合せを用いるようなm準的
な方法によって除去される。この時点におけるこれ以外
の付加的な工程としては、基板1の上表面を約200人
の深さまでエッチして、表面上に残存する酸化亜鉛を除
去すると共に亜鉛の横方向拡散が発生する基板領域を除
去し、隣接するN型領1i19との短絡を最小化するこ
とがある。
この時点で、第1ゆ図に示されたように、^いアクセプ
タ濃度を有するようになっている領域19上にff1l
f121がとりつけられる。この電極21は、表面上に
おいて島濃度のアクセプタを含むP型領域へ適当な接着
性を有する、金−亜鉛合金、アルミニウム、金−ゲルマ
ニウム、その他の材料でよい。金−ゲルマニウム電極材
料は、N型領域用のすぐれた電極材料でもあり、従って
N型領域電穫と同時に堆積させることができるため特に
有用である。次に、もし必要があれば、基板を400℃
め雰囲気中に2ないし3分装置いて電極材料210合金
化を行う。これによって電極を形成している合金は溶融
しガリウム砒素基板上で固化する。この工程は純粋の金
WA電極の場合にも行われる。このようにして、簡単な
工程で、既に述べた従来技術の方法に存在する危険なし
に、ガリウム砒素基板のP型領域への密着電極が形成さ
れる。
タ濃度を有するようになっている領域19上にff1l
f121がとりつけられる。この電極21は、表面上に
おいて島濃度のアクセプタを含むP型領域へ適当な接着
性を有する、金−亜鉛合金、アルミニウム、金−ゲルマ
ニウム、その他の材料でよい。金−ゲルマニウム電極材
料は、N型領域用のすぐれた電極材料でもあり、従って
N型領域電穫と同時に堆積させることができるため特に
有用である。次に、もし必要があれば、基板を400℃
め雰囲気中に2ないし3分装置いて電極材料210合金
化を行う。これによって電極を形成している合金は溶融
しガリウム砒素基板上で固化する。この工程は純粋の金
WA電極の場合にも行われる。このようにして、簡単な
工程で、既に述べた従来技術の方法に存在する危険なし
に、ガリウム砒素基板のP型領域への密着電極が形成さ
れる。
本発明に従えば、非常に高い亜鉛の表面濃度が得られる
ことがわかる。第2図は、本発明の方法を用いた場合の
亜鉛の濃度分布を深さの関数で示している。濃度が非常
に高いので電*としてドライブローブ(dry pro
be )が使用できる。このような高い表面濃度のため
に、オーミック接触を形成するのにアルミニウム等の任
意の金属を堆積させることでよい。これらの層上にAu
ニアn合金電極を用いることで固有接触低抗約3X10
−7Ω・cIR2が得られている。処理の便宜のために
、Au:Ge/Ni金属を用いた場合には、430℃2
,5分間の合金化、または430℃、20秒間の熱的パ
ルス合金化の後に、固有接触抵抗約5X10’Ω・cr
r 2が得られている1、このように、この方法によれ
ば、N型オーミック電極とP型オーミック電極のために
異なる2種類の金属を用いる必要がなくなる。
ことがわかる。第2図は、本発明の方法を用いた場合の
亜鉛の濃度分布を深さの関数で示している。濃度が非常
に高いので電*としてドライブローブ(dry pro
be )が使用できる。このような高い表面濃度のため
に、オーミック接触を形成するのにアルミニウム等の任
意の金属を堆積させることでよい。これらの層上にAu
ニアn合金電極を用いることで固有接触低抗約3X10
−7Ω・cIR2が得られている。処理の便宜のために
、Au:Ge/Ni金属を用いた場合には、430℃2
,5分間の合金化、または430℃、20秒間の熱的パ
ルス合金化の後に、固有接触抵抗約5X10’Ω・cr
r 2が得られている1、このように、この方法によれ
ば、N型オーミック電極とP型オーミック電極のために
異なる2種類の金属を用いる必要がなくなる。
本発明の方法の利点は次のようなものである。
接合深さの正確な制御、選択的なドーピング、分布が拡
散源の層厚に依存しないこと、基板からの砒素損失の防
止、横方向拡散の最小化、ジエチル亜鉛や砒素など危険
な気体を使用する必要性の排除。更に、アクセプタドー
パントの表面濃度が非常に高いために、ドライブロープ
が使用可能であり、プロセスの早い時点で試験が可能で
ある。
散源の層厚に依存しないこと、基板からの砒素損失の防
止、横方向拡散の最小化、ジエチル亜鉛や砒素など危険
な気体を使用する必要性の排除。更に、アクセプタドー
パントの表面濃度が非常に高いために、ドライブロープ
が使用可能であり、プロセスの早い時点で試験が可能で
ある。
本発明についてそれの特定の実施例をとりあげて説明し
てきたが、当業者にとっては数多くの変更や罷工が可能
であることは明らかであろう。従って、本発明は特許請
求の範囲の記載は広く解釈すべきであり、従来技術の観
点からの実施例の変更、修正を含むものである。
てきたが、当業者にとっては数多くの変更や罷工が可能
であることは明らかであろう。従って、本発明は特許請
求の範囲の記載は広く解釈すべきであり、従来技術の観
点からの実施例の変更、修正を含むものである。
第1@図から第1ゆ図は、本発明に従う、半導体装四の
作製に用いられる方法の工程を示す概略図である。 第2図は、ガリウム砒素中の亜鉛アクセプタのartI
の深さ分布を温度をパラメータとして示したグラフであ
る。 第3図は、温度分布をパラメータとして、接合深さとシ
ート導電率をパルス時間の関数で示したグラフである。 1・・・基板 3・・・N型コレクタ 5・・・P型電極領域 7・・・P型ベース領域 9・・・N型エミッタ 11・・・マスク 13・・・マスク孔領域 15・・・酸化亜鉛、酸化シリコン堆W4層17・・・
二酸化シリコンまたは窒化シリコン19・−P型領域の
表面 21・・・電極材料
作製に用いられる方法の工程を示す概略図である。 第2図は、ガリウム砒素中の亜鉛アクセプタのartI
の深さ分布を温度をパラメータとして示したグラフであ
る。 第3図は、温度分布をパラメータとして、接合深さとシ
ート導電率をパルス時間の関数で示したグラフである。 1・・・基板 3・・・N型コレクタ 5・・・P型電極領域 7・・・P型ベース領域 9・・・N型エミッタ 11・・・マスク 13・・・マスク孔領域 15・・・酸化亜鉛、酸化シリコン堆W4層17・・・
二酸化シリコンまたは窒化シリコン19・−P型領域の
表面 21・・・電極材料
Claims (30)
- (1)III−V族半導体装置のP型領域へ電極を形成す
る方法であつて、 (a)装置の表面へ延びるすくなくとも1つのP型領域
を有するIII−V族半導体デバイスを作製する工程、 (b)上記P型領域中へアクセプタ不純物を導入し、そ
の領域の上記表面においてすくなくとも10^2^0/
cm^3の不純物濃度をもたせる工程、(c)上記P型
表面へ導電性金属電極材料をとりつける工程、 を含む方法。 - (2)特許請求の範囲第1項の方法であつて、上記半導
体装置がガリウム砒素から形成される、方法。 - (3)特許請求の範囲第1項の方法であつて、上記金属
が、金、金−亜鉛合金、金−ゲルマニウム合金、アルミ
ニウムを含む群から選び出されたものである、方法。 - (4)特許請求の範囲第2項の方法であつて、上記金属
が、金、金−亜鉛合金、金−ゲルマニウム合金、アルミ
ニウムを含む群から選び出されたものである、方法。 - (5)特許請求の範囲第1項の方法であつて、上記工程
(b)が、上記P型領域の表面上の亜鉛を十分な時間−
温度組合せ条件でパルス加熱し、亜鉛の濃度がすくなく
とも10^2^0/cm^3で、約2000Åの亜鉛拡
散深さを得るようにする工程を含む、方法。 - (6)特許請求の範囲第2項の方法であつて、上記工程
(b)が、上記P型領域の表面上の亜鉛を十分な時間−
温度組合せ条件でパルス加熱し、亜鉛の濃度が少なくと
も10^2^0/cm^3で、約2000Åの亜鉛の拡
散深さを得るようにする工程を含む、方法。 - (7)特許請求の範囲第3項の方法であつて、上記工程
(b)が、上記P型領域の表面上の亜鉛を十分な時間−
温度組合せ条件でパルス加熱し、亜鉛の濃度が少なくと
も10^2^0/cm^3で、約2000Åの亜鉛拡散
深さを得るようにする工程を含む、方法。 - (8)特許請求の範囲第4項の方法であつて、上記工程
(b)が、上記P型領域の表面上の亜鉛を十分な時間−
温度組合せ条件でパルス加熱し、亜鉛の濃度が少なくと
も10^2^0/cm^3で、約2000Åの亜鉛拡散
深さを得るようにする工程を含む、方法。 - (9)特許請求の範囲第5項の方法であつて、上記亜鉛
が700℃の温度で10秒間パルス加熱される、方法。 - (10)特許請求の範囲第6項の方法であつて、上記亜
鉛が700℃の温度で10秒間パルス加熱される、方法
。 - (11)特許請求の範囲第7項の方法であつて、上記亜
鉛が700℃の温度で10秒間パルス加熱される、方法
。 - (12)特許請求の範囲第8項の方法であつて、上記亜
鉛が700℃の温度で10秒間パルス加熱される、方法
。 - (13)特許請求の範囲第5項の方法であつて、上記亜
鉛が上記P型領域上へスパッタされる、方法。 - (14)特許請求の範囲第6項の方法であつて、上記亜
鉛が上記P型領域上へスパッタされる、方法。 - (15)特許請求の範囲第7項の方法であつて、上記亜
鉛が上記P型領域上へスパツタされる、方法。 - (16)特許請求の範囲第8項の方法であつて、上記亜
鉛が上記P型領域上へスパッタされる、方法。 - (17)特許請求の範囲第9項の方法であつて、上記亜
鉛が上記P型領域上へスパッタされる、方法。 - (18)特許請求の範囲第10項の方法であつて、上記
亜鉛が上記P型領域上へスパッタされる、方法。 - (19)特許請求の範囲第11項の方法であつて、上記
亜鉛が上記P型領域上へスパッタされる、方法。 - (20)特許請求の範囲第12項の方法であつて、上記
亜鉛が上記P型領域上へスパッタされる、方法。 - (21)III−V族半導体装置であつて、 (a)III−V族半導体材料で構成された基板であつて
、N型領域とP型領域とを含み、上記P型領域のすくな
くとも1つが基板表面に延びた、基板、 (b)半導体表面においてすくなくとも10^2^0/
cm^3のアクセプタ濃度を有する上記P型領域の一部
分、 (c)上記P型領域の上記表面へ接着された導電性金属
電極材料、 を含む、半導体装置。 - (22)特許請求の範囲第21項の半導体装置であつて
、上記半導体材料がガリウム砒素である、半導体装置。 - (23)特許請求の範囲第21項の半導体装置であつて
、上記アクセプタが亜鉛である、半導体装置。 - (24)特許請求の範囲第22項の半導体装置であつて
、上記アクセプタが亜鉛である、半導体装置。 - (25)特許請求の範囲第21項の半導体装置であつて
、上記金属が、金−亜鉛合金、金−ゲルマニウム合金、
金、アルミニウムを含む群から選び出されたものである
、半導体装置。 - (26)特許請求の範囲第22項の半導体装置であつて
、上記金属が、金−亜鉛合金、金−ゲルマニウ合金、金
、アルミニウムを含む群から選び出されたものである、
半導体装置。 - (27)特許請求の範囲第23項の半導体装置であつて
、上記金属が、金−亜鉛合金、金−ゲルマニウ合金、金
、アルミニウムを含む群から選び出されたものである、
半導体装置。 - (28)特許請求の範囲第24項の半導体装置であつて
、上記金属が、金−亜鉛合金、金−ゲルマニウ合金、金
、アルミニウムを含む群から選び出されたものである、
半導体装置。 - (29)特許請求の範囲第21項の半導体装置であつて
、アクセプタ濃度10^2^0/cm^3を有する上記
P型領域が上記表面から約2000Å以内に存在する、
半導体装置。 - (30)特許請求の範囲第28項の半導体装置であつて
、アクセプタ濃度10^2^0/cm^3を有する上記
P型領域が上記表面から約2000Å以内に存在する、
半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US64398284A | 1984-08-24 | 1984-08-24 | |
US643982 | 1984-08-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61123133A true JPS61123133A (ja) | 1986-06-11 |
JPH0797569B2 JPH0797569B2 (ja) | 1995-10-18 |
Family
ID=24582949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18438285A Expired - Lifetime JPH0797569B2 (ja) | 1984-08-24 | 1985-08-23 | ▲iii▼―▲v▼族半導体装置のp型領域へ電極を形成する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0797569B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635519A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体の電極形成方法 |
JPS63187624A (ja) * | 1987-01-30 | 1988-08-03 | Tadahiro Omi | 半導体装置 |
-
1985
- 1985-08-23 JP JP18438285A patent/JPH0797569B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635519A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体の電極形成方法 |
JPS63187624A (ja) * | 1987-01-30 | 1988-08-03 | Tadahiro Omi | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0797569B2 (ja) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4771013A (en) | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice | |
US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
EP0268027A1 (en) | Silicide to silicon bond | |
EP0064829A2 (en) | High electron mobility semiconductor device and process for producing the same | |
US3450581A (en) | Process of coating a semiconductor with a mask and diffusing an impurity therein | |
JPS61123133A (ja) | 半導体装置と電極形成方法 | |
JPH039612B2 (ja) | ||
JPS6262457B2 (ja) | ||
JPH0656856B2 (ja) | 半導体装置の製造方法 | |
JPH02246159A (ja) | 半導体装置の配線構造及びその形成方法 | |
JP2541657B2 (ja) | 拡散障壁構造及びその製造方法 | |
JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
JPH06326051A (ja) | オーミック電極及びその形成方法 | |
JP2504733B2 (ja) | 集積回路およびその製造方法 | |
JP3767583B2 (ja) | 半導体装置の製造方法 | |
JPH0291938A (ja) | 化合物半導体素子の表面安定化保護膜形成方法 | |
KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
KR850001097B1 (ko) | 고주파 반도체 소자의 제조방법 | |
JPH0441510B2 (ja) | ||
JPS6154620A (ja) | 半導体装置の製造方法 | |
JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
JPH11162879A (ja) | 半導体装置用配線構造及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |