JP2541657B2 - 拡散障壁構造及びその製造方法 - Google Patents

拡散障壁構造及びその製造方法

Info

Publication number
JP2541657B2
JP2541657B2 JP1097793A JP9779389A JP2541657B2 JP 2541657 B2 JP2541657 B2 JP 2541657B2 JP 1097793 A JP1097793 A JP 1097793A JP 9779389 A JP9779389 A JP 9779389A JP 2541657 B2 JP2541657 B2 JP 2541657B2
Authority
JP
Japan
Prior art keywords
barrier layer
layer
barrier
substrate
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1097793A
Other languages
English (en)
Other versions
JPH0228374A (ja
Inventor
健治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1097793A priority Critical patent/JP2541657B2/ja
Publication of JPH0228374A publication Critical patent/JPH0228374A/ja
Application granted granted Critical
Publication of JP2541657B2 publication Critical patent/JP2541657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置において配線用電極を半導体基板との間の
反応を抑止するのに使われる拡散障壁構造及びその製造
方法に関し、 拡散障壁構造中のバリア層の厚さを増大させることな
く、またバリア層中にその抵抗を実質的に上昇させるよ
うな量の酸素を導入することなく、バリア層を通る元素
の拡散を効果的に抑止できる拡散障壁構造及びその製造
法方法を提供することを目的とし、 拡散障壁構造を、基板上に形成され、基板及び電極の
構成成分元素の拡散を阻止する第1のバリア層と、第1
のバリア層表面に形成され、第1のバリア層の微構造を
変化させてなる境界面と、第1のバリア層と同じ材料よ
りなり、第1のバリア層上に電極と前記境界面とで挟ま
れるように形成され、前記第1のバリア層の微構造と異
なった微構造を有し、前記成分元素の拡散を阻止する第
2のバリア層とより構成してなり、 製造方法を基板上にバリア材料を堆積して第1のバリ
ア層を形成し、第1のバリア層表面の微構造を変化させ
て第1のバリア層中の微構造を前記表面より消去し、前
記表面上に同一のバリア材料を堆積して第2のバリア層
を形成し、第2のバリア層上に前記配線電極を堆積する
工程より構成してなる。
〔産業上の利用分野〕
本発明は一般に半導体装置に係り、特に半導体装置に
おいて配線用電極と半導体基板との間の反応を抑止する
のに使われる拡散障壁構造及びその製造方法に関する。
〔従来の技術〕
従来の半導体装置ではアルミニウムあるいはアルミニ
ウム−シリコン合金よりなるアルミニウム系配線用電極
をシリコン基板に直接に接触させていた。かかる構造に
おいては半導体装置がその製造過程において例えば450
℃程度の高温に保持された場合電極中のアルミニウムが
基板中のシリコンと反応してしまう問題点を有する。か
かる反応が生じると、シリコンはアルミニウム電極中に
溶解し、溶解したシリコンが電極と基板の境界にエピタ
キシャル相として析出してしまう。境界面にエピタキシ
ャル相が成出すると電極と基板の間の接触抵抗が増大す
る。さらに、電極中のアルミニウムもシリコン基板中に
アロイスパイク構造を形成する。このアロイスパイク構
造はアルミニウムに富んだ鋭いスパイク状の領域であ
る。アロイスパイクは基板表面らその内部に延在し、半
導体装置の接合部に望ましくない短絡を生じる。これは
特に接合部が基板の非常に浅い部分に形成されている場
合に深刻な問題となる。すなわち、かかる短絡が生じる
と半導体装置の正常な動作が失われてしまう。
シリコン基板とアルミニウムあるいはアルミニウム合
金電極との間の反応に伴うこれらの問題を解決するた
め、従来よりシリコン基板と電極との間にバリア層を設
け、これにより電極と基板の反応を阻止する拡散障壁構
造の使用が提案されている。バリア層は電極及び基板の
構成元素の拡散を阻止するためのもので金属に限定され
ないが、一般にバリアメタルと通称されている。第6図
(A)〜(D)は従来の拡散障壁構造及びその形成過程
を示す。
第6図(A)の工程において例えば燐珪酸塩ガラス
(PSG)よりなる絶縁層12がシリコン基板11上に堆積さ
れる。また基板11の表面領域13には例えばMOSトランジ
スタ等の半導体装置の一部が形成されている。領域13は
例えばMOSトランジスタのソースあるいはドレイン領域
を形成するものでもよい。第6図(B)の工程におい
て、絶縁層12中にコンタクトホール14が開設される。続
いて第6図(C)の工程で典型的にはチタン系化合物例
えば窒化チタン(TiN)やチタンタングステン(TiW)よ
りなるバリア層15が第6図(B)の構造上に例えば反応
性スパッタ,イオンプレーティング,蒸着,あるいはCV
D等により矢印で示したように堆積される。さらに、第
6図(D)の工程でアルミニウムあるいはシリコンを含
むアルミニウム合金よりなる配線用導体層16が第6図
(C)の構造上に堆積される。このようにして得られた
従来の拡散障壁構造は単一のバリア層15を有する。
〔発明が解決しようとする課題〕
第7図は上記の拡散障壁構造中のバリア層15の典型的
な微構造を拡大した図である。図中、バリア層15は一般
に柱状結晶微構造を有し、TiNやTiWよりなるバリア材料
の柱状結晶15aが基板11の面に略垂直に延在する。かか
る構造においては図中に符号15bで示す結晶粒開はバリ
アメタル層15の一の側151から他の側152へ連続して延在
する。これは各結晶粒15aが側151から側152へ一般に連
続して延在するためである。一般に、配線用導体層16中
のアルミニウムあるいは基板11中のシリコンは拡散の活
性化エネルギーの低いこれらの粒界15bの通ってバリア
メタル層15中に滲透するものと考えられている。かかる
アルミニウムやシリコンのメタル層中への滲透が生じる
とこれらの元素は粒界15bを伝ってバリア層15の他の和
に比較的容易に到達する。アルミニウムが基板11に達し
てシリコンがアルミニウム中に吸い上げられると基板11
中にアロイスパイク11aが図示したように形成される。
先にも説明したように、かかるアロイスパイクは領域13
中に形成されている接合部に望ましくない短絡を生じて
しまう。一方、シリコンが配線用導体層16に輸送される
と境界151においてエピタキシャル相16aの形で堆積しや
すく、かかるエピタキシャル層が形成されると電極層16
と基板11の間の抵抗率の増大を招く。
かかるバリア層15を通過するアルミニウム及びシリコ
ンの拡散を防ぐため、従来の拡散障壁構造においてはバ
リア層15の厚さを厚くすることがなされていた。しか
し、バリア層15の厚さを厚くすると層中に実質的な大き
さの機械的応力が生じ、このため可能なバリア層15の厚
さには限界がある。さらに、バリア層が厚くなると抵抗
が増大するため、かかる構造は電極と基板を電気的に接
続するには不利である。一方、第6図(C)の構造を酸
素を含有する雰囲気中でアニールすることにより、ある
いはバリア層15を少量の酸素を含む雰囲気中で堆積させ
ることによりバリア層15中に酸素を導入することも提案
されている。かかる過程をオキシジェネーションと称す
る。この過程では酸素はバリア層15中に粒界15bを通っ
て侵入し、粒界に沿って延在するアルミニウム及びシリ
コンの拡散路を塞ぐことが想定されている。しかし、バ
リア層のオキシジェネーションにより拡散を効果的に阻
止しようとするとバリア層15中にかなりの量の酸素を導
入することが必要となる。このような大々的なオキシジ
ェネーションではバリア層15がかなり酸化されてしまう
ことが避けられない。換言すればバリア層の表面には実
質的な厚さの酸化物層が形成され、これに伴ってバリア
層の抵抗率が増大してしまう。
事実、実験結果によれば、バリア層のオキシジェネー
ションにより、バリア層を通る元素の拡散がバリア層中
の酸素含有量の増加と共に減少するが同時に抵抗率も増
大することが見出されている(スティムメル,ジェービ
ー及びメーロトラ ビーエヌ「反応性スパッタによるTi
N膜に対する酸素の効果」,ヴィー エー ウェルズ
編,「タングステン及び他の耐熱金属のVLSIへの応用II
I」,375−382頁,マテリアルズ リサーチ ソサイエテ
ィー 1988年;Stimmel,J.B.and Mehrotra,B.N.“Effect
s of Oxygen on Reactively Sputtered Tin Films",In:
Tungsten and Other Refractory Metals for VLSI Appl
ications III,V.A.wells ed.,PP.375−382,Materials R
esearch Society,1988)。かかる結果は酸素が粒界だけ
でなく、バリア層の表面にも酸化物の形で存在している
ことを示唆している。
本発明は以上の点に鑑みなされたもので、バリア層の
厚さを増大させることなく、またバリア層中に実質的な
量の酸素を導入することなく、バリア層を通る元素の拡
散を効果的に抑止できる拡散障壁構造を提供することを
目的とする。
〔課題を解決するための手段〕
第1図は本発明による拡散障壁構造の原理図を示す。
同図中、1は基板であり、その上に第1のバリア層2
が形成され、前記第1のバリア層2上に第2のバリア層
4が境界面3を境に形成される。さらに、前記第2のバ
リア層4上に配線用導体層5が形成される。第1のバリ
ア層2及び第2のバリア層4は基板1及び導体層5の構
成元素の拡散を妨げる単一の材料により形成される。
〔作用〕
本発明構造においては第1のバリア層2及び第2のバ
リア層4は基板面に略延在する柱状結晶2aあるいは4aよ
りなる微構造を有し、しかも第1のバリア層2の微構造
が第2のバリア層4の微構造に対し境界面3を境に不連
続となっているため、柱状結晶2aあるいは4aを画成する
粒界2b,4bが境界面3で不連続となり、基板1及び導体
層5を結ぶ元素の拡散路が境界面で遮断される。
〔実施例〕
まず、第2図(A)〜(F)を参照しながら本発明に
よる拡散障壁構造の形成過程を説明する。
第2図(A)の工程において、シリコン基板21上にPS
G等よりなる絶縁層(以下PSG層と称する)22が形成され
る。シリコン基板21の表面部分23には半導体装置の一
部、例えばMOSトランジスタのソースやドレイン等が形
成されている。表面部分23に形成される半導体装置部分
はまたバイポーラトランジスタのベース,エミッタやコ
レクタのコンタクト領域であってもよい。
第2図(B)の工程において、PSG層22にコンタクト
ホール24が開設される。
第2図(C)の工程ではTiNやTiWよりなる第1のバリ
ア層25が第2図(B)の構造上に約500Åの厚さに反応
性スパッタ等により堆積される。以下の説明ではバリア
層25はTiNよりなるものとする。勿論バリア層25の材料
はTiNに限定されるものではない。
バリア層25は表面26により画成される。この表面26は
以下に説明するバリア層25中の微構造が表面26上に堆積
される別のないし第2のバリア層中の粒成長に影響する
のを防ぐ界面層として作用する。ここで「微構造」なる
語はバリア層中のTiN結晶粒と結晶粒界とにより形成さ
れる微視的構造を意味する。このために、以下界面層2
6′とあらわす薄い領域が表面26に沿って形成され、バ
リア層25中の微構造を表面26において消去ないし変化さ
せる。この界面層26′は例えばバリア層25の表面にチタ
ンのイオン注入により形成されたTiNあるいはTiWのアモ
ルファス層であってもよい。この場合、チタンの注入は
例えば加速電圧50KeVで1013〜1015/cm3のレベルまで例
えば表面26において微構造を十分に消去できる。あるい
は界面層26′は酸素を含む極めて薄い層であってもよ
い。
界面層26′をオキシジェネーションにより形成する場
合、界面層26′はバリア層25の表面を一様に覆う実質的
な厚さの酸化物層である必要はなく、単に粒界を消去す
るに十分な程度に少量の酸素を添加された表面26であれ
ばよい。層26′は非非常に薄いため、表面26及び層26′
は図中では同一部分により示されている。
次いで第2図(E)の工程において前記第2のバリア
層に対応する別のバリア層27が反応性スパッタにより同
様に堆積される。次いで、アルミニウムあるいはアルミ
ニウム合金配線導体層28が第2図(F)の工程で第2図
(E)の構造上に堆積される。
第3図はこのようにして得られた拡散障壁構造の断面
を示す。第7図の構造と同様、バリア層25の結晶粒25a
は基板21に略直交して基板21とバリア層25の境界面251
から表面26へ延在する。同様に、バリア層27の結晶粒27
aは表面26からバリア層27と配線用導体層28との間の境
界面27aへ基板21に略直交して延在する。第3図の構造
の本質的な特徴は境界面251から上方に成長した結晶粒2
5aがバリア層25の表面26において断ち切られ、表面26か
ら結晶粒27aが新たに、しかもその下のバリア層25の微
構造に無関係に成長することである。換言すれば、粒界
25bと粒界27bとは表面ないし境界面26において不連続と
なっている。かかる粒界25b,27bの不連続により、粒界2
5b及び27bに沿ってバリア層25,27を横切って形成される
アルミニウム及びシリコンの拡散路が効果的に遮断され
る。表面26に界面層26′を形成しないと結晶粒27aはバ
リア層25中の結晶粒25aの延長線上に成長してしまい、
拡散路が遮断できない。
バリア層25及び27の数は2つに限定されるものではな
く、3層以上のバリア層も同様に使えるのは明らかであ
る。
実験結果 次に第3図に示すような2層のバリア層を有する構成
の拡散障壁構造の性能を単一のバリア層のみを使った同
様な拡散障壁構造の性能と比較した実験を実験結果と共
に説明する。
一連の実験において、100を超える数のバリア構造を
試験した。隠々の構造は半径600μmのディスク状をな
し、第4図に示すように表面領域32が深さ約0.2〜0.25
μmの範囲でn+形にドープされたP形基板31と、表面領
域32上に電気的接触を向上させるため厚さ約400Åにわ
たり堆積されたチタン層32′と、約500Åの厚さを有し
チタン層32′上に反応性スパッタにより堆積されたTiN
バリア層33と、バリア層33の表面にオキシジェネーショ
ンにより形成された界面34と、界面層34上にバリア層33
と同様に反応性スパッタにより厚さ約500Åにわたり堆
積された別のTiN層35と、バリア層35表面上にオキシジ
ェネーションにより形成された別の界面層36と、界面層
36上に堆積されたアルミニウムシリコン合金よりなる電
極導体層37とよりなる。このアルミニウムシリコン合金
は半導体装置で一般に使われているものである。
界面層34のオキシジェネーションは第2図(D)と同
様な構造を約450℃に保持された反応管中に窒素ガスを
流しながら約30分間保持することによりなされる。反応
管は完全にはシールせず、少量の酸素が管中の窒素の正
圧に抗して管内に侵入し得るようにする。ただしこのよ
うにして管内に侵入する酸素の量は極くわずかである。
反応管内に侵入した酸素の一部はバリア層33中に取り込
まれ、その結果、酸素に富んだ界面層34が形成される。
界面層34に含まれる酸素量は界面層の色が窒化チタンに
固有の色である金色から実質的に変化していないことか
ら極く少量であると推測される。このため、界面層の厚
さは決定できなかった。かかる極く少量の酸素でも層33
中の微構造が層33上に堆積される層35中の窒化チタン結
晶の粒成長に影響するのを効果的に阻止することができ
る。その結果、バリア層33中の粒界とバリア層35中の粒
界とは界面層34において遮断される。
バリア層35表面における界面層36の形成は界面層34の
場合と同極、第2図(E)に対応する構造を450℃で約3
0分間微量の酸素を含む窒素気流中でアニールすること
によりなされる。
かかる微量の酸素を含む雰囲気中における熱処理の際
に層33及び35中に導入された酸素は粒界に入るものと予
想される。層33及び35は従来の典型的な厚さである1500
Åと比較すると500Åの厚さしかないので、酸素が各層
中に比較的深い位置迄侵入し、シリコン及びアルミニウ
ムの拡散路を効果的に遮断すると考えられる。
このようにして形成された拡散障壁構造の評価をP形
基板31と基板表面のn+形領域32との間に形成されるダイ
オードに逆方向バイアスを加え、リーク電流を測定する
ことにより行った。
さらに、試験した試料を酸素を含まない純窒素気流中
で450℃、30分間アニールして実際の半導体製造過程で
拡散障壁構造に加えられる熱処理の影響をシミュレート
した。次いでこのようにして得られた試料について同じ
条件下でリーク電流を測定した。
第5図(A)はアニール前の試料についてのリーク電
流測定結果を示す。この図より、測定されたリーク電流
は約10-8A/cm2程度のせまい範囲に収束しているのがわ
かる。この状態では基板31中のダイオードのpn接合部に
アロイスパイクは生じていない。
第5図(B)はアニール後の試料についてのリーク電
流測定結果を示す。第5図(B)より明らかなように、
測定データはアニール前のものと比べて実質的に変化し
ていない。リーク電流はアニール後においても10-8A/cm
2程度に留っている。これは基板中にアニール後におい
てもアロイスパイクが生じていないことを意味する。
本発明による2層構成のバリア層33,35を有する拡散
障壁の結果を一層構成の従来の拡散障壁構造のものと比
較するため、同じく600μmの半径の同様な構造の試料
を対照標準として作成した。この対照標準試料はバリア
層33及び35のかわりに厚さが1000Åの単一のバリア層を
使った点以外は第4図のものと同一の構造を有する。さ
らに、この構造で使用する単一のバリア層の表面も前記
本発明試料の場合と同一条件下においてオキシジェネー
ションを行った。
第5図(C)及び(D)はかかる対照標準試料につい
て本発明と同様なアニールを加える前及び加えた後での
リーク電流測定結果を示す。明らかに、アニール前にお
いては約10-8A/cm2程度の値に収束していたリーク電流
はアニール後においては大きくばらつき、その分布ピー
クは約10-5A/cm2程度になる。かかる実質的なリーク電
流のアニールに伴う増大はバリア層を厚くし、しかもオ
キシジェネーションを加えたにもかかわらず顕著なアロ
イスパイクの形成があることを示す。
以上の実験により、本発明による拡散障壁構造では45
0℃、30分のアニールでも基板中に形成されたダイオー
ドのリーク電流は増大しないのに対し、単一のバリア層
を有する構成の従来の拡散障壁構造では実質的なリーク
電流の増加が見られることがわかった。これらの拡散障
壁構造はバリア層が1層か2層かの相異点を除けば同一
の寸法・構成を有しているため、観測された性能差は確
実に使用したバリア層の構成によるものと結論できる。
換言すれば、本発明による2層構成のバリア層を有する
拡散障壁構造は従来のものよりもはるかに優れた性能を
有する。
さらに、界面層はオキシジエネーションによる酸素に
富んだ層に限定されるものではなく、界面層の下のバリ
アメタル層中の微構造を界面層部分で消去でき界面層上
に前記微構造に無関係に新たにバリア結晶を成長できる
ものでありさえすればよく、例えばチタンの注入により
形成される窒化チタンのアモルファス層であってもよ
い。
また、界面層はバリア層の堆積時に温度を界面層に対
応して急激に変化させて形成してもよい。この場合、界
面層をはさんだ微構造は温度の急変による結晶粒径のち
がいにより不連続になる。かかる過程で形成された界面
層は単なる境界面にすぎず、厚さを有さないため上下バ
リア層の間に理想的な電気的接触が達成される。またこ
の過程は第1および第2のバリア層の堆積を単一の装置
内で単に温度を変化させるだけで行うことができる点で
有利である。
また、先にも説明したように、各バリア層の厚さが薄
くなっているため粒界を通るバリアメタル層内部への酸
素の侵入が促進され、酸素による元素拡散の阻止効果も
増大する。また、本発明構造ではバリア層全体の厚さが
薄いためバリア層による電気抵抗の上昇を防止できる。
また電気抵抗は第4図実施例のようにチタン等の金属層
を基板のバリア層の間に界在させることでも低減でき
る。
以上、本発明を実施例により説明したが、本発明はそ
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。
〔発明の効果〕
上述の如く、本発明の拡散障壁構造及びその製造方法
によれば、第1のバリア層と第2のバリア層とで微構造
が不連続となっているため基板と電極との間にバリア層
中の粒界に沿って形成される元素拡散路が第1のバリア
層と第2のバリア層の境界面で遮断され、その結果、比
較的薄いバリア層を使って、しかも比抵抗の増大を招く
ような量の酸素導入を行うことなく、効果的に基板と電
極の反応を阻止することが可能になる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図(A)〜(F)は本発明による拡散障壁構造形成
過程の一実施例を示す図、 第3図は本発明の一実施例による拡散障壁構造を示す
図、 第4図は本発明の他の実施例による拡散障壁構造を示す
図、 第5図(A),(B)は本発明による拡散障壁構造の性
能評価実験結果を示す図、 第5図(C),(D)は従来の拡散障壁構造の性能評価
実験結果を示す図、 第6図(A)〜(D)は従来の拡散障壁構造形成過程を
示す図、 第7図は従来の拡散障壁構造及びこれに伴う問題点を示
す図である。 図において、 1,21は基板、 2,4,25,27,33,35はバリア層、 3,26は境界面、 5,37は電極、 22は絶縁層、 23は素子形成領域、 24はコンタクトホール、 25a,27a,は結晶粒、 25b,27bは粒界、 26′,34,36は界面層、 31はP形基板、 32はn+形領域、 32′はコンタクト層、 37は電極 を示す。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体装置基板(1)と接続用配線電極
    (5)との間の反応を阻止する拡散障壁構造において、 該基板上に形成され、基板及び電極の構成成分元素の拡
    散を阻止する第1のバリア層(2)と、 該第1のバリア層表面に形成され、第1のバリア層の微
    構造を変化させてなる境界面(3)と、 該第1のバリア層と同じ材料よりなり、第1のバリア
    層上に該境界面と電極とで挟まれるように形成され、前
    記第1のバリア層の微構造と異なった微構造を有し、該
    成分元素の拡散を阻止する第2のバリア層(4)とより
    なることを特徴とする構造。
  2. 【請求項2】半導体装置基板(1)と接続用配線電極
    (5)との間の反応を阻止する拡散障壁構造を形成する
    方法において、 該基板上にバリア材料を堆積して第1のバリア層(2)
    を形成し、 該第1のバリア層表面(3)の微構造を変化させて該第
    1のバリア層中の微構造を該表面より消去し、 該第1のバリア層表面に前記バリア材料を堆積して第2
    のバリア層(4)を形成し、 該第2のバリア層上に該配線電極を堆積する工程よりな
    ることを特徴とする方法。
JP1097793A 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法 Expired - Fee Related JP2541657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1097793A JP2541657B2 (ja) 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9776288 1988-04-20
JP63-97762 1988-04-20
JP1097793A JP2541657B2 (ja) 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0228374A JPH0228374A (ja) 1990-01-30
JP2541657B2 true JP2541657B2 (ja) 1996-10-09

Family

ID=26438912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1097793A Expired - Fee Related JP2541657B2 (ja) 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP2541657B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201061B2 (ja) * 1993-03-05 2001-08-20 ソニー株式会社 配線構造の製造方法
JP6690333B2 (ja) * 2016-03-16 2020-04-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147434A (en) * 1980-04-18 1981-11-16 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS58157139A (ja) * 1982-03-12 1983-09-19 Fujitsu Ltd 窒化モリブデン膜の気相成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147434A (en) * 1980-04-18 1981-11-16 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS58157139A (ja) * 1982-03-12 1983-09-19 Fujitsu Ltd 窒化モリブデン膜の気相成長方法

Also Published As

Publication number Publication date
JPH0228374A (ja) 1990-01-30

Similar Documents

Publication Publication Date Title
EP0338467B1 (en) Diffusion barrier structure for a semiconductor device
US4887146A (en) Semiconductor device
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
JPS6050920A (ja) 半導体装置の製造方法
JPS61133646A (ja) 半導体装置の製造方法
JP2541657B2 (ja) 拡散障壁構造及びその製造方法
JPH0296374A (ja) 半導体装置およびその製造方法
JPS62188268A (ja) 半導体装置
KR930002672B1 (ko) 비정질 질화티타늄막을 이용한 금속배선 형성방법
JP2893686B2 (ja) 半導体装置の製造方法
JPH0126172B2 (ja)
JPH02246159A (ja) 半導体装置の配線構造及びその形成方法
JPH03102819A (ja) 半導体装置の製造方法
JPH06326051A (ja) オーミック電極及びその形成方法
JPS59181571A (ja) 半導体装置
JPS61123133A (ja) 半導体装置と電極形成方法
JPS60242619A (ja) 半導体オ−ム性電極の形成方法
JPS6160580B2 (ja)
JPH06120479A (ja) 半導体装置及びその製造方法
JP2964185B2 (ja) 半導体装置の形成方法
JPS6347962A (ja) 半導体装置
JPS609158A (ja) 半導体装置
JP2754653B2 (ja) アルミニウム配線形成方法
KR100195326B1 (ko) 반도체 집적회로 배선구조 및 그 형성 방법
JPH04250619A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees