JP2893686B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2893686B2
JP2893686B2 JP63219784A JP21978488A JP2893686B2 JP 2893686 B2 JP2893686 B2 JP 2893686B2 JP 63219784 A JP63219784 A JP 63219784A JP 21978488 A JP21978488 A JP 21978488A JP 2893686 B2 JP2893686 B2 JP 2893686B2
Authority
JP
Japan
Prior art keywords
film
oxygen
semiconductor device
titanium oxynitride
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63219784A
Other languages
English (en)
Other versions
JPH0267763A (ja
Inventor
俊樹 ▲はま▼嶋
慎治 峰岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63219784A priority Critical patent/JP2893686B2/ja
Publication of JPH0267763A publication Critical patent/JPH0267763A/ja
Application granted granted Critical
Publication of JP2893686B2 publication Critical patent/JP2893686B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例[第1図乃至第5図] H.発明の効果 (A.産業上の利用分野) 本発明は半導体装置の製造方法、特にシリコン半導体
基板と、アルミニウムあるいはアルミニウム合金からな
る電極との間にバリアメタルを介在させた半導体装置を
製造する半導体装置の製造方法に関する。
(B.発明の概要) 本発明は、上記の半導体装置の製造方法において、 バリアメタルの抵抗率を徒らに高めることなくバリア
効果を高めるため、 開口を有する絶縁膜が表面に形成されたシリコン半導
体基板上にチタンを形成し、窒素ガスと酸素ガスの和に
対する酸素ガスの比が4〜6容量%のスパッタガスによ
りチタンオキシナイトライド(TiON)膜を成膜し、アル
ミニウムあるいはアルミニウム合金からなる合金膜を成
膜することを特徴とするものである。
(C.従来技術) 現在、電極材料としても最も広く用いられているアル
ミニウムは、シリコン半導体基板との合金化反応で接合
の破壊及び劣化を招く要因となることが判明した。そし
て、デバイスの微細化により接合深さが非常に浅くなる
傾向にあるのでその接合破壊、及び劣化を防止する必要
性が生じ、そのためにアルミニウム中に1〜2%程度の
シリコンを含有させ合金化反応を防止しようとすること
が行われている。しかし、このアルミニウム中のシリコ
ンが、このアルミニウム膜のスパッタによる形成後の40
0〜450℃での熱処理の後における冷却過程で析出し、そ
の結果、コンタクトホール内にIII族元素でp型不純物
となるアルミニウムを含んだシリコン、即ちp型のシリ
コンができ、半導体基板のn型半導体領域との間にpn接
合が出来る等種々の問題をもたらす。そこで、アルミニ
ウム電極と半導体基板との間に両者の合金化を阻むバリ
アメタルを介在させる技術が採用されるようになり、月
刊Semiconductor World 1987年3月号「●メタライゼー
ション●超LSIへのバリアメタルの適用」90〜94頁にも
記載されているようにチタンナイトライドTiNがバリア
メタルとして有望視されている。
(D.発明が解決しようとする問題点) ところで、チタンナイトライドTiNにより形成したバ
リアメタルのバリア効果について本願発明者が実験を重
ねたところバリア効果が必ずしも充分ではないことが判
明した。
そこで、本願発明者は更に実験を重ねチタンナイトラ
イドに酸素を添加することによりバリア効果を高めるこ
とができることを突き止め本発明を為すに至ったのであ
り、本発明はバリアメタルのバリア効果を抵抗率を徒ら
に増大させることなく高めることを目的とする。
(E.問題点を解決するための手段) 本発明半導体装置の製造方法は上記目的を達成するた
め、開口を有する絶縁膜が表面に形成されたシリコン半
導体基板上にチタンを形成し、窒素ガスと酸素ガスの和
に対する酸素ガスの比が4〜6容量%のスパッタガスに
よりチタンオキシナイトライド(TiON)膜を成膜し、ア
ルミニウムあるいはアルミニウム合金からなる合金膜を
成膜することを特徴とする。
(F.作用) 本発明者の実験により得たところのバリアメタル形成
用スパッタガスに加える酸素の流量比とバリア効果のバ
ロメータとなる接合リーク電流との関係を示す第2図か
ら必要なバリア効果を得るには、換言すればリーク電流
を許容限界値以下にするには酸素Oの流量比を4容量%
以上にする必要があることが解る。そして、酸素Oの流
量比を4容量%以上にした場合、酸素Oの流量比とチタ
ンオキシナイトライドTiNの含有率との関係を示す第3
図から形成されるチタンオキシナイトライドTiNO膜の酸
素の含有率は3at%以上になることが解る。
一方、酸素Oの流量比を約6容量%以上にすると抵抗
率が10-2Ωcm以上となりコンタクト抵抗を許容限度を越
えて大きくすることになることが酸素Oの流量比とチタ
ンオキシナイトライド膜の抵抗率の関係を示す第4図か
ら解る。そして、酸素Oの流量比を6容量%程にした場
合、できるチタンオキシナイトライド酸素Oの含有率は
第2図から約7at%であることが解る。しかして、バリ
アメタルとして酸素Oの含有率が3〜7at%のチタンオ
キシナイトライド膜が抵抗率を許容限度内の値にしつつ
バリア効果を高くすることができ、最適といえるのであ
る。
(G.実施例)[第1図乃至第5図] 以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。
第1図は本発明半導体装置の製造方法の一つの実施例
により製造された半導体装置を示す断面図である(尚、
便宜上第1図には「実施例を示す断面図」というタイト
ルをつけた)。同図において、1はP型の半導体基板、
2は半導体基板1の選択酸化膜3の下側にあたる部分に
形成されたチャネルストッパ、4は半導体基板1の素子
形成領域内に形成されたソースあるいはドレインを成す
n+型半導体領域、5、6は層間絶縁膜で、5がSiNから
なる膜で、500Åの膜厚を有し、6がAsSGからなる膜
で、5000Åの膜厚を有している。7は層間絶縁膜5、6
に形成されたコンタクトホール、8は厚さ300Åのチタ
ン膜、9は厚さ500ÅのチタンオキシナイトライドTiON
膜で、3〜7at%の酸素を含有しており、バリアメタル
としての役割を担う。10は配線膜の本体を成す1%のシ
リコンを含有したアルミニウム合金膜で、4000Åの膜厚
を有している。該アルミニウム合金膜10は下地としてバ
リアメタルであるチタンオキシナイトライド膜9とコン
タクト抵抗を小さくするために敷かれたチタン膜8を有
し、コンタクトホール7を通して半導体領域4に接続さ
れている。
図1に示した半導体装置は、言わずもがななことであ
るが、層間絶縁膜5、6にコンタクトホール7を形成し
た後、チタン膜8及びチタンオキシナイトライド膜9に
形成し、更にその上にアルミニウム合金膜10を形成し、
しかる後、チタン膜8、チタンオキシナイトライド膜9
及びアルミニウム合金膜10をパターニングすることによ
り形成される。
ところで、第2図は、第1図に示すような構造の素子
が形成された半導体ウエハを試料としてバリアメタルで
あるチタンオキシナイトライド膜9形成用のスパッタガ
スの酸素流量比を異ならせた場合に接合リーク電流がど
う変化するかを示すところの酸素流量比と接合リーク電
流の関係図であり、同図の右肩部分は接合リーク電流の
ウエハ内測定点(5点)の位置を黒で塗りつぶして示す
ウエハの平面図である。ここで、接合リーク電流は逆バ
イアスで5.5Vの電圧を電極10と基板1との間に印加した
場合の電流値であり、一般に311pA(ペリフェリ10mで10
nA相当)が許容電流値とされ(第2図の2点鎖線がその
リーク許容限界値を示している。)、それより大きいと
好ましくない。同図において、黒丸●はチタンオキシナ
イトライド膜9形成後処理(シンター)温度を400℃に
した場合を、白丸○は同じく処理(シンター)温度を45
0℃にした場合を示している。ちなみに、最近は処理温
度が高くなる傾向にあり、450℃、60分の処理に耐える
ようにする必要がある。
さて、この第2図からスパッタガスの酸素O2の流量比
を4容量%以上にしなければならないことが明らかであ
る。ところで、スパッタガスの酸素O2の流量比がそのま
まチタンオキシナイトライド膜の酸素の含有率になるわ
けではない。第3図はスパッタガスの酸素の流量比とス
パッタにより形成されるチタンオキシナイトライド膜9
の酸素の含有率の関係を黒丸●で示すところの流量比と
含有率との関係図であり、この図から酸素O2の流量比を
4容量%にした場合チタンオキシナイトライド膜8の酸
素の含有率は3at%になり、バリアメタルとして必要な
バリア効果を持つには酸素の含有率が3at%以上でなけ
ればならないことが明らかである。ちなみに、第3図の
白丸○は窒素Nについての流量比と含有率の関係を、中
に一の入った白丸○はチタンTiについての流量比と含有
率の関係を示す。尚、チタンオキシナイトライド膜の組
成はAES(オージェ)分光により測定した。
ところで、チタンオキシナイトライド膜の酸素の含有
率を高くすればする程バリア効果を大きくすることがで
きるが、その反面においてその含有率を高くする程第4
図に示すようにチタンオキシナイトライド膜の抵抗率が
高くなる。第4図はチタンオキシナイトライド膜形成用
スパッタガスの酸素O2の流量比とスパッタにより形成さ
れたチタンオキシナイトライド膜の抵抗率の関係図であ
り、そして、チタンオキシナイトライド膜の抵抗率は10
-2Ωcmが限度で、それ以上に大きくするとコンタクト抵
抗増大の要因となり、無視できない。この第4図からチ
タンオキシナイトライド膜の抵抗率を10-2Ωcm程度以下
にするには、スパッタガスの酸素の流量比を6容量%以
下にする必要がある。そして、第3図から酸素の流量比
を6容量%にした場合チタンオキシナイトライド膜の酸
素の含有率は7at%であることが解る。しかして、バリ
アメタルとしてのチタンオキシナイトライド膜8は含有
率が3〜7at%であれば良い。そして、それをスパッタ
で形成する場合には、スパタガスの酸素O2の流量比を4
〜7容量%にすれば良いといえる。
第5図は本発明半導体装置の製造方法により製造され
る半導体装置の別の例を示す断面図(尚、第5図には便
宜上「別の実施例を示す断面図」というタイトルを付け
た)で、この半導体装置はコンタクトホール7が選択酸
化膜3のエッジに至るまで開いており、そして、1%の
シリコンを含有した第2層目のアルミニウム合金膜12が
スタックされた構造である点で第1図に示した半導体装
置と異なっているが、それ以外の点では共通している。
勿論、第1層目のチタンオキシナイトライド膜9が3〜
7at%の酸素Oを含有していることはいうまでもない。
そして、層間絶縁膜5、6にコンタクトホール7を形成
した後、チタン膜8及びチタンオキシナイトライド膜9
を形成し、更にその上にアルミニウム合金膜10を形成
し、しかる後、チタン膜8、チタンオキシナイトライド
膜9及びアルミニウム合金膜10をパターニングするとい
う各膜の形成手順も全く同じであり、そして、チタンオ
キシナイトライド膜9の形成方法も同じである。
(H.発明の効果) 以上に述べたように、本発明半導体装置の製造方法に
よれば、バリアメタルの抵抗率を許容限度を超えないよ
うにしつつバリア効果を必要な高さに高めることができ
る。
【図面の簡単な説明】
第1図は本発明半導体装置の製造方法の一つの実施例に
より製造された半導体装置を示す断面図、第2図はチタ
ンオキシナイトライド膜を形成するスパッタガスの酸素
の流量比とリーク電流との関係図、第3図はスパッタガ
スの酸素の流量比とチタンオキシナイトライド膜の酸素
の含有率との関係図、第4図はスパッタガスの酸素の流
量比とチタンオキシナイトライドの抵抗率との関係図、
第5図は本発明半導体装置の製造方法により製造された
半導体装置の別の例を示す断面図である。 符号の説明 1……シリコン半導体基板、9……バリアメタル(チタ
ンオキシナイトライド膜)、10、12……アルミニウム合
金からなる電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 29/41 - 29/45 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン半導体基板上の絶縁膜に開口を形
    成する工程と、 上記シリコン半導体基板上にチタンを成膜する工程と、 窒素ガスと酸素ガスの和に対する酸素ガスの比が4〜6
    容量%のスパッタガスによりチタンオキシナイトライド
    (TiON)膜を成膜する工程と、 アルミニウムあるいはアルミニウム合金からなる合金膜
    を成膜する工程と、 を含むことを特徴とする半導体装置の製造方法
JP63219784A 1988-09-02 1988-09-02 半導体装置の製造方法 Expired - Lifetime JP2893686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63219784A JP2893686B2 (ja) 1988-09-02 1988-09-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63219784A JP2893686B2 (ja) 1988-09-02 1988-09-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0267763A JPH0267763A (ja) 1990-03-07
JP2893686B2 true JP2893686B2 (ja) 1999-05-24

Family

ID=16740955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63219784A Expired - Lifetime JP2893686B2 (ja) 1988-09-02 1988-09-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2893686B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
US5969423A (en) 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US6222271B1 (en) 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JP4030556B2 (ja) * 2005-06-30 2008-01-09 シャープ株式会社 窒化物半導体レーザ素子および窒化物半導体レーザ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appl,Phys.Left,47[5](1985)(米)p.471−472

Also Published As

Publication number Publication date
JPH0267763A (ja) 1990-03-07

Similar Documents

Publication Publication Date Title
JP3131982B2 (ja) 半導体装置、半導体メモリ及び半導体装置の製造方法
KR100243286B1 (ko) 반도체 장치의 제조방법
US4910578A (en) Semiconductor device having a metal electrode interconnection film with two layers of silicide
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
US4903117A (en) Semiconductor device
JP2893686B2 (ja) 半導体装置の製造方法
JPH0194664A (ja) 電界効果トランジスタ
JPH05504867A (ja) 集積回路の製造にモリブデン・プラグを使用するプロセス強化
EP0209654B1 (en) Semiconductor device having wiring electrodes
JPH0361346B2 (ja)
US5045497A (en) Method of making a schottky electrode
JP3362712B2 (ja) 半導体装置、それを用いた半導体メモリ及びcmos半導体集積回路並びにその半導体装置の製造方法
JPS61274366A (ja) 高耐圧半導体装置
JP2761032B2 (ja) 半導体装置
JPH0126172B2 (ja)
JPS5848459A (ja) 半導体装置
JP3164105B2 (ja) 半導体装置、それを用いた半導体メモリ及びcmos半導体集積回路並びにその半導体装置の製造方法
JP2553231B2 (ja) 半導体装置及びその製造方法
JPH0441510B2 (ja)
JPS6347962A (ja) 半導体装置
JPH01287963A (ja) 半導体装置の製造方法
JPS6313326A (ja) 半導体装置の製造方法
JPH0554269B2 (ja)
JPS6089974A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 10