JPH06120479A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06120479A JPH06120479A JP26627692A JP26627692A JPH06120479A JP H06120479 A JPH06120479 A JP H06120479A JP 26627692 A JP26627692 A JP 26627692A JP 26627692 A JP26627692 A JP 26627692A JP H06120479 A JPH06120479 A JP H06120479A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- aln
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】配線構造にＴｉ、ＴｉＮバリアメタルを有する
半導体素子において、優れた耐熱性、電気特性を有する
半導体素子を簡便なプロセスで実現する 【構成】半導体基板の所定領域に形成された不純物領域
と、該不純物領域の上部に開孔部を有する層間絶縁膜
と、少なくとも不純物をドープしたバリア層を有する。 【効果】バリアメタルのバリア性が向上し、高アスペク
ト比でのボトムカバレージ悪化にに際しても、耐熱性が
確保される。バリアメタルによる不純物拡散層中の不純
物の吸収を抑え、良好な電気特性を得る。
半導体素子において、優れた耐熱性、電気特性を有する
半導体素子を簡便なプロセスで実現する 【構成】半導体基板の所定領域に形成された不純物領域
と、該不純物領域の上部に開孔部を有する層間絶縁膜
と、少なくとも不純物をドープしたバリア層を有する。 【効果】バリアメタルのバリア性が向上し、高アスペク
ト比でのボトムカバレージ悪化にに際しても、耐熱性が
確保される。バリアメタルによる不純物拡散層中の不純
物の吸収を抑え、良好な電気特性を得る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、配線構造にＴｉ、ＴｉＮバリアメタル
を有する半導体素子において、優れた耐熱性、電気特性
を有する半導体素子を簡便なプロセスで実現する素子構
造及び製造方法に関する。
に係わり、特に、配線構造にＴｉ、ＴｉＮバリアメタル
を有する半導体素子において、優れた耐熱性、電気特性
を有する半導体素子を簡便なプロセスで実現する素子構
造及び製造方法に関する。
【０００２】
【従来の技術】図３は、従来の半導体装置の断面図の一
例である。図３に示すように、半導体基板内の不純物拡
散層３０２の上にコンタクトホール３０４を開口しバリ
アメタルとしてＴｉ層３０５、ＴｉＮ層３０６を形成す
る。コンタクトホール３０４のホール径が小さい場合
は、タングステンプラグ３０７が形成される場合もあ
る。その上にＡｌ−Ｃｕ合金などにより配線層３０８を
形成する。コンタクトホール３０４におけるバリアメタ
ルＴｉ層３０５、ＴｉＮ層３０６は、半導体基板のシリ
コンと配線に用いる金属の反応防止、埋め込み金属の密
着性の改善などの目的で使用されるものであり、おもに
スパッタ法により形成される。
例である。図３に示すように、半導体基板内の不純物拡
散層３０２の上にコンタクトホール３０４を開口しバリ
アメタルとしてＴｉ層３０５、ＴｉＮ層３０６を形成す
る。コンタクトホール３０４のホール径が小さい場合
は、タングステンプラグ３０７が形成される場合もあ
る。その上にＡｌ−Ｃｕ合金などにより配線層３０８を
形成する。コンタクトホール３０４におけるバリアメタ
ルＴｉ層３０５、ＴｉＮ層３０６は、半導体基板のシリ
コンと配線に用いる金属の反応防止、埋め込み金属の密
着性の改善などの目的で使用されるものであり、おもに
スパッタ法により形成される。
【０００３】
【発明が解決しようとする課題】従来の半導体装置にお
いては、 （１）バリアメタルとしてのＴｉ、ＴｉＮ層は、半導体
装置の高集積化でコンタクトホールのアスペクト比が高
くなるにしたがって、ホール底のボトムカバレージが悪
化し、従来より薄い膜厚でバリア性を保持し、耐熱性を
確保する必要がある。ＴｉＮ層のバリア性が不十分な場
合、高温において配線層に用いられている金属が半導体
基板内部に侵食してスパイク３０９を形成し、リーク電
流の増加による半導体装置の破壊を生ずる。
いては、 （１）バリアメタルとしてのＴｉ、ＴｉＮ層は、半導体
装置の高集積化でコンタクトホールのアスペクト比が高
くなるにしたがって、ホール底のボトムカバレージが悪
化し、従来より薄い膜厚でバリア性を保持し、耐熱性を
確保する必要がある。ＴｉＮ層のバリア性が不十分な場
合、高温において配線層に用いられている金属が半導体
基板内部に侵食してスパイク３０９を形成し、リーク電
流の増加による半導体装置の破壊を生ずる。
【０００４】（２）Ｔｉ層またはＴｉＮ層内部への不純
物拡散層３０２中のＰ型不純物原子、Ｎ型不純物原子の
移動で、不純物拡散層の表面にキャリアー密度が低下し
た高抵抗層３１０が生じコンタクト抵抗が上昇する。
物拡散層３０２中のＰ型不純物原子、Ｎ型不純物原子の
移動で、不純物拡散層の表面にキャリアー密度が低下し
た高抵抗層３１０が生じコンタクト抵抗が上昇する。
【０００５】という問題があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、 （１）半導体基板と、該半導体基板の所定領域に形成さ
れた不純物領域と、該不純物領域の上部に開孔部を有す
る層間絶縁膜と、少なくともチタンと窒素を主たる構成
元素とするバリア層を有し、該バリア層は、ＢＮまたは
ＡｌＮを含有していることを特徴とする。
れた不純物領域と、該不純物領域の上部に開孔部を有す
る層間絶縁膜と、少なくともチタンと窒素を主たる構成
元素とするバリア層を有し、該バリア層は、ＢＮまたは
ＡｌＮを含有していることを特徴とする。
【０００７】（２）該バリア層のＢＮまたはＡｌＮの濃
度が１０17ｃｍ-3以上かつ１０20ｃｍ-3以下であること
を特徴とする。
度が１０17ｃｍ-3以上かつ１０20ｃｍ-3以下であること
を特徴とする。
【０００８】（３）半導体基板と、該半導体基板の所定
領域に形成された不純物領域と、該不純物領域の上部に
開孔部を有する層間絶縁膜と、少なくともチタンと窒素
を主たる構成元素とするバリア層を有し、該バリア層
は、Ｎ型不純物であるＰまたはＡｓ、またはＰ型不純物
であるＢまたはＡｌを含有していることを特徴とする。
領域に形成された不純物領域と、該不純物領域の上部に
開孔部を有する層間絶縁膜と、少なくともチタンと窒素
を主たる構成元素とするバリア層を有し、該バリア層
は、Ｎ型不純物であるＰまたはＡｓ、またはＰ型不純物
であるＢまたはＡｌを含有していることを特徴とする。
【０００９】本発明の半導体装置の製造方法は、 （４）半導体基板に拡散層を形成する工程と、該拡散層
を覆う層間絶縁膜を形成する工程と、該拡散層上の層間
絶縁膜にコンタクト孔を開ける工程と、チタンと窒素を
主たる構成元素とし、ＢＮまたはＡｌＮを含有するバリ
ア層を形成する工程と金属配線層を形成する工程を少な
くとも有することを特徴とする。
を覆う層間絶縁膜を形成する工程と、該拡散層上の層間
絶縁膜にコンタクト孔を開ける工程と、チタンと窒素を
主たる構成元素とし、ＢＮまたはＡｌＮを含有するバリ
ア層を形成する工程と金属配線層を形成する工程を少な
くとも有することを特徴とする。
【００１０】（５）該バリア層のＢＮまたはＡｌＮの濃
度が１０17ｃｍ-3以上かつ１０20ｃｍ-3以下であること
を特徴とする。
度が１０17ｃｍ-3以上かつ１０20ｃｍ-3以下であること
を特徴とする。
【００１１】（６）半導体基板に拡散層を形成する工程
と、該拡散層を覆う層間絶縁膜を形成する工程と、該拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、チ
タンと窒素を主たる構成元素とし、Ｎ型不純物であるＰ
またはＡｓ、またはＰ型不純物であるＢまたはＡｌを含
有するバリア層を形成する工程と金属配線層を形成する
工程を少なくとも有することを特徴とする。
と、該拡散層を覆う層間絶縁膜を形成する工程と、該拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、チ
タンと窒素を主たる構成元素とし、Ｎ型不純物であるＰ
またはＡｓ、またはＰ型不純物であるＢまたはＡｌを含
有するバリア層を形成する工程と金属配線層を形成する
工程を少なくとも有することを特徴とする。
【００１２】
【作用】バリア層のＴｉＮがＡｌＮ、ＢＮを含む場合、
ＴｉＮ結晶の粒界にＡｌＮ、ＢＮが偏析した構造をつく
るため、粒界における原子の移動を抑制する。
ＴｉＮ結晶の粒界にＡｌＮ、ＢＮが偏析した構造をつく
るため、粒界における原子の移動を抑制する。
【００１３】また、Ｎ型不純物であるＰまたはＡｓ、ま
たはＰ型不純物であるＢまたはＡｌはＴｉＮ結晶中の組
織に入り込み、ピンニングにより転位の移動を抑制し、
半導体基板中のＳｉや配線層に用いられているＡｌ、タ
ングステンプラグに用いられているＷなどの原子のＴｉ
Ｎ中での拡散速度を低下させる。
たはＰ型不純物であるＢまたはＡｌはＴｉＮ結晶中の組
織に入り込み、ピンニングにより転位の移動を抑制し、
半導体基板中のＳｉや配線層に用いられているＡｌ、タ
ングステンプラグに用いられているＷなどの原子のＴｉ
Ｎ中での拡散速度を低下させる。
【００１４】また、Ｔｉ層およびＴｉＮ層の中にドープ
された不純物は、半導体基板の不純物拡散層中にドープ
されているＮ型不純物であるＰまたはＡｓ、またはＰ型
不純物であるＢが、Ｔｉ層とＴｉＮ層の中に吸収されコ
ンタクトの不純物拡散層のキャリアー密度を低下させ、
コンタクトの電気特性を悪化させることを防止する。
された不純物は、半導体基板の不純物拡散層中にドープ
されているＮ型不純物であるＰまたはＡｓ、またはＰ型
不純物であるＢが、Ｔｉ層とＴｉＮ層の中に吸収されコ
ンタクトの不純物拡散層のキャリアー密度を低下させ、
コンタクトの電気特性を悪化させることを防止する。
【００１５】
【実施例】本発明の実施例を図面を用いて詳細に説明す
る。
る。
【００１６】図１は、本発明の実施例における半導体装
置の断面図の一例である。
置の断面図の一例である。
【００１７】図１において、１０１はシリコン基板、１
０２は不純物拡散層、１０３は酸化膜、１０４はコンタ
クトホール、１０５はＴｉ層、１０６はＴｉＮ層、１０
７はタングステンプラグ、１０８は配線層である。Ｔｉ
Ｎ層１０６の膜中には、ＡｌＮまたはＢＮが含まれてい
る。
０２は不純物拡散層、１０３は酸化膜、１０４はコンタ
クトホール、１０５はＴｉ層、１０６はＴｉＮ層、１０
７はタングステンプラグ、１０８は配線層である。Ｔｉ
Ｎ層１０６の膜中には、ＡｌＮまたはＢＮが含まれてい
る。
【００１８】図２は、本発明の半導体装置の製造方法の
製造工程を示した断面図である。まず、Ｎ型シリコン基
板２０１（比抵抗１０Ωｃｍ）にＭＯＳトランジスタを
形成する。ソース、及びドレインの不純物拡散層２０２
の不純物濃度は、表面付近で、Ｐ型のＭＯＳトランジス
タでＢが１０18〜１０20／ｃｍ3、Ｎ型のＭＯＳトラン
ジスタでＡｓが１０18〜１０21／ｃｍ3である。次に、
酸化膜２０３を５００ｎｍ形成し、フォトエッチングに
よって不純物拡散層２０２上に０．３〜１．０μｍのコ
ンタクトホール２０４を設ける。この時、絶縁膜である
酸化膜２０３はＣＶＤ法によって形成する（図２ａ）。
製造工程を示した断面図である。まず、Ｎ型シリコン基
板２０１（比抵抗１０Ωｃｍ）にＭＯＳトランジスタを
形成する。ソース、及びドレインの不純物拡散層２０２
の不純物濃度は、表面付近で、Ｐ型のＭＯＳトランジス
タでＢが１０18〜１０20／ｃｍ3、Ｎ型のＭＯＳトラン
ジスタでＡｓが１０18〜１０21／ｃｍ3である。次に、
酸化膜２０３を５００ｎｍ形成し、フォトエッチングに
よって不純物拡散層２０２上に０．３〜１．０μｍのコ
ンタクトホール２０４を設ける。この時、絶縁膜である
酸化膜２０３はＣＶＤ法によって形成する（図２ａ）。
【００１９】次に、スパッタ法によって、全面にＴｉ層
２０５を形成する。Ｔｉの膜厚は、コンタクトホールの
底面において５〜５０ｎｍとする。Ｔｉ層２０５を形成
する目的は、ＴｉＮ層２０６の形成時に、窒化反応性ス
パッタを行うことによる基板への窒素の影響を防止する
こと、および５５０〜７００℃の熱処理によるシリコン
とチタンの反応でチタンシリサイドを生成させ、コンタ
クトの電気的特性を向上させることである（図２ｂ）。
２０５を形成する。Ｔｉの膜厚は、コンタクトホールの
底面において５〜５０ｎｍとする。Ｔｉ層２０５を形成
する目的は、ＴｉＮ層２０６の形成時に、窒化反応性ス
パッタを行うことによる基板への窒素の影響を防止する
こと、および５５０〜７００℃の熱処理によるシリコン
とチタンの反応でチタンシリサイドを生成させ、コンタ
クトの電気的特性を向上させることである（図２ｂ）。
【００２０】次に、Ｔｉを主成分としたＡｌまたはＢを
含むターゲットを用いた、窒素雰囲気中での反応性スパ
ッタによりＡｌＮまたはＢＮを含有したＴｉＮ層２０６
を形成する。ＴｉＮの膜厚は、コンタクトホールの底面
において８〜１００ｎｍとなるのが望ましい（図２
ｃ）。
含むターゲットを用いた、窒素雰囲気中での反応性スパ
ッタによりＡｌＮまたはＢＮを含有したＴｉＮ層２０６
を形成する。ＴｉＮの膜厚は、コンタクトホールの底面
において８〜１００ｎｍとなるのが望ましい（図２
ｃ）。
【００２１】次に、タングステンプラグ２０７を、ＣＶ
Ｄによる堆積とエッチバックの組み合わせによりコンタ
クトホール２０４内に形成し、その上からＡｌをスパッ
タ法で堆積し、フォトリソグラフィー技術を用いてエッ
チングを行い配線層２０８を形成する（図２ｄ）。
Ｄによる堆積とエッチバックの組み合わせによりコンタ
クトホール２０４内に形成し、その上からＡｌをスパッ
タ法で堆積し、フォトリソグラフィー技術を用いてエッ
チングを行い配線層２０８を形成する（図２ｄ）。
【００２２】ＡｌＮまたはＢＮを含むＴｉＮ層２０６に
おいて、良導電性を示すＴｉＮに対し、ＡｌＮとＢＮは
絶縁性を示す物質であるので、ＴｉＮ層中のＡｌＮ、Ｂ
Ｎの含有量は導電性を損なわない程度に低いものでなけ
ればならなず、ＴｉＮ中のＡｌＮまたはＢＮの濃度は１
０20／ｃｍ3以下であることが好ましい。図４は、Ｔｉ
Ｎ中のＡｌとＢの濃度と、コンタクトの抵抗値の平均値
の関係を示した図である。図４において縦軸はコンタク
ト抵抗、横軸はＡｌとＢの濃度を示す。コンタクト抵抗
はケルビン法により測定し、５８チップの平均をとっ
た。抵抗測定時の印加電流は２ｍＡとした。ＴｉＮ中の
ＡｌとＢの濃度はＳＩＭＳによる分析で測定した。図４
に示すようにＡｌＮとＢＮがＴｉＮ層２０６中に１０19
／ｃｍ3を越えて存在する場合、急激なコンタクト抵抗
値の上昇が見られる。
おいて、良導電性を示すＴｉＮに対し、ＡｌＮとＢＮは
絶縁性を示す物質であるので、ＴｉＮ層中のＡｌＮ、Ｂ
Ｎの含有量は導電性を損なわない程度に低いものでなけ
ればならなず、ＴｉＮ中のＡｌＮまたはＢＮの濃度は１
０20／ｃｍ3以下であることが好ましい。図４は、Ｔｉ
Ｎ中のＡｌとＢの濃度と、コンタクトの抵抗値の平均値
の関係を示した図である。図４において縦軸はコンタク
ト抵抗、横軸はＡｌとＢの濃度を示す。コンタクト抵抗
はケルビン法により測定し、５８チップの平均をとっ
た。抵抗測定時の印加電流は２ｍＡとした。ＴｉＮ中の
ＡｌとＢの濃度はＳＩＭＳによる分析で測定した。図４
に示すようにＡｌＮとＢＮがＴｉＮ層２０６中に１０19
／ｃｍ3を越えて存在する場合、急激なコンタクト抵抗
値の上昇が見られる。
【００２３】ＴｉＮ層２０６がＡｌＮ、ＢＮを含む場
合、ＴｉＮ結晶の粒界にＡｌＮ、ＢＮが偏析した構造を
つくるため、粒界における原子の移動を抑制し、バリア
メタルのバリア性の向上、配線材料の熱拡散の防止を図
ることができる。図５はＴｉＮ中のＡｌとＢの濃度と、
リーク電流の増加率を示した図である。図５において縦
軸は耐熱試験前のリーク電流と試験後のリーク電流の比
をとったリーク電流増加率、縦軸はＡｌとＢの濃度を示
す。ＴｉＮ中のＡｌとＢの濃度はＳＩＭＳによる分析で
測定した。リーク電流の測定値は、拡散層とシリコン基
板の間に５Ｖの逆バイアス電圧をかけた場合の電流値と
した。耐熱試験は、４５０℃で１時間の熱処理とした。
図５に示すように、ＡｌＮとＢＮの濃度が１０17を越え
てＴｉＮ中に存在する場合、リーク電流の増加は見られ
ず、良好な耐熱性を示した。
合、ＴｉＮ結晶の粒界にＡｌＮ、ＢＮが偏析した構造を
つくるため、粒界における原子の移動を抑制し、バリア
メタルのバリア性の向上、配線材料の熱拡散の防止を図
ることができる。図５はＴｉＮ中のＡｌとＢの濃度と、
リーク電流の増加率を示した図である。図５において縦
軸は耐熱試験前のリーク電流と試験後のリーク電流の比
をとったリーク電流増加率、縦軸はＡｌとＢの濃度を示
す。ＴｉＮ中のＡｌとＢの濃度はＳＩＭＳによる分析で
測定した。リーク電流の測定値は、拡散層とシリコン基
板の間に５Ｖの逆バイアス電圧をかけた場合の電流値と
した。耐熱試験は、４５０℃で１時間の熱処理とした。
図５に示すように、ＡｌＮとＢＮの濃度が１０17を越え
てＴｉＮ中に存在する場合、リーク電流の増加は見られ
ず、良好な耐熱性を示した。
【００２４】ＢＮを含むＴｉＮ層２０６の作成方法とし
ては、図２ｃの工程において、ＴｉＮを反応性スパッタ
により形成し、４５０〜８００℃の熱処理を行うことに
より、半導体基板中の不純物拡散層２０２にドープされ
ているＢをＴｉＮ層へ拡散させ、ＴｉＮ中にＢＮを形成
させることもできる。
ては、図２ｃの工程において、ＴｉＮを反応性スパッタ
により形成し、４５０〜８００℃の熱処理を行うことに
より、半導体基板中の不純物拡散層２０２にドープされ
ているＢをＴｉＮ層へ拡散させ、ＴｉＮ中にＢＮを形成
させることもできる。
【００２５】ＢＮ、ＡｌＮを含むＴｉＮ層２０６をスパ
ッタで堆積する方法の他に、Ｔｉを主成分としたＡｌ、
Ｂの元素からなるターゲットを用いたスパッタでＴｉ、
Ａｌ、Ｂを堆積した後に、アンモニア雰囲気で３００℃
以上の熱処理を行い、Ｔｉ、Ａｌ、Ｂを窒化させること
でもＢＮ、ＡｌＮを含むＴｉＮ層を形成できる。また、
Ｔｉのみの成分をもつターゲットを用いたスパッタでＴ
ｉをあらかじめ堆積し、４５０〜８００℃の熱処理によ
り不純物拡散層内のＢをＴｉ層中に拡散させた後に、ア
ンモニア雰囲気で３００℃以上の熱処理を行い、Ｔｉ、
Ｂを窒化させることでＢＮを含むＴｉＮ層を形成するこ
ともできる。
ッタで堆積する方法の他に、Ｔｉを主成分としたＡｌ、
Ｂの元素からなるターゲットを用いたスパッタでＴｉ、
Ａｌ、Ｂを堆積した後に、アンモニア雰囲気で３００℃
以上の熱処理を行い、Ｔｉ、Ａｌ、Ｂを窒化させること
でもＢＮ、ＡｌＮを含むＴｉＮ層を形成できる。また、
Ｔｉのみの成分をもつターゲットを用いたスパッタでＴ
ｉをあらかじめ堆積し、４５０〜８００℃の熱処理によ
り不純物拡散層内のＢをＴｉ層中に拡散させた後に、ア
ンモニア雰囲気で３００℃以上の熱処理を行い、Ｔｉ、
Ｂを窒化させることでＢＮを含むＴｉＮ層を形成するこ
ともできる。
【００２６】また、ＢＮ、ＡｌＮを含むＴｉＮ層をスパ
ッタで堆積する方法の他に、ＮＨ3、ＴｉＣｌ4等の原料
ガスによるＣＶＤを用い、原料ガスにＢ、Ａｌ系の不純
物ガスをドーピングすることでＢＮ、ＡｌＮを含むＴｉ
Ｎ層を形成することもできる。
ッタで堆積する方法の他に、ＮＨ3、ＴｉＣｌ4等の原料
ガスによるＣＶＤを用い、原料ガスにＢ、Ａｌ系の不純
物ガスをドーピングすることでＢＮ、ＡｌＮを含むＴｉ
Ｎ層を形成することもできる。
【００２７】続いて、第２の実施例について説明する。
【００２８】Ｔｉ層１０５並びにＴｉＮ層１０６にＮ型
不純物であるＰまたはＡｓ、またはＰ型不純物であるＢ
またはＡｌをドープする。
不純物であるＰまたはＡｓ、またはＰ型不純物であるＢ
またはＡｌをドープする。
【００２９】Ｎ型不純物であるＰまたはＡｓ、またはＰ
型不純物であるＢまたはＡｌはＴｉＮ結晶中の組織に入
り込み、ピンニングにより転位の移動を抑制し、半導体
基板中のＳｉや配線層１０８に用いられているＡｌ、タ
ングステンプラグに用いられているＷなどの原子のＴｉ
Ｎ中での拡散速度を低下させ、耐熱性の向上を図ること
ができる。
型不純物であるＢまたはＡｌはＴｉＮ結晶中の組織に入
り込み、ピンニングにより転位の移動を抑制し、半導体
基板中のＳｉや配線層１０８に用いられているＡｌ、タ
ングステンプラグに用いられているＷなどの原子のＴｉ
Ｎ中での拡散速度を低下させ、耐熱性の向上を図ること
ができる。
【００３０】Ｔｉ層１０５およびＴｉＮ層１０６の中に
ドープされた不純物は、半導体基板の不純物拡散層１０
２中にドープされているＮ型不純物であるＰまたはＡ
ｓ、またはＰ型不純物であるＢが、Ｔｉ層１０５とＴｉ
Ｎ層１０６の中に吸収されコンタクトの不純物拡散層の
キャリアー密度を低下させ、コンタクトの電気特性を悪
化させることを防止する。Ｔｉ、またはＴｉＮ中に不純
物があらかじめ固溶限度を越えて存在することで不純物
拡散層１０２中の不純物の侵入を防ぐ。不純物の吸収の
防止の効果は、Ｔｉ層１０５、またはＴｉＮ層１０６に
不純物が僅かでも存在するだけで生ずる。
ドープされた不純物は、半導体基板の不純物拡散層１０
２中にドープされているＮ型不純物であるＰまたはＡ
ｓ、またはＰ型不純物であるＢが、Ｔｉ層１０５とＴｉ
Ｎ層１０６の中に吸収されコンタクトの不純物拡散層の
キャリアー密度を低下させ、コンタクトの電気特性を悪
化させることを防止する。Ｔｉ、またはＴｉＮ中に不純
物があらかじめ固溶限度を越えて存在することで不純物
拡散層１０２中の不純物の侵入を防ぐ。不純物の吸収の
防止の効果は、Ｔｉ層１０５、またはＴｉＮ層１０６に
不純物が僅かでも存在するだけで生ずる。
【００３１】製造工程を示した図２において、Ｔｉ層２
０５の堆積の工程（図２ｂ）、及びＴｉＮ層２０６の堆
積の工程（図２ｃ）で、Ｎ型不純物であるＰまたはＡ
ｓ、またはＰ型不純物であるＢまたはＡｌを含有したＴ
ｉターゲットを用い、Ｔｉ層２０５並びにＴｉＮ層２０
６中に不純物を含ませる。
０５の堆積の工程（図２ｂ）、及びＴｉＮ層２０６の堆
積の工程（図２ｃ）で、Ｎ型不純物であるＰまたはＡ
ｓ、またはＰ型不純物であるＢまたはＡｌを含有したＴ
ｉターゲットを用い、Ｔｉ層２０５並びにＴｉＮ層２０
６中に不純物を含ませる。
【００３２】Ｎ型不純物であるＰまたはＡｓ、またはＰ
型不純物であるＢを含むＴｉ層２０５、及びＴｉＮ層２
０６の作成方法としては、純Ｔｉのターゲットを用いた
スパッタでＴｉとＴｉＮを堆積し、４５０〜８００℃で
の熱処理を行うことにより、半導体基板中の不純物拡散
層２０２にドープされているＮ型不純物であるＰまたは
Ａｓ、またはＰ型不純物であるＢを、Ｔｉ層２０５、及
びＴｉＮ層２０６へ拡散させることでも形成できる。
型不純物であるＢを含むＴｉ層２０５、及びＴｉＮ層２
０６の作成方法としては、純Ｔｉのターゲットを用いた
スパッタでＴｉとＴｉＮを堆積し、４５０〜８００℃で
の熱処理を行うことにより、半導体基板中の不純物拡散
層２０２にドープされているＮ型不純物であるＰまたは
Ａｓ、またはＰ型不純物であるＢを、Ｔｉ層２０５、及
びＴｉＮ層２０６へ拡散させることでも形成できる。
【００３３】また、不純物を含むＴｉ層２０５、及びＴ
ｉＮ層２０６をスパッタで堆積する方法の他に、Ｎ
Ｈ3、ＴｉＣｌ4等の原料ガスによるＣＶＤ法を用い、原
料ガスにＮ型不純物であるＰまたはＡｓ、またはＰ型不
純物であるＢまたはＡｌの化合物であるガスをドーピン
グすることで不純物を含むＴｉ層２０５、及びＴｉＮ層
２０６を形成することもできる。
ｉＮ層２０６をスパッタで堆積する方法の他に、Ｎ
Ｈ3、ＴｉＣｌ4等の原料ガスによるＣＶＤ法を用い、原
料ガスにＮ型不純物であるＰまたはＡｓ、またはＰ型不
純物であるＢまたはＡｌの化合物であるガスをドーピン
グすることで不純物を含むＴｉ層２０５、及びＴｉＮ層
２０６を形成することもできる。
【００３４】また、不純物を含まないＴｉ層、及びＴｉ
Ｎ層を形成した後、４５０〜８００℃の熱処理を行うこ
とにより、半導体基板中の不純物拡散層２０２にドープ
されているＮ型不純物であるＰまたはＡｓ、またはＰ型
不純物であるＢをＴｉ層２０５、及びＴｉＮ層２０６へ
拡散させる方法もある。
Ｎ層を形成した後、４５０〜８００℃の熱処理を行うこ
とにより、半導体基板中の不純物拡散層２０２にドープ
されているＮ型不純物であるＰまたはＡｓ、またはＰ型
不純物であるＢをＴｉ層２０５、及びＴｉＮ層２０６へ
拡散させる方法もある。
【００３５】以上述べたように、本発明に基づく半導体
装置によれば、コンタクトホールのアスペクト比の上昇
によるＴｉ，ＴｉＮバリアメタルのボトムカバレージの
低下に対しても、従来より薄い膜厚で充分な耐熱性を確
保することができ、半導体装置の高集積化を図ることが
できる。また、バリアメタルによる、半導体基板中の不
純物吸収をおさえることで、不純物拡散層表面での高抵
抗層の発生を抑制し、良好なコンタクトの電気特性を得
ることができる。また、これらのＴｉ、ＴｉＮバリアメ
タルを有する半導体装置の製造は、従来のバリアメタル
の形成のプロセスに、僅かな修正を加えるだけの簡便な
プロセスで行うことができる。
装置によれば、コンタクトホールのアスペクト比の上昇
によるＴｉ，ＴｉＮバリアメタルのボトムカバレージの
低下に対しても、従来より薄い膜厚で充分な耐熱性を確
保することができ、半導体装置の高集積化を図ることが
できる。また、バリアメタルによる、半導体基板中の不
純物吸収をおさえることで、不純物拡散層表面での高抵
抗層の発生を抑制し、良好なコンタクトの電気特性を得
ることができる。また、これらのＴｉ、ＴｉＮバリアメ
タルを有する半導体装置の製造は、従来のバリアメタル
の形成のプロセスに、僅かな修正を加えるだけの簡便な
プロセスで行うことができる。
【００３６】尚、本発明は、図１の実施例に限らず、半
導体素子の配線構造全般に広く応用できる。
導体素子の配線構造全般に広く応用できる。
【００３７】
【発明の効果】以上述べたように、本発明によれば、半
導体装置の高集積化でコンタクトホールのアスペクト比
が増大し、ホール底のバリアメタルのボトムカバレージ
が悪化した状態でも耐熱性を確保し、また、良好なコン
タクトの電気特性をあたえるＴｉ、ＴｉＮバリアメタル
を有する半導体装置を簡便なプロセスで形成することが
できた。
導体装置の高集積化でコンタクトホールのアスペクト比
が増大し、ホール底のバリアメタルのボトムカバレージ
が悪化した状態でも耐熱性を確保し、また、良好なコン
タクトの電気特性をあたえるＴｉ、ＴｉＮバリアメタル
を有する半導体装置を簡便なプロセスで形成することが
できた。
【図１】本発明の実施例における半導体装置の断面図で
ある。
ある。
【図２】本発明の実施例における半導体装置の製造工程
図である。
図である。
【図３】従来の半導体装置の断面図である。
【図４】ＴｉＮ中のＡｌとＢの濃度とコンタクト抵抗と
の関係を示す図である。
の関係を示す図である。
【図５】ＴｉＮ中のＡｌとＢの濃度とリーク電流の増加
率との関係を示す図である。
率との関係を示す図である。
１０１、２０１、３０１・・・・・・シリコン基板 １０２、２０２、３０２・・・・・・不純物拡散層 １０３、２０３、３０３・・・・・・酸化膜 １０４、２０４、３０４・・・・・・コンタクトホール １０５、２０５、３０５・・・・・・Ｔｉ層 １０６、２０６、３０６・・・・・・ＴｉＮ層 １０７、２０７、３０７・・・・・・タングステンプラ
グ １０８、２０８、３０８・・・・・・配線層 ３０９・・・・・・スパイク ３１０・・・・・・高抵抗層
グ １０８、２０８、３０８・・・・・・配線層 ３０９・・・・・・スパイク ３１０・・・・・・高抵抗層
Claims (6)
- 【請求項１】 半導体基板と、該半導体基板の所定領域
に形成された不純物領域と、該不純物領域の上部に開孔
部を有する層間絶縁膜と、少なくともチタンと窒素を主
たる構成元素とするバリア層を有し、該バリア層がＢＮ
またはＡｌＮを含むことを特徴とする半導体装置。 - 【請求項２】 半導体基板と、該半導体基板の所定領域
に形成された不純物領域と、該不純物領域の上部に開孔
部を有する層間絶縁膜と、少なくともチタンと窒素を主
たる構成元素とするバリア層を有し、該バリア層がＮ型
不純物であるＰまたはＡｓ、またはＰ型不純物であるＢ
またはＡｌを含むことを特徴とする半導体装置。 - 【請求項３】 半導体基板に拡散層を形成する工程と、
該拡散層を覆う層間絶縁膜を形成する工程と、該拡散層
上の層間絶縁膜にコンタクト孔を開ける工程と、チタン
と窒素を主たる構成元素とし、ＢＮまたはＡｌＮを含有
するバリア層を形成する工程と金属配線層を形成する工
程を少なくとも有することを特徴とする半導体装置の製
造方法。 - 【請求項４】 半導体基板に拡散層を形成する工程と、
該拡散層を覆う層間絶縁膜を形成する工程と、該拡散層
上の層間絶縁膜にコンタクト孔を開ける工程と、チタン
と窒素を主たる構成元素とし、Ｎ型不純物であるＰまた
はＡｓ、またはＰ型不純物であるＢまたはＡｌを含有す
るバリア層を形成する工程と金属配線層を形成する工程
を少なくとも有することを特徴とする半導体装置の製造
方法。 - 【請求項５】 該バリア層のＢＮまたはＡｌＮの濃度が
１０17ｃｍ-3以上かつ１０20ｃｍ-3以下であることを特
徴とする請求項１記載の半導体装置。 - 【請求項６】 該バリア層のＢＮまたはＡｌＮの濃度が
１０17ｃｍ-3以上かつ１０20ｃｍ-3以下であることを特
徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26627692A JPH06120479A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26627692A JPH06120479A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120479A true JPH06120479A (ja) | 1994-04-28 |
Family
ID=17428715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26627692A Pending JPH06120479A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120479A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
| KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
| KR100414745B1 (ko) * | 1996-12-31 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US20180331118A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multi-layer barrier for cmos under array type memory device and method of making thereof |
-
1992
- 1992-10-05 JP JP26627692A patent/JPH06120479A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414745B1 (ko) * | 1996-12-31 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
| KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
| US20180331118A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multi-layer barrier for cmos under array type memory device and method of making thereof |
| US11296112B2 (en) | 2017-05-12 | 2022-04-05 | Sandisk Technologies Llc | Multi-layer barrier for CMOS under array type memory device and method of making thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930363B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| US6913997B2 (en) | Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices | |
| JP3191728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| US5612253A (en) | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process | |
| JPH0652788B2 (ja) | 集積半導体回路 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| US5795796A (en) | Method of fabricating metal line structure | |
| US6239492B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same | |
| EP0769808A2 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08116057A (ja) | 半導体装置のＴｉＮゲート電極の製造方法 | |
| JPH06120479A (ja) | 半導体装置及びその製造方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| US20090160057A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| US6011308A (en) | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same | |
| JPH09260376A (ja) | 半導体装置およびその製造方法 | |
| JPH0126172B2 (ja) | ||
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JP2011129750A (ja) | 高耐圧半導体素子の製造方法及びその構造 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 |