JPH0652788B2 - 集積半導体回路 - Google Patents
集積半導体回路Info
- Publication number
- JPH0652788B2 JPH0652788B2 JP59150458A JP15045884A JPH0652788B2 JP H0652788 B2 JPH0652788 B2 JP H0652788B2 JP 59150458 A JP59150458 A JP 59150458A JP 15045884 A JP15045884 A JP 15045884A JP H0652788 B2 JPH0652788 B2 JP H0652788B2
- Authority
- JP
- Japan
- Prior art keywords
- tantalum
- aluminum
- integrated semiconductor
- layer
- semiconductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 42
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- -1 tantalum halide Chemical class 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000010549 co-Evaporation Methods 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 2
- 239000010949 copper Substances 0.000 claims 2
- 238000009825 accumulation Methods 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000004411 aluminium Substances 0.000 abstract 2
- 150000001875 compounds Chemical class 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はシリコン基板の表面と内部に回路構成素子が
形成され、金属ケイ化物中間層を介して回路の接触区域
特にドーパントを拡散したシリコン領域に結合されてい
るアルミニウム又はアルミニウム合金の外部接続導体路
面を備える集積半導体回路に関するものである。
形成され、金属ケイ化物中間層を介して回路の接触区域
特にドーパントを拡散したシリコン領域に結合されてい
るアルミニウム又はアルミニウム合金の外部接続導体路
面を備える集積半導体回路に関するものである。
この種のデバイスで中間層としてケイ化白金を使用する
ものが文献（Thin Solid Films,96,1982,p.331）に記載
され公知である。このデバイスの熱安定性の限度は400
℃付近である。
ものが文献（Thin Solid Films,96,1982,p.331）に記載
され公知である。このデバイスの熱安定性の限度は400
℃付近である。
アルミニウム又はアルミニウム・シリコン，アルミニウ
ム・シリコン・チタン等のアルミニウム合金をベースと
する集積半導体回路用の金属化面も上記の文献により公
知である。この場合熱安定性の限度は550℃付近であ
る。この金属化面は次の欠点を持つ： (1)スパイキングと呼ばれている現象およびｐシリコン
のエピタキシヤル成長によるn+接触層の劣化に基きシリ
コン基板内の高密度ドープ拡散領域に対する小面積接触
面の形成には問題が多い。
ム・シリコン・チタン等のアルミニウム合金をベースと
する集積半導体回路用の金属化面も上記の文献により公
知である。この場合熱安定性の限度は550℃付近であ
る。この金属化面は次の欠点を持つ： (1)スパイキングと呼ばれている現象およびｐシリコン
のエピタキシヤル成長によるn+接触層の劣化に基きシリ
コン基板内の高密度ドープ拡散領域に対する小面積接触
面の形成には問題が多い。
(2)ｎシリコン表面に障壁電位φＢが低く熱安定性の高
いシヨツトキ・ダイオードを作ることはアルミニウムが
一般に境界面に拡散してφＢを高くすることから極めて
困難である。このようなシヨツトキ・ダイオードは例え
ばシヨツトキ・ＴＴＬ・スイツチング回路又はCMOS／シ
ヨツトキ・ＴＴＬスイツチング回路組に使用されるクラ
ンプド・トランジスタにおいて必要となるものである。
いシヨツトキ・ダイオードを作ることはアルミニウムが
一般に境界面に拡散してφＢを高くすることから極めて
困難である。このようなシヨツトキ・ダイオードは例え
ばシヨツトキ・ＴＴＬ・スイツチング回路又はCMOS／シ
ヨツトキ・ＴＴＬスイツチング回路組に使用されるクラ
ンプド・トランジスタにおいて必要となるものである。
これらの欠点は接触層に拡散障壁となる層を付加する
ことにより大部分除去することができる。例えば上記の
文献（Thin Solid Films,96,1982,p.338）にはアルミニ
ウム・チタンおよびケイ化白金の三層系についての記載
があり、この系のケイ化白金層は接触孔内部だけに存在
する。
ことにより大部分除去することができる。例えば上記の
文献（Thin Solid Films,96,1982,p.338）にはアルミニ
ウム・チタンおよびケイ化白金の三層系についての記載
があり、この系のケイ化白金層は接触孔内部だけに存在
する。
米国特許第4,201,999号明細書により低い障壁のシヨツ
トキ・ダイオードをｎシリコン上に実現するためタンタ
ル，タンタル，アルミニウムおよびアルミニウムの金属
三層系を使用することが公知である。
トキ・ダイオードをｎシリコン上に実現するためタンタ
ル，タンタル，アルミニウムおよびアルミニウムの金属
三層系を使用することが公知である。
この金属化方式の欠点はシリコンに接触するタンタルが
比較的低い温度において既にケイ化物を形成する傾向が
あり、それによつて基板短絡の原因となることである。
更にこれらの公知の層系は製造工程段の追加を必要とし
著しく高価となる外集積回路の製造歩留りを低下させ
る。
比較的低い温度において既にケイ化物を形成する傾向が
あり、それによつて基板短絡の原因となることである。
更にこれらの公知の層系は製造工程段の追加を必要とし
著しく高価となる外集積回路の製造歩留りを低下させ
る。
この発明の目的は超大規模集積回路（ULSI系）において
導体路と平坦な拡散領域に対する接触面の信頼性と耐負
荷性を高め、しかも構造が簡単で容易に実現されるアル
ミニウム・ベースの金属化層系を提供することである。
導体路と平坦な拡散領域に対する接触面の信頼性と耐負
荷性を高め、しかも構造が簡単で容易に実現されるアル
ミニウム・ベースの金属化層系を提供することである。
この目的は冒頭に挙げた集積半導体回路において導体路
面と回路の接触区域とを結合する中間層を、タンタル含
有量が二ケイ化タンタル(TaSi2)の化学量論組織に対応
する値より多い(Ta:Si＞１：２）タンタルケイ化物で作
ることによつて達成される。
面と回路の接触区域とを結合する中間層を、タンタル含
有量が二ケイ化タンタル(TaSi2)の化学量論組織に対応
する値より多い(Ta:Si＞１：２）タンタルケイ化物で作
ることによつて達成される。
タンタルケイ化物層をその両方の成分の同時蒸着によつ
て作ること、あるいはタンタルケイ化物のダーゲツトを
使用して高周波スパツタリングによつて作ることもこの
発明の枠内にある。この方法によつて析出したケイ化タ
ンタルは無定形である。
て作ること、あるいはタンタルケイ化物のダーゲツトを
使用して高周波スパツタリングによつて作ることもこの
発明の枠内にある。この方法によつて析出したケイ化タ
ンタルは無定形である。
この発明の別の実施例においてはタンタルケイ化物層が
例えばハロゲン化タンタルとシランから成る混合ガスの
熱分解によりガス相から析出する。
例えばハロゲン化タンタルとシランから成る混合ガスの
熱分解によりガス相から析出する。
この発明のその他の実施形態は特許請求の範囲第２項以
下に示されている。
下に示されている。
図面に示した接触部の層構造断面図についてこの発明を
更に詳細に説明する。
更に詳細に説明する。
１はn+型又はP+型のドープされた領域２を含む基板であ
り、３は接触孔が作られているＳｉＯ２層である。公知
の半導体製造技術（共同スパツタリング，共同蒸着又は
ＣＶＤ法）によりタンタルケイ化物層５が100乃至500ｎ
ｍの厚さに形成されるがその際二ケイ化タンタルの化学
量論組成に対応する値以上のタンタルが沈着するように
する。これは例えばタンタルを過剰に含む合金で作られ
たタンタルケイ化物ダーゲートを使用することによつて
実現する。タンタルケイ化物層５の上には例えばドープ
されたアルミニウム層６を500乃至2000ｎｍの厚さに蒸
着し、この二重層（５，６）を通して共通の構造を作
る。この構造は図に示されていない。
り、３は接触孔が作られているＳｉＯ２層である。公知
の半導体製造技術（共同スパツタリング，共同蒸着又は
ＣＶＤ法）によりタンタルケイ化物層５が100乃至500ｎ
ｍの厚さに形成されるがその際二ケイ化タンタルの化学
量論組成に対応する値以上のタンタルが沈着するように
する。これは例えばタンタルを過剰に含む合金で作られ
たタンタルケイ化物ダーゲートを使用することによつて
実現する。タンタルケイ化物層５の上には例えばドープ
されたアルミニウム層６を500乃至2000ｎｍの厚さに蒸
着し、この二重層（５，６）を通して共通の構造を作
る。この構造は図に示されていない。
選択的のＣＶＤ法によりタンタルケイ化物を接触孔（矢
印４で示す）内だけに析出させることも可能である。
印４で示す）内だけに析出させることも可能である。
アルミニウム層６は導体路抵抗を小さくし、良好な接触
形成を可能にするためのものである。タンタルケイ化物
層５は拡散障壁と同時に接触材料として作用する。これ
は一方ではタンタルケイ化物によつてn+シリコンとP+シ
リコンの間にオーム接触を作ることができ又ｎシリコン
に対するシヨツトキ障壁が0.59eVであつて充分低いこ
と、他方では二ケイ化タンタルの化学量論組成に対応す
る値以上のタンタルを含むタンタルケイ化物がテンパー
処理に際してアルミニウムの拡散を阻止することによつ
て可能となるものである。
形成を可能にするためのものである。タンタルケイ化物
層５は拡散障壁と同時に接触材料として作用する。これ
は一方ではタンタルケイ化物によつてn+シリコンとP+シ
リコンの間にオーム接触を作ることができ又ｎシリコン
に対するシヨツトキ障壁が0.59eVであつて充分低いこ
と、他方では二ケイ化タンタルの化学量論組成に対応す
る値以上のタンタルを含むタンタルケイ化物がテンパー
処理に際してアルミニウムの拡散を阻止することによつ
て可能となるものである。
この発明による結合金属化層には次の長所がある： (1)従来のもののように三層ではなく二層だけであるの
で製造工程（例えばエツチングと析出）が著しく簡略化
される； (2)純金属の代りに始めからケイ化物を析出させるので
シリコンの(100)面における反応深さが浅くなる； (3)接触層へのアルミニウムの拡散が生じない； (4)接触層内部でｐシリコンのエピタキシヤル成長が起
らない； (5)アルミニウムの析出に際してシリコンの添加を必要
としない； (6)両層の析出が同じ工程段例えばＣＶＤ法によつて可
能となる； (7)タンタルケイ化物は電流負荷を大きくすることがで
きるのでケイ化物が全面析出するとアルミニウム断絶に
際して余剰安定度が存在する。
で製造工程（例えばエツチングと析出）が著しく簡略化
される； (2)純金属の代りに始めからケイ化物を析出させるので
シリコンの(100)面における反応深さが浅くなる； (3)接触層へのアルミニウムの拡散が生じない； (4)接触層内部でｐシリコンのエピタキシヤル成長が起
らない； (5)アルミニウムの析出に際してシリコンの添加を必要
としない； (6)両層の析出が同じ工程段例えばＣＶＤ法によつて可
能となる； (7)タンタルケイ化物は電流負荷を大きくすることがで
きるのでケイ化物が全面析出するとアルミニウム断絶に
際して余剰安定度が存在する。
このことは、第２図の測定結果が示している。すなわ
ち、第２図（ａ）はタンタル不足のケイ化タンタルの場
合の、また第２図（ｂ）は本願発明によるタンタル過剰
のケイ化タンタルの場合のスパッタリング時間とＡＥＳ
（オージェ電子分光法）信号レベルとの関係を示し、両
者の比較から、本願発明によるタンタル過剰のケイ化タ
ンタルから成る中間層が示すアルミニウムに対するバリ
ア効果は明白である。
ち、第２図（ａ）はタンタル不足のケイ化タンタルの場
合の、また第２図（ｂ）は本願発明によるタンタル過剰
のケイ化タンタルの場合のスパッタリング時間とＡＥＳ
（オージェ電子分光法）信号レベルとの関係を示し、両
者の比較から、本願発明によるタンタル過剰のケイ化タ
ンタルから成る中間層が示すアルミニウムに対するバリ
ア効果は明白である。
第１図はこの発明による接触部層構造の断面を示し、第
２図はタンタル不足のケイ化タンタルの場合（ａ）およ
び本願発明によるタンタル過剰のケイ化タンタルの場合
（ｂ）のスパッタリング時間とＡＥＳ（オージェ電子分
光法）信号レベルとの関係を示すもので１は基板、２は
ドープ領域、３はＳｉＯ２層、５はタンタルケイ化物
層、６はアルミニウム層である。
２図はタンタル不足のケイ化タンタルの場合（ａ）およ
び本願発明によるタンタル過剰のケイ化タンタルの場合
（ｂ）のスパッタリング時間とＡＥＳ（オージェ電子分
光法）信号レベルとの関係を示すもので１は基板、２は
ドープ領域、３はＳｉＯ２層、５はタンタルケイ化物
層、６はアルミニウム層である。
フロントページの続き (56)参考文献 特開 昭53−80183（ＪＰ，Ａ) 特開 昭53−114366（ＪＰ，Ａ) 特公 昭50−21225（ＪＰ，Ｂ１)
Claims (7)
- 【請求項１】シリコン基板（１）およびアルミニウムま
たはアルミニウム合金から成る外部接触導体路面（６）
を有する集積半導体回路であって、シリコン基板（１）
の内部および表面に回路構成素子（２）が作られ、前記
外部接触導体路面（６）は金属ケイ化物中間層（５）を
介して接触されるべき領域、特に回路のドープされたシ
リコン領域（２）と結合されているようになった集積半
導体回路において、前記結合を形成する中間層（５）は
タンタルケイ化物からなり、その際そのタンタル含有量
が二ケイ化タンタルの化学量論組成に対応する値よりも
多いことを特徴とする集積半導体回路。 - 【請求項２】タンタルケイ化物層（５）がその両成分の
同時蒸着によるか、あるいはケイ化タンタル・ターゲッ
トを使用する高周波スパッタリングによって作られるこ
と特徴とする特許請求の範囲第１項記載の集積半導体回
路。 - 【請求項３】タンタルケイ化物層（５）がガス相からの
析出、例えばハロゲン化タンタルとシランの混合ガスの
熱分解によって形成されていることを特徴とする特許請
求の範囲第１項記載の集積半導体回路。 - 【請求項４】タンタルケイ化物が選択的に接触孔内だけ
に析出していることを特徴とする特許請求の範囲第３項
記載の集積半導体回路。 - 【請求項５】アルミニウム合金がアルミニウム・銅、ア
ルミニウム・シリコン、アルミニウム・シリコン・銅、
およびアルミニウム・シリコン・チタンのいずれかであ
ることを特徴とする特許請求の範囲第１項ないし第４項
のいずれか１つに記載の集積半導体回路。 - 【請求項６】タンタルケイ化物層（５）の厚さが１００
ｎｍから５００ｎｍの間であることを特徴とする特許請
求の範囲第１項ないし第４項のいずれか１つに記載の集
積半導体回路。 - 【請求項７】タンタルケイ化物層（５）とそれを覆うア
ルミニウム層またはアルミニウム合金層として構造が作
られ、それによって外部接触導体路面がアルミニウム・
タンタルケイ化物二重層（５，６）から成ることを特徴
とする特許請求の範囲第１項ないし第３項のいずれか１
つに記載の集積半導体回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3326142.3 | 1983-07-20 | ||
| DE19833326142 DE3326142A1 (de) | 1983-07-20 | 1983-07-20 | Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039866A JPS6039866A (ja) | 1985-03-01 |
| JPH0652788B2 true JPH0652788B2 (ja) | 1994-07-06 |
Family
ID=6204449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59150458A Expired - Fee Related JPH0652788B2 (ja) | 1983-07-20 | 1984-07-19 | 集積半導体回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4912543A (ja) |
| EP (1) | EP0132720B1 (ja) |
| JP (1) | JPH0652788B2 (ja) |
| AT (1) | ATE31846T1 (ja) |
| CA (1) | CA1217574A (ja) |
| DE (2) | DE3326142A1 (ja) |
| HK (1) | HK84592A (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3663871D1 (en) * | 1985-04-11 | 1989-07-13 | Siemens Ag | Integrated semiconductor circuit having an aluminium or aluminium alloy contact conductor path and an intermediate tantalum silicide layer as a diffusion barrier |
| EP0199030A3 (de) * | 1985-04-11 | 1987-08-26 | Siemens Aktiengesellschaft | Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung |
| US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
| JP2659714B2 (ja) * | 1987-07-21 | 1997-09-30 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS6459954A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Semiconductor integrated circuit |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| EP0430403B1 (en) | 1989-11-30 | 1998-01-07 | STMicroelectronics, Inc. | Method for fabricating interlevel contacts |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| JP2895166B2 (ja) * | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
| US5135878A (en) * | 1990-08-28 | 1992-08-04 | Solid State Devices, Inc. | Schottky diode |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| KR920010620A (ko) * | 1990-11-30 | 1992-06-26 | 원본미기재 | 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법 |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| KR0123185B1 (ko) * | 1991-09-30 | 1997-11-26 | 다니이 아끼오 | 알루미늄배선 및 그 형성방법 |
| KR950003233B1 (ko) * | 1992-05-30 | 1995-04-06 | 삼성전자 주식회사 | 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법 |
| EP0594300B1 (en) * | 1992-09-22 | 1998-07-29 | STMicroelectronics, Inc. | Method for forming a metal contact |
| US5614437A (en) * | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
| KR100463597B1 (ko) * | 1997-09-29 | 2005-02-28 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US20020132473A1 (en) * | 2001-03-13 | 2002-09-19 | Applied Materials ,Inc. | Integrated barrier layer structure for copper contact level metallization |
| US7538401B2 (en) * | 2005-05-03 | 2009-05-26 | Rosemount Aerospace Inc. | Transducer for use in harsh environments |
| US7628309B1 (en) * | 2005-05-03 | 2009-12-08 | Rosemount Aerospace Inc. | Transient liquid phase eutectic bonding |
| US20070013014A1 (en) * | 2005-05-03 | 2007-01-18 | Shuwen Guo | High temperature resistant solid state pressure sensor |
| US7400042B2 (en) * | 2005-05-03 | 2008-07-15 | Rosemount Aerospace Inc. | Substrate with adhesive bonding metallization with diffusion barrier |
| KR100700545B1 (ko) * | 2005-08-10 | 2007-03-28 | 엘지전자 주식회사 | 복수의 압축기를 구비한 공기조화기의 운전제어장치 및방법 |
| US20090032958A1 (en) * | 2007-08-03 | 2009-02-05 | Micron Technology, Inc. | Intermetallic conductors |
| EP3570317A1 (en) * | 2018-05-17 | 2019-11-20 | IMEC vzw | Area-selective deposition of a mask material |
| CN113257893A (zh) * | 2021-04-30 | 2021-08-13 | 北海惠科半导体科技有限公司 | 一种肖特基二极管及其制作方法和芯片 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021225A (ja) * | 1973-06-29 | 1975-03-06 | ||
| JPS5380183A (en) * | 1976-12-25 | 1978-07-15 | Fujitsu Ltd | Semiconductor device |
| JPS53114366A (en) * | 1977-03-16 | 1978-10-05 | Toshiba Corp | Semiconductor device |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4206472A (en) * | 1977-12-27 | 1980-06-03 | International Business Machines Corporation | Thin film structures and method for fabricating same |
| US4201999A (en) * | 1978-09-22 | 1980-05-06 | International Business Machines Corporation | Low barrier Schottky diodes |
| US4276557A (en) * | 1978-12-29 | 1981-06-30 | Bell Telephone Laboratories, Incorporated | Integrated semiconductor circuit structure and method for making it |
| JPS55165680A (en) * | 1979-06-12 | 1980-12-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of metal gate field effect device |
| JPS5669844A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPS571241A (en) * | 1980-06-03 | 1982-01-06 | Toshiba Corp | Integrated circuit device |
| US4359486A (en) * | 1980-08-28 | 1982-11-16 | Siemens Aktiengesellschaft | Method of producing alloyed metal contact layers on crystal-orientated semiconductor surfaces by energy pulse irradiation |
| US4389257A (en) * | 1981-07-30 | 1983-06-21 | International Business Machines Corporation | Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes |
-
1983
- 1983-07-20 DE DE19833326142 patent/DE3326142A1/de not_active Withdrawn
-
1984
- 1984-03-22 US US06/592,403 patent/US4912543A/en not_active Expired - Lifetime
- 1984-07-12 EP EP84108239A patent/EP0132720B1/de not_active Expired
- 1984-07-12 DE DE8484108239T patent/DE3468590D1/de not_active Expired
- 1984-07-12 AT AT84108239T patent/ATE31846T1/de not_active IP Right Cessation
- 1984-07-18 CA CA000459106A patent/CA1217574A/en not_active Expired
- 1984-07-19 JP JP59150458A patent/JPH0652788B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-29 HK HK845/92A patent/HK84592A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0132720B1 (de) | 1988-01-07 |
| US4912543A (en) | 1990-03-27 |
| CA1217574A (en) | 1987-02-03 |
| ATE31846T1 (de) | 1988-01-15 |
| JPS6039866A (ja) | 1985-03-01 |
| EP0132720A1 (de) | 1985-02-13 |
| DE3468590D1 (en) | 1988-02-11 |
| HK84592A (en) | 1992-11-06 |
| DE3326142A1 (de) | 1985-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0652788B2 (ja) | 集積半導体回路 | |
| US5903053A (en) | Semiconductor device | |
| US6977220B2 (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| US7061111B2 (en) | Interconnect structure for use in an integrated circuit | |
| EP0430403B1 (en) | Method for fabricating interlevel contacts | |
| US4337476A (en) | Silicon rich refractory silicides as gate metal | |
| US4887146A (en) | Semiconductor device | |
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| JP3049487B2 (ja) | 金属配線構造及びその形成方法 | |
| US6913997B2 (en) | Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices | |
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| US4680612A (en) | Integrated semiconductor circuit including a tantalum silicide diffusion barrier | |
| US6359160B1 (en) | MOCVD molybdenum nitride diffusion barrier for CU metallization | |
| US6218295B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same | |
| US5795796A (en) | Method of fabricating metal line structure | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5846877A (en) | Method for fabricating an Al-Ge alloy wiring of semiconductor device | |
| US6175155B1 (en) | Selectively formed contact structure | |
| JPS59123228A (ja) | 半導体装置の製造方法 | |
| JPH06120479A (ja) | 半導体装置及びその製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| KR100250954B1 (ko) | Tasinx 확산 방지막의 제조방법과 그를 이용한 반도체 소자의 접촉접합 및 다층금속 배선 | |
| JPS6289355A (ja) | 半導体装置 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| JP2725919B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |