JPS62188268A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62188268A JPS62188268A JP2107686A JP2107686A JPS62188268A JP S62188268 A JPS62188268 A JP S62188268A JP 2107686 A JP2107686 A JP 2107686A JP 2107686 A JP2107686 A JP 2107686A JP S62188268 A JPS62188268 A JP S62188268A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- nitride
- wiring layer
- wxny
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 14
- -1 tung sten nitride Chemical class 0.000 claims abstract description 13
- 239000010937 tungsten Substances 0.000 claims abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 7
- 239000003870 refractory metal Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＡＩとの反応を抑えるためにタングステン窒
化物又はタングステンシリサイド窒化物を電極材料に用
いた半導体装置に関する。
化物又はタングステンシリサイド窒化物を電極材料に用
いた半導体装置に関する。
〔発明の１既要〕
この発明は、電極取り出し部からＡＩ配線層を引き出す
場合あるいはゲート電極にＡＩコンタクトをとる等の場
合に、それらのコンタクト領域にタングステンの窒化物
又はタングステンシリサイドの窒化物を用いることによ
って、＾ｌがコンタクト部に侵入してそれと反応するこ
とを防いで良好なコンタクトを持つ半導体装置を提供す
るものである。
場合あるいはゲート電極にＡＩコンタクトをとる等の場
合に、それらのコンタクト領域にタングステンの窒化物
又はタングステンシリサイドの窒化物を用いることによ
って、＾ｌがコンタクト部に侵入してそれと反応するこ
とを防いで良好なコンタクトを持つ半導体装置を提供す
るものである。
現在のＭＯＳデバイスの接合深さは０．３μｍ程度であ
り、この深さの接合と低抵抗のオーミックコンタクトは
Ａｌ−５Ｌ合金法が主流である。しかしながらデバイス
が微細化されてくると接合の深さはより浅くなるため接
合部でアロイスパイクが発生し短絡する。
り、この深さの接合と低抵抗のオーミックコンタクトは
Ａｌ−５Ｌ合金法が主流である。しかしながらデバイス
が微細化されてくると接合の深さはより浅くなるため接
合部でアロイスパイクが発生し短絡する。
一般に、ＡＩと単結晶Ｓｉとのコンタクトは、オーミッ
ク性を良くするために、後工程で４００〜５００’Ｃの
熱処理が行われるが、この熱処理により基板Ｓｉの一部
が、ＡＩ中に拡散するためＳｉ基板中にアロイスパイク
が発生する。したがって０．１μｍ程度の浅い接合では
このアロイスパイクが容易に接合面まで達し接合破壊が
生じ接合が短絡したりリーク電流が増加したりする。
ク性を良くするために、後工程で４００〜５００’Ｃの
熱処理が行われるが、この熱処理により基板Ｓｉの一部
が、ＡＩ中に拡散するためＳｉ基板中にアロイスパイク
が発生する。したがって０．１μｍ程度の浅い接合では
このアロイスパイクが容易に接合面まで達し接合破壊が
生じ接合が短絡したりリーク電流が増加したりする。
また、コンタクト寸法が微細化され０．１μｍ程度にな
ると単結晶Ｓｉ表面では固相エピ反応が発生してＳｉ析
出が生じる。熱処理とともにＳｉ析出量は多くなり実効
的なコンタクト面積が小さくなるためにコンタクト抵抗
が増大したりする。
ると単結晶Ｓｉ表面では固相エピ反応が発生してＳｉ析
出が生じる。熱処理とともにＳｉ析出量は多くなり実効
的なコンタクト面積が小さくなるためにコンタクト抵抗
が増大したりする。
このため、コンタクトの電極としてはＡＩとＳｉとが直
接接触しないためのアロイスパイク防止と、Ｓｉ析出で
生じる固相成長を抑制しコンタクト抵抗を低減する構造
の開発が進められている。
接接触しないためのアロイスパイク防止と、Ｓｉ析出で
生じる固相成長を抑制しコンタクト抵抗を低減する構造
の開発が進められている。
浅い接合の７０イスパイク防止法には、いくつかの方法
があり、＾１−５ｉ合合法、多結晶Ｓｉ法などの従来方
法をはじめ、シリサイド／バリヤ金属法、バリヤ金属法
、などが報告されている。
があり、＾１−５ｉ合合法、多結晶Ｓｉ法などの従来方
法をはじめ、シリサイド／バリヤ金属法、バリヤ金属法
、などが報告されている。
多結晶Ｓｉ法は多結晶Ｓｉを配線Ａ１層の下に設ける方
法であり浅接合化のアロイスパイク防止に効果はあるが
、コンタクト抵抗は増加する。
法であり浅接合化のアロイスパイク防止に効果はあるが
、コンタクト抵抗は増加する。
バリヤ金属法は単結晶ＳｉもしくはシリサイドとＡＩと
の間にバリヤ層を設けることによりＡＩとＳｔとの相互
反応を防止する方法である。この方法ではコンタクト抵
抗は、バリヤ層があるためＳｉ析出が生ぜず安定化する
。
の間にバリヤ層を設けることによりＡＩとＳｔとの相互
反応を防止する方法である。この方法ではコンタクト抵
抗は、バリヤ層があるためＳｉ析出が生ぜず安定化する
。
バリヤ層として用いる金属として、Ｗなどの高融点金属
の研究が進められており、バイポーラデバイスにＴｉＮ
を適用した例も報告されている。ただしこれら高融点金
属は、融点が高いゆえに精製が難しく 、９９．９９χ
程度にしか純度を上η′られない。
の研究が進められており、バイポーラデバイスにＴｉＮ
を適用した例も報告されている。ただしこれら高融点金
属は、融点が高いゆえに精製が難しく 、９９．９９χ
程度にしか純度を上η′られない。
このため電極に用いた場合、電極金属中に含まれる不純
物の制御が難しく、素子の特性と信頼性面を考えたとき
に問題がある。
物の制御が難しく、素子の特性と信頼性面を考えたとき
に問題がある。
（電子材料 １９８４年６月号ＰＰ、 ６９〜７０）〔
発明が解決しようとする問題点〕 多結晶Ｓｉは、ＰＥＴの■いのコントロールが正確に行
えると言う理由で、ゲート材料として多用されている。
発明が解決しようとする問題点〕 多結晶Ｓｉは、ＰＥＴの■いのコントロールが正確に行
えると言う理由で、ゲート材料として多用されている。
しかしながら多結晶ＳｉのコンタクトにＡＩが使用され
ると、ＡＩが多結晶Ｓｉを侵食してコンタクト抵抗を上
昇させてしまうと言う問題点がある。さらには、多結晶
ＳｉがＡｔ金属と置き変わって、ワークファンクション
が変化し、その結果Ｖｔｈが設計値と異なるものになっ
てしまう問題点もあった。また、同様の理由から、ＡＩ
配線層によりゲート酸化膜上に設けられた多結晶Ｓｉゲ
ートにコンタクトをとるには、ゲート領域から離れた場
所でその接続を行う必要があった。
ると、ＡＩが多結晶Ｓｉを侵食してコンタクト抵抗を上
昇させてしまうと言う問題点がある。さらには、多結晶
ＳｉがＡｔ金属と置き変わって、ワークファンクション
が変化し、その結果Ｖｔｈが設計値と異なるものになっ
てしまう問題点もあった。また、同様の理由から、ＡＩ
配線層によりゲート酸化膜上に設けられた多結晶Ｓｉゲ
ートにコンタクトをとるには、ゲート領域から離れた場
所でその接続を行う必要があった。
Ｗ Ｓ ｉ ２の固有抵抗は６０μΩ・Ｃ１１で、Ｔｉ
Ｓｉ２の５μΩ・印に比較して非常に大きな値を示す。
Ｓｉ２の５μΩ・印に比較して非常に大きな値を示す。
従って、Ｗ Ｓ ｉ ｚによりコンタクト領域を形成す
る場合には、その膜厚を相当厚くしないと良好なバリヤ
性を得ることができなかった。そのためＷ Ｓ ｉ ２
をコンタクトｊｄＴ域に用いると、他の層との段差が大
きくなってパターニングが不正確になると言う問題点が
あった。
る場合には、その膜厚を相当厚くしないと良好なバリヤ
性を得ることができなかった。そのためＷ Ｓ ｉ ２
をコンタクトｊｄＴ域に用いると、他の層との段差が大
きくなってパターニングが不正確になると言う問題点が
あった。
一方、ＴｉＳｉ２は固有抵抗が低いので薄い膜で充分に
良好なバリヤ性が確保できるが、Ｗのように選択エピタ
キシャル法を利用することができないと言う欠点もあっ
た。
良好なバリヤ性が確保できるが、Ｗのように選択エピタ
キシャル法を利用することができないと言う欠点もあっ
た。
本発明に於いては、少なくともタングステンの窒化物又
はタングステンシリサイドの窒化物をコンタクト領域に
用いることによって、前記問題点を解決した。
はタングステンシリサイドの窒化物をコンタクト領域に
用いることによって、前記問題点を解決した。
タングステンの窒化物又はタングステンシリサイドの窒
化物はＡＩとの反応性が非常に低いので、これらの層を
コンタクト領域に設けることによって、＾ｌの侵食を抑
えることができる。
化物はＡＩとの反応性が非常に低いので、これらの層を
コンタクト領域に設けることによって、＾ｌの侵食を抑
えることができる。
Ｗ又はＷ Ｓ ｉをＮ２プラズマ雰囲気中に置くこと等
によって、それらの層の一部又は全部を窒化することが
できる。又ＣＶＤ法によってタングステンの窒化物ある
いはタングステンシリサイドの窒化物を形成することも
できる。
によって、それらの層の一部又は全部を窒化することが
できる。又ＣＶＤ法によってタングステンの窒化物ある
いはタングステンシリサイドの窒化物を形成することも
できる。
〔実施例〕
第１図Ａ、Ｂ、Ｃによって、本発明の第１の実施例の構
造をその製造過程に基づいて説明する。
造をその製造過程に基づいて説明する。
Ａ、Ｐ型Ｓｉ基板の表面に設けた酸化膜３に窓開けを行
いドナーを拡散してＮ型拡散層２を形成する。
いドナーを拡散してＮ型拡散層２を形成する。
Ｂ 、 Ｗ Ｆ ｈ、 Ｈｚ、Ｎｚ（又はＮＨ３）の各
ガスを炉内に導入し熱反応によりＷ、Ｎ、層４を形成す
る。ＷにはＳｉに対して選択エピタキシャルの性質があ
るので、Ｗ、Ｎ、層４は露出したＳｉ面のみに析出する
。
ガスを炉内に導入し熱反応によりＷ、Ｎ、層４を形成す
る。ＷにはＳｉに対して選択エピタキシャルの性質があ
るので、Ｗ、Ｎ、層４は露出したＳｉ面のみに析出する
。
Ｃ８＾１−３ｉ配線層を形成して、半導体層とコンタク
トをとる。
トをとる。
第２図Ａ、Ｂ、Ｃによって、本発明の第２の実施例の構
造をその製造過程に基づいて説明する。
造をその製造過程に基づいて説明する。
Ａ、Ｐ型Ｓｉ基板の表面に設けた酸化膜３に窓開けを行
いドナーを拡散してＮ型拡散層２を形成する。
いドナーを拡散してＮ型拡散層２を形成する。
Ｂ、蒸着法又はスパッタ法により表面全面にＷ、Ｎ層４
を形成して、不要部分をフォトエツチングにより除去す
る。
を形成して、不要部分をフォトエツチングにより除去す
る。
Ｃ，Ａｌ−５ｔ層５を全面に形成して不要部分をフォト
エツチングにより除去する。
エツチングにより除去する。
第３図Ａ、Ｂ、Ｃによって、本発明の第３の実施例の構
造をその製造過程に基づいて説明する。
造をその製造過程に基づいて説明する。
Ａ１通常の方法によりＳｔ基板ｌ上にＬＯＣＯ５３とゲ
ート酸化膜を形成する。
ート酸化膜を形成する。
Ｂ、ＷＦいＳ ｉ Ｈａ及びＮ２（又はＮＨｉ）の各ガ
スを炉内に導入し熱反応によりＷＸＳｉｙＮ２ＸＳｉ形
成し、不要部分をフォトエツチングにより除去してこれ
をゲート電極とする。
スを炉内に導入し熱反応によりＷＸＳｉｙＮ２ＸＳｉ形
成し、不要部分をフォトエツチングにより除去してこれ
をゲート電極とする。
ＣｏＮ間絶縁膜３′を設けて、コンタクト穴をフォトエ
ツチングにより形成する。その後全面にＡＩ配線層７を
設けて、不要部分をフォトエツチングにより除去する。
ツチングにより形成する。その後全面にＡＩ配線層７を
設けて、不要部分をフォトエツチングにより除去する。
この実施例に於いては、Ｗ、Ｓｉ、Ｎｉ層６をＣＶＤ法
により形成する場合について説明したが、先づＷＸＳｉ
、層を形成しておいて、後にプラズマ窒化により表面か
らＷｘＳｙ層の一部又は全部を窒化することによりＷ、
Ｓｉ、Ｎ、層６を得ることができることは言うまでもな
い。
により形成する場合について説明したが、先づＷＸＳｉ
、層を形成しておいて、後にプラズマ窒化により表面か
らＷｘＳｙ層の一部又は全部を窒化することによりＷ、
Ｓｉ、Ｎ、層６を得ることができることは言うまでもな
い。
本発明に於いては、Ｗ層又はＷＳｉ層を窒化した層をコ
ンタクト領域に設けたので、ＡＩの侵食を防ぐことがで
き長期に安定したコンタクトを得ることができる。特に
、第３の実施例に於いては、従来のようにＡＩが多結晶
Ｓｉゲートを侵食することがないのでＡＩ配線とゲート
電極のコンタクトをゲート電極上でとることができる。
ンタクト領域に設けたので、ＡＩの侵食を防ぐことがで
き長期に安定したコンタクトを得ることができる。特に
、第３の実施例に於いては、従来のようにＡＩが多結晶
Ｓｉゲートを侵食することがないのでＡＩ配線とゲート
電極のコンタクトをゲート電極上でとることができる。
このことは超ＬＳＩ等の高密度化に貢献し、また設計ル
ールの上で大きな自由度をもたらすことになる。
ールの上で大きな自由度をもたらすことになる。
また第１の実施例には、Ｗ−Ｎ層を選択エピタキシャル
法で形成できると言う特徴もある。
法で形成できると言う特徴もある。
第１図は選択エピタキシャルによる本発明の実施例を示
す。 第２図は選択エピタキシャルによらない本発明の実施例
を示す。 第３図はＷ Ｓ ｉの場合の本発明の実施例を示す。 ｌ・・・基板 ２・・・Ｎ゛拡散層３．３′
・・・酸化膜 ４・・・ｗＸＮｙ層５・・・Ａｌ−５
ｔ配線層 ６・・・Ｗ、Ｓｉ、Ｎ、層 ７・・・ＡＩ配線層
す。 第２図は選択エピタキシャルによらない本発明の実施例
を示す。 第３図はＷ Ｓ ｉの場合の本発明の実施例を示す。 ｌ・・・基板 ２・・・Ｎ゛拡散層３．３′
・・・酸化膜 ４・・・ｗＸＮｙ層５・・・Ａｌ−５
ｔ配線層 ６・・・Ｗ、Ｓｉ、Ｎ、層 ７・・・ＡＩ配線層
Claims (1)
- 【特許請求の範囲】 Ａｌ配線に高融点金属を接続した半導体装置において、 上記高融点金属として少なくともタングステンの窒化物
あるいはタングステンシリサイドの窒化物を用いたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107686A JPS62188268A (ja) | 1986-02-01 | 1986-02-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107686A JPS62188268A (ja) | 1986-02-01 | 1986-02-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188268A true JPS62188268A (ja) | 1987-08-17 |
Family
ID=12044797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107686A Pending JPS62188268A (ja) | 1986-02-01 | 1986-02-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188268A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632319A (ja) * | 1986-06-20 | 1988-01-07 | Nec Corp | 窒化タングステンの気相成長法 |
| JPH02165628A (ja) * | 1988-12-20 | 1990-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4994893A (en) * | 1988-09-29 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor substantially coplanar surface structure |
| EP0840363A1 (en) * | 1996-10-31 | 1998-05-06 | Texas Instruments Incorporated | Method for fabricating a conductive diffusion barrier layer by PECVD |
| EP0899779A2 (en) * | 1997-08-28 | 1999-03-03 | Texas Instruments Incorporated | Method for fabricating thermally stable contacts |
| WO2002058122A1 (fr) * | 2000-12-25 | 2002-07-25 | Tokyo Electron Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
| US6838376B2 (en) | 1997-11-05 | 2005-01-04 | Tokyo Electron Limited | Method of forming semiconductor wiring structures |
| US6861356B2 (en) | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
-
1986
- 1986-02-01 JP JP2107686A patent/JPS62188268A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632319A (ja) * | 1986-06-20 | 1988-01-07 | Nec Corp | 窒化タングステンの気相成長法 |
| US4994893A (en) * | 1988-09-29 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor substantially coplanar surface structure |
| US5094965A (en) * | 1988-09-29 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having substantially coplanar surface structure and a manufacturing method therefor |
| JPH02165628A (ja) * | 1988-12-20 | 1990-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP0840363A1 (en) * | 1996-10-31 | 1998-05-06 | Texas Instruments Incorporated | Method for fabricating a conductive diffusion barrier layer by PECVD |
| EP0899779A2 (en) * | 1997-08-28 | 1999-03-03 | Texas Instruments Incorporated | Method for fabricating thermally stable contacts |
| EP0899779A3 (en) * | 1997-08-28 | 2000-01-12 | Texas Instruments Incorporated | Method for fabricating thermally stable contacts |
| US6838376B2 (en) | 1997-11-05 | 2005-01-04 | Tokyo Electron Limited | Method of forming semiconductor wiring structures |
| US6861356B2 (en) | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| WO2002058122A1 (fr) * | 2000-12-25 | 2002-07-25 | Tokyo Electron Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
| US6919268B1 (en) | 2000-12-25 | 2005-07-19 | Tokyo Electron Limited | Method of manufacturing a WN contact plug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JPS63160328A (ja) | 半導体装置の製造方法 | |
| JPS62188268A (ja) | 半導体装置 | |
| JPS61144872A (ja) | 半導体装置 | |
| JPH04267359A (ja) | 配線形成方法 | |
| US6175155B1 (en) | Selectively formed contact structure | |
| JP2643930B2 (ja) | 半導体装置の製造方法 | |
| JPH10284437A (ja) | 半導体装置の金属配線層形成方法 | |
| KR100256238B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS63111666A (ja) | 半導体装置 | |
| KR940008374B1 (ko) | 반도체 소자의 금속배선 방법 | |
| JPH02119129A (ja) | 半導体装置の製造方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPS6295823A (ja) | 半導体集積回路の製造方法 | |
| JPS6276518A (ja) | 半導体装置の製造方法 | |
| JPS5848459A (ja) | 半導体装置 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH03198329A (ja) | 配線形成方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| JPS62265718A (ja) | 半導体装置の製造方法 | |
| JPH02135730A (ja) | 半導体装置の製造方法 | |
| JPS63193522A (ja) | 半導体装置の製造方法 | |
| JPH02250354A (ja) | 半導体装置の製造方法 | |
| JPS61295628A (ja) | コンタクトホ−ルへのバリアメタルの形成方法 |