JPS63111666A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63111666A
JPS63111666A JP25897886A JP25897886A JPS63111666A JP S63111666 A JPS63111666 A JP S63111666A JP 25897886 A JP25897886 A JP 25897886A JP 25897886 A JP25897886 A JP 25897886A JP S63111666 A JPS63111666 A JP S63111666A
Authority
JP
Japan
Prior art keywords
titanium
film
layer
titanium nitride
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25897886A
Other languages
English (en)
Inventor
Katsuhiro Hirata
勝弘 平田
Kenji Saito
健二 斉藤
Hiroshi Mochizuki
望月 弘
Hidefumi Kuroki
黒木 秀文
Shigeru Harada
繁 原田
Eisuke Tanaka
英祐 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25897886A priority Critical patent/JPS63111666A/ja
Publication of JPS63111666A publication Critical patent/JPS63111666A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置に関し、特にその電極構造に関す
るものである。
[従来の技術] 第3図は従来の半導体装置の電極構造を示す断面図であ
る。図に示す半導体装置は、シリコン基板1上の所定領
域に分離用酸化膜2が形成され、この分離用酸化膜2に
よって他の領域から分離された素子領域に不純物拡散層
3が形成されている。
そして前記分離用酸化膜2上および不純物拡散層3上に
はCVD法によりシリコン酸化膜4が形成され、不純物
拡散層3上のシリコン酸化膜4の所定箇所にはコンタク
ト穴5が設けられている。さらにシリコン酸化膜4上に
、コンタクト穴5を介して不純物拡散層3に電気的に接
触する電極層8が形成されている。
素子の微細化に伴い、コンタクト穴5の開口部の面積も
小さくなり、それによって不純物拡散層3と電極層8と
の間の接触抵抗が増大し、また通常のMO8型デバイス
で用いられているように、電極層8の材料としてアルミ
シリコン合金を用いた場合には、固溶度以上に存在する
シリコン11がコンタクト穴5内に析出し、なお−層、
接触抵抗が増大することもある。さらに、電極層8の材
料であるアルミニウムがシリコンと反応して、アルミス
パイク12が不純物拡散層3を突き抜けてシリコン基板
1にまで達するいわゆる突き抜は現象が発生することも
ある。
このようなことを防止するために、一般的には、檄4図
に示すように、シリコン基板1上の不純物拡散層3と電
極層8との間にバリアメタル層と呼ばれる反応防止層1
3を設けている。このバリアメタル層13の材料として
はチタンタングステンTiWや窒化チタンTiNがよく
用いられている。
[発明が解決しようとする問題点] しかしながら、チタンタングステンは膜応力が大きく、
下地の層との密着性が劣る等の問題があり、また窒化チ
タンは膜応力は小さいがチタンタングステンと同様に下
地の層との密着性か悪い等の問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、不純物拡散層等の導電層と電極層との間に密
着性の良いバリアメタル層を形成した半導体装置を提供
することを目的とする。
[問題点を解決するための手段] この発明は、導体層、半導体層、不純物拡散層等の導電
層上に酸化物絶縁膜が形成され、その酸化物絶縁膜の所
定箇所にコンタクト穴が設けられ、そのコンタクト穴の
内面および酸化物絶縁膜上のコンタクト穴周囲の領域に
バリアメタル層となる窒化チタン膜が形成され、さらに
その窒化チタン膜上に電極層が形成された構造を有する
半導体装置において、前記窒化チタン膜と酸化物絶縁膜
の界面にチタン酸化膜を形成したものである。
[作用] この発明に係る半導体装置においては、バリアメタル層
となる窒化チタン膜とコンタクト穴の周囲の酸化物絶縁
膜との界面に設けられたチタン酸化膜が、窒化チタン膜
と酸化物絶縁膜の密着性を向上させる働きをする。
[実施例] 以下、この発明の一実施例を図面を用いて説明する。
第1図はこの発明に係る半導体装置の電極構造を示す断
面図である。この半導体装置においては、シリコン基板
1上の所定領域に分離用酸化膜2が形成され、この分離
用酸化膜2によって他の領域から分離された素子領域に
不純物拡散層3が形成されている。そしてこの分離用酸
化膜2上および不純物拡散層3上には、シリコン酸化膜
4が形成されている。不純物拡散層3の上部のシリコン
酸化膜4の所定箇所にはコンタクト穴5が形成されてい
る。このコンタクト穴5側壁部のシリコン酸化膜4上お
よびコンタクト穴5周囲の領域におけるシリコン酸化膜
4上にはチタン酸化膜6が形成されている。さらに、こ
のチタン酸化膜6上およびコンタクト穴5の底面上には
チタン薄膜6aを介して窒化チタン膜7が形成され、さ
らにその窒化チタン膜7上には、アルミニウム合金等よ
りなる電極層8が形成されている。
次に、この半導体装置の製造方法を第2図(a)〜(d
)を用いて説明する。
まず、第2図(a)に示すように、シリコン基板1上の
所定領域に分離用酸化膜2を形成した後、不純物拡散層
3を形成する。次に、第2図(b)に示すように、分離
用酸化膜2上および不純物拡散層3上にCVD法により
シリコン酸化膜4を形成した後、不純物拡散層3上のシ
リコン酸化膜4の所定箇所にコンタクト穴5を形成する
。そして、〜このシリコン酸化膜4の表面およびコンタ
クト穴= 6− 5の内面に、チタン層6aをスパッタリング法により形
成する。チタン層6aを形成する代わりに、チタン含有
量の多い窒化チタン薄膜を形成してもよい。次に、窒素
を含むアルゴンガス雰囲気中でのチタンターゲットのス
パッタリングにより、チタン薄膜6a上に窒化チタン膜
7を形成する。このとき、基板温度が上昇し、チタン薄
膜6aはシリコン酸化膜4との界面において酸化され、
第2図(C)に示すように、チタン酸化膜6となる。
次いで、第2図(d)に示すように、窒化チタン膜7上
にアルミニウム合金層を形成した後、これをパターニン
グして電極層8を形成する。そして、窒化チタン膜7、
チタン薄膜6aおよびチタン酸化膜6を順次パターニン
グする。
以上のようにして形成された窒化チタン膜7は下地のシ
リコン酸化膜4にチタン酸化膜6を介して接触している
ため、密着性の良いバリアメタル層となっている。
なお、この実施例においてはシリコン半導体を用いた半
導体装置について説明したが、この発明は化合物半導体
その他の半導体を用いた半導体装置についても適用され
る。
[発明の効果] 以上のように、この発明によれば、電極層の下層の窒化
チタン膜とコンタクト穴の周囲の酸化物絶縁膜との界面
にチタン酸化膜が設けられているので、窒化チタン膜と
酸化物絶縁膜の密着性が良くなり、電極層が窒化チタン
膜を介して導電層に強固に接触することになる。したが
って、電極層と導電層間の抵抗を増大させることなく、
窒化チタン膜がバリアメタル層として働き、電極層と導
電層間の不都合な反応が防止される。
【図面の簡単な説明】
第1図はこの発明の半導体装置の一実施例を示す断面図
、第2図(a)〜(d)は第1図の半導体装置の製造方
法を示す工程断面図、第3図は従来の半導体装置の一例
を示す断面図、第4図は従来の半導体装置の他の例を示
す断面図である。 図において、3は不純物拡散層、4はシリコン酸化膜、
5はコンタクト穴、6はチタン酸化膜、7は窒化チタン
膜、8は電極層である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 (1)導電層と、前記導電層上に形成され所定箇所にコ
    ンタクト穴が設けられた酸化物絶縁膜と、前記コンタク
    ト穴の側壁部およびコンタクト穴の周囲の領域における
    酸化物絶縁膜上に形成されたチタン酸化膜と、前記チタ
    ン酸化膜上およびコンタクト穴の内面に形成された窒化
    チタン膜と、前記窒化チタン膜上に形成された電極層と
    を備えた半導体装置。(2)前記チタン酸化膜は、前記
    酸化物絶縁膜上にチタン薄膜またはチタン含有量の多い
    窒化チタン薄膜を形成し、その上に窒化チタン膜を形成
    する際の温度上昇により前記チタン薄膜またはチタン含
    有量の多い窒化チタン薄膜を酸化することによって形成
    されていることを特徴とする特許請求の範囲第1項記載
    の半導体装置。 (3)前記電極層、窒化チタン膜およびチタン酸化膜は
    、前記酸化物絶縁膜上およびコンタクト穴の内面にチタ
    ン酸化層、窒化チタン層および電極材料層を堆積した後
    、写真製版およびエッチング工程によって前記電極材料
    層をパターニングし、その電極材料層のパターンをマス
    クとして、下層の窒化チタン層およびチタン酸化層を自
    己整合的に除去することによって得られたものであるこ
    とを特徴とする特許請求の範囲第1項または第2項記載
    の半導体装置。
JP25897886A 1986-10-30 1986-10-30 半導体装置 Pending JPS63111666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25897886A JPS63111666A (ja) 1986-10-30 1986-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25897886A JPS63111666A (ja) 1986-10-30 1986-10-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS63111666A true JPS63111666A (ja) 1988-05-16

Family

ID=17327655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25897886A Pending JPS63111666A (ja) 1986-10-30 1986-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS63111666A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155063A (en) * 1990-10-09 1992-10-13 Nec Corporation Method of fabricating semiconductor device including an al/tin/ti contact
US5273937A (en) * 1988-01-08 1993-12-28 Kabushiki Kaisha Toshiba Metal semiconductor device and method for producing the same
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
US6272901B1 (en) 1997-12-26 2001-08-14 Nec Corporation Detecting apparatus capable of detecting magnitude of shock and portable electronic appliance with the same
JP2007205844A (ja) * 2006-02-01 2007-08-16 Toyohashi Univ Of Technology 加速度評価装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273937A (en) * 1988-01-08 1993-12-28 Kabushiki Kaisha Toshiba Metal semiconductor device and method for producing the same
US5155063A (en) * 1990-10-09 1992-10-13 Nec Corporation Method of fabricating semiconductor device including an al/tin/ti contact
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5783483A (en) * 1993-02-24 1998-07-21 Intel Corporation Method of fabricating a barrier against metal diffusion
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
US6057231A (en) * 1997-10-02 2000-05-02 Micron Technology, Inc. Method for improved metal fill by treatment of mobility layers
US6812139B2 (en) 1997-10-02 2004-11-02 Micron Technology, Inc. Method for metal fill by treatment of mobility layers
US6984874B2 (en) 1997-10-02 2006-01-10 Micron Technology, Inc. Semiconductor device with metal fill by treatment of mobility layers including forming a refractory metal nitride using TMEDT
US6272901B1 (en) 1997-12-26 2001-08-14 Nec Corporation Detecting apparatus capable of detecting magnitude of shock and portable electronic appliance with the same
JP2007205844A (ja) * 2006-02-01 2007-08-16 Toyohashi Univ Of Technology 加速度評価装置

Similar Documents

Publication Publication Date Title
US5196360A (en) Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US4425700A (en) Semiconductor device and method for manufacturing the same
JPS61142739A (ja) 半導体装置の製造方法
JPS61198780A (ja) 半導体装置の製造方法
JPS63111666A (ja) 半導体装置
US4085499A (en) Method of making a MOS-type semiconductor device
JPS62113421A (ja) 半導体装置の製造方法
JPS609159A (ja) 半導体装置
US6657301B2 (en) Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same
JP2747217B2 (ja) 半導体装置の製造方法
JPS6255949A (ja) 半導体装置の製造方法
JP2558124B2 (ja) 半導体装置の製造方法
JP2621136B2 (ja) 半導体装置の製造方法
JP2850380B2 (ja) 半導体装置の製造方法
JP2707536B2 (ja) 半導体装置の製造方法
KR940004419B1 (ko) Mos형 반도체장치 및 그 제조방법
JPH0228956A (ja) 半導体集積回路装置
KR970005729B1 (ko) 반도체 장치의 제조방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR930007586Y1 (ko) 타이타늄 실리사이드를 이용한 다층 금속층 구조
JPH01106468A (ja) 半導体装置およびその製造方法
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
JPH0117248B2 (ja)
JPH088208A (ja) 半導体素子のコンタクトホ−ル形成方法
JPS6295869A (ja) 半導体装置