KR930007586Y1 - 타이타늄 실리사이드를 이용한 다층 금속층 구조 - Google Patents

타이타늄 실리사이드를 이용한 다층 금속층 구조 Download PDF

Info

Publication number
KR930007586Y1
KR930007586Y1 KR2019890019205U KR890019205U KR930007586Y1 KR 930007586 Y1 KR930007586 Y1 KR 930007586Y1 KR 2019890019205 U KR2019890019205 U KR 2019890019205U KR 890019205 U KR890019205 U KR 890019205U KR 930007586 Y1 KR930007586 Y1 KR 930007586Y1
Authority
KR
South Korea
Prior art keywords
oxide film
layer
titanium silicide
region
silicon oxide
Prior art date
Application number
KR2019890019205U
Other languages
English (en)
Other versions
KR910013026U (ko
Inventor
장성근
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890019205U priority Critical patent/KR930007586Y1/ko
Publication of KR910013026U publication Critical patent/KR910013026U/ko
Application granted granted Critical
Publication of KR930007586Y1 publication Critical patent/KR930007586Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

타이타늄 실리사이드를 이용한 다층 금속층 구조
제 1 도는 본 고안의 단면도.
제 2 도는 종래의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형기판 2 : 매몰층
3 : 에피택셜층 4 : 분리확산영역
5 : 베이스영역 6 : 에미터영역
7 : 콜렉터영역 8 : 백금실리사이드
9 : 열적규소산화막 10 : 타이타늄 실리사이드
11 : 화학기상 증착 규소산화막 12,13 : 알루미늄
14 : 텅스텐 10% 타이타늄 합금 S : 쇼트키 접합부
본 고안은 반도체 소자 제조과정 중 개별소자의 전극에 안정된 전기적 특성을 갖게 하고 소자 상호간의 전기적 회로를 구성하는 타이타늄 실리사이드(TiSi2)를 이용한 다층 금속층 구조에 관한 것으로 특히 쇼트키 트랜지스터를 포함하고 있는 구조에 적당하도록 한 것이다.
종래의 다층금속 구조는 제 2 도에 도시된 바와 같이 P형기판(1)에 매몰층(2)이 형성되고 이들 위에 에피택셜층(3)과 소자간의 분리를 위한 분리확산영역(4) 및 베이스영역(5), 에미터영역(6), 콜렉터영역(7)이 각각 형성되었다.
또한, 상기 에피텍셜층(3)위에는 열적 규소산화막(9)이 형성된 상태에서 1층금속으로 백금실리사이드(8)와 텅스텐 10%타이타늄합금(14) 및 알루미늄(13)이 구성되었고 이 위에 화학기상증착 규소산화막(11)과 2층 금속으로 알루미늄(12)이 형성된 구조였다.
상기와 같은 종래 구조에 있어서는 1층 금속 구조가 알루미늄(13) 그리고 텅스텐 10%타이타늄합금(14)과 백금실리사이드(8)로 되어 있어 복잡하고 화학기상 증착법을 이용한 규소산화막 증착시 알루미늄(13) 접촉부위에 돌기(Hillock)가 형성되어 1층 금속과 2층 금속의 단락현상으로 제조수율 저하 및 소자의 신뢰성이 저하될 뿐만 아니라 텅스텡 10%타이타늄합금(14)의 과대식각에 의한 접촉창 가장자리에서의 쇼트키 다이오드 특성이 불량하게 되는 결점이 있었다.
본 고안은 상기와 같은 종래의 결점을 감안하여 안출한 것으로 1층 금속구조를 간단히 하여 공정의 단순화와 소자의 신뢰성 및 쇼트키 특성불량을 개선할 수 있도록 한 것인바, 이를 첨부된 도면 제 1 도에 의하여 상세히 설명하면 다음과 같다.
P형기판(1)에 매몰층(2)이 형성되고 이들위에 에피택셜층(3)과 소자간의 분리를 위한 분리확산영역(4)및 베이스영역(5), 에미터영역(6), 콜렉터영역(7)이 각각 형성된 후 상기 에피텍셜(3)위에 접촉 개구부를 가진 열적규소산화막(9)이 형성되고 이 접촉개구부에 백금 실리사이드(8)가 형성된 다층 금속 구조에 있어서, 상기 열적규소 산화막(9)및 백금실리사이드(8)위에 스퍼터링 방법에 의해 타이타늄 실리사이드를 증착하고 급속 가열방식(Rapid Thermal Annealing)으로 열처리하여 타이타늄 실리사이드(10)를 형성시키고 1층 금속 패턴 형성을 위한 P/R(Photo Resist)마스크 작업을 하여 건식 식각한 후 결과물 전면에 통상의 화학기상 증착규소산화막(11)을 형성하고, 규소산화막(11) 소정부분에 접촉개구부를 형성하고 이를 통해 상기 타이타늄 실리사이드(10)와 접속되도록 알루미늄층(12)을 형성하여서 구성된 것이다.
이와같이 구성되는 본 고안은 1층 금속 구조가 타이타늄 실리사이드(10)와 백금실리사이드(8)로 되어 공정을 단순화시킬 수 있고 종래의 1층 알루미늄의 돌기에 의한 단락현상을 제거하므로 소자의 신뢰성을 향상시킬 수 있다.
한편, 트랜지스터 온(ON, 포화)으로부터 (OFF,차단)로 스위칭하는데는 자연시간(축적시간)이 걸리는데 이는 베이스에서의 과잉 소수캐리어가 제거되어야 하기 때문이다.
이에따라 트랜지스터가 포화로 되는 것을 막고 실질적으로 축적시간을 제거하기 위해 쇼트키 다이오드를 베이스(5)와 콜렉터(7) 사이에 연결하게 되는데 본 고안의 경우 종래와 같이 텅스텐 10%타이타늄의 과대식각 문제가 없으므로 쇼트키 접합부(S)에서의 쇼트키 특성 불량을 개선할 수 있는 효과를 갖는다.

Claims (1)

  1. P형 기판(1)에 매몰층(2)이 형성되고, 그 상부에 에피택셜층(3)이 형성되고, 상기 에피텍셜층(3) 소정부분에 분리확산영역(4)과 베이스영역(5), 에미터영역(6) 및 콜렉터영역(7)이 각각 형성되고, 소정부분에 금속층의 접속을 위한 접촉개구부를 가진 열적규소산화막(9)이 형성되며, 상기 접촉개구부에 백금실리사이드(8)가 형성되고, 상기 열적규소산화막(9)및 백금실리사이드(8) 상부 소정영역에 타이타늄 실리사이드(10)가 형성되며, 그 상부에 소정부분에 접촉개구부를 가진 규소산화막(11)이 형성되고 상기 규소산화막(11) 상부의 소정영역에 상기 접촉개구부를 통해 타이타늄 실리사이드(10)와 접속되는 알루미늄층(12)이 형성된 구조로 된것을 특징으로 하는 타이타늄 실리사이드를 이용한 다층금속층 구조.
KR2019890019205U 1989-12-18 1989-12-18 타이타늄 실리사이드를 이용한 다층 금속층 구조 KR930007586Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019205U KR930007586Y1 (ko) 1989-12-18 1989-12-18 타이타늄 실리사이드를 이용한 다층 금속층 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019205U KR930007586Y1 (ko) 1989-12-18 1989-12-18 타이타늄 실리사이드를 이용한 다층 금속층 구조

Publications (2)

Publication Number Publication Date
KR910013026U KR910013026U (ko) 1991-07-30
KR930007586Y1 true KR930007586Y1 (ko) 1993-11-05

Family

ID=19293390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019205U KR930007586Y1 (ko) 1989-12-18 1989-12-18 타이타늄 실리사이드를 이용한 다층 금속층 구조

Country Status (1)

Country Link
KR (1) KR930007586Y1 (ko)

Also Published As

Publication number Publication date
KR910013026U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
US4102733A (en) Two and three mask process for IGFET fabrication
US4789647A (en) Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body
US4709469A (en) Method of making a bipolar transistor with polycrystalline contacts
EP0507446A2 (en) Structure and method for self-aligned contact formation
JPS59119762A (ja) 埋込シヨツトキ−クランプ型トランジスタ
JPS6153867B2 (ko)
US5420058A (en) Method of making field effect transistor with a sealed diffusion junction
KR930011800B1 (ko) Mos형 반도체장치
KR950009818B1 (ko) 쇼트키 장벽 다이오드를 포함하는 반도체 장치 및 그 제조방법
JPH06163578A (ja) 接続孔形成法
KR930020561A (ko) 반도체 집적 회로 장치의 제조방법
KR930007586Y1 (ko) 타이타늄 실리사이드를 이용한 다층 금속층 구조
JPS609159A (ja) 半導体装置
US4360823A (en) Semiconductor device having an improved multilayer wiring system
US5136361A (en) Stratified interconnect structure for integrated circuits
JPS63111666A (ja) 半導体装置
JPS59501845A (ja) 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法
JPH0669207A (ja) 半導体装置
JP2668528B2 (ja) 半導体装置の製造方法
JPS6013313B2 (ja) 半導体装置の製造方法
JPH04290273A (ja) 窒化シリコンコンデンサの製造方法
JPS6125217B2 (ko)
JPH0346502Y2 (ko)
JPH0318738B2 (ko)
JPH0654794B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 12

EXPY Expiration of term