KR930020561A - 반도체 집적 회로 장치의 제조방법 - Google Patents

반도체 집적 회로 장치의 제조방법 Download PDF

Info

Publication number
KR930020561A
KR930020561A KR1019930004401A KR930004401A KR930020561A KR 930020561 A KR930020561 A KR 930020561A KR 1019930004401 A KR1019930004401 A KR 1019930004401A KR 930004401 A KR930004401 A KR 930004401A KR 930020561 A KR930020561 A KR 930020561A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
metal silicide
silicon portion
integrated circuit
circuit device
Prior art date
Application number
KR1019930004401A
Other languages
English (en)
Other versions
KR970003898B1 (ko
Inventor
다까히데 이께다
고이찌로 야마다
오사무 사이또
마사노리 오다까
노부오 단바
가쯔미 오기우에
아쯔시 히라이시
아쯔오 와따나베
미쯔루 히라오
아끼라 후까미
마사유끼 오오하야시
다다시 구라모또
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62116089A external-priority patent/JPS63281456A/ja
Priority claimed from JP62217095A external-priority patent/JP2647855B2/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR930020561A publication Critical patent/KR930020561A/ko
Application granted granted Critical
Publication of KR970003898B1 publication Critical patent/KR970003898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

바이폴라 트랜지스터와 MISFET를 동일 기판상에 혼재시킨 반도체 집적회로 장치의 제조방법으로서, 바이폴라 트랜지스터와 MISFET를 갖는 반도체 집적 회로 장치의 제조 공정의 간략화를 도모하기 위하여, 반도체 기판의 주면상으로 연장하는 다결정 실리콘막을 형성하기 위해 상기 반도체 기판의 주면상에 다결정 실리콘을 퇴적하고, 상기 반도체 기판의 주면의 제1선택 표면 영역상으로 연장하는 상기 다결정 실리콘막중에 제1도전형의 제1불순물을 도입하는 것에 의해 상기 제1선택 표면 영역상에 제1도전형의 제1다결정 실리콘 부분을 형성하고, 상기 반도체 기판의 주면의 제2선택표면 영역상으로 연장하는 상기 다결정 실리콘막중에 상기 제1도전형과 다른 도전 형의 제2도전형의 제2불순물을 도입하는 것에 의해 상기 제2선택 표면 영역상에 제2도전형의 제1다결정 실리콘 부분을 형성하고, 상기 제2다결정 실리콘 부분에 접촉하지 않도록 상기 제2다결정 실리콘 부분상에 제1금속 실리사이드층을 선택적으로 형성하고, 상기 제1다결정 실리콘 부분에 접촉하지 않도록 상기 제2다결정 실리콘 부분상에 제2금속 실리사이드층을 선택적으로 형성하고, 상기 제1및 제2금속 실리사이드층을 덮도록 상기 반도체 기판의 주면상에 화학 기상 퇴적법에 의한 막을 형성하며, 상기 제1다결정 실리콘 부분을 제2활성 소자의 전극으로서 사용하고, 상기 제2다결정 실리콘 부분을 제2활성 소자의 전극으로 사용한다.
이러한 반도체 집적회로 장치의 제조 방법을 사용하는 것에 의해 바이폴라 트랜지스터와 MISFET를 갖는 반도체 집적 회로 장치의 제조 공정을 간략화 할 수 있다.

Description

반도체 집적 회로 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예Ⅰ에 의한 바이폴라 CMOS LSI를 도시한 평면도,
제2도는 제1도의 X-X선에 따른 단면도.
제3도~제8도는 제1도 및 제2도에 도시한 바이폴라 CMOS LSI의 제조 방법을 공정순으로 설명하기 위한 단면도.

Claims (9)

  1. (a)반도체 기판의 주면상으로 연장하는 다결정 실리콘막을 형성하기 위해, 상기 반도체 기판의 주면상에 다결정 실리콘을 퇴적하는 공정. (b)상기 반도체 기판의 주면의 제1선택 표면 영역상으로 연장하는 상기 다결정실리콘막중에, 제1도전형의 제1불순물을 도입하는 것에 의해 상기 제1선택 표면 영역상에 제1도전형의 제1다결정실리콘 부분을 형성하고, 상기 반도체 기판의 주면의 제2선택 표면 영역상으로 연장하는 상기 다결정 실리콘막중에, 상기 제1도전형과 다른 도전형의 제2도전형의 제2불순물을 도입하는 것에 의해, 상기 제2선택 표면 영역상에 제2도전형의 제2다결정 실리콘 부분을 형성하는 공정. (c)상기 제2다결정 실리콘 부분에 접촉하지 않도록, 상기 제1다결정 실리콘 부분상에 제1금속 실리사이드층을 선택적으로 형성하고, 상기 제1다결정 실리콘 부분에 접촉하지 않도록, 상기 제2다결정 실리콘 부분상에 제2금속실리사이드층을 선택적으로 형성하는 공정. (d)상기 공정 (c)후에, 상기 제1및 제2금속 실리사이드층을 덮도록, 상기 반도체 기판의 표면성에 화학 기상 퇴적법에 의한 막을 형성하는 공정을 포함하며, 상기 제1다결정 실리콘 부분은 제1활성소자의 전극으로서 사용되고, 상기 제2다결정 실리콘부분은 제2활성 소자의 전극으로서 사용되는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  2. 특허청구의 범위제1항에 있어서, 상기 제1금속 실리사이드층과 상기 제2금속 실리사이드층은 서로 떨어져서 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법
  3. 특허청구의 범위 제1항에 있어서, 상기 다결정 실리콘은 상기 제1다결정 실리콘 부분이 상기 반도체 기판의 주면에 접촉하고, 또 상기 제2다결정 실리콘 부분이 상기 반도체 기판의 주면상에 마련된 절연막상으로 연장하도록 퇴적되는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  4. 특허청구의 범위 제1항에 있어서, 상기 공정(c)는 상기 다결정 실리콘막의 전면상에 금속 실리사이드층을 형성하는 공정, 상기 제1다결정 실리콘 부분과 상기 제2 다결정 실리콘 부분의 경계부의 상기 금속 실리사이드층을 선택적으로 에칭 제거하는 것에 의해, 상기 제1및 제2금속 실리사이드층을 상기 다결정 실리콘상에 선택적으로 남기는 공정을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  5. 특허청구의 범위 제1항에 있어서, 또 상기 화학 기상 퇴적법에 의한 막과 상기 제1및 제2금속 실리사이드층과 상기 다결정 실리콘막을 에칭에 의해 패터닝하는 것에 의해, 상기 제1다결정 실리콘 분및 상기 제1금속 실리사이드층으로 구성되는 상기 제1활성 소자의 전극을 형성하고, 또 상기 제2다결정 실리콘 부분및 상기 제2금속 실리 사이드층으로 구성되는 상기 제2활성 소자의 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 집적회로 장치의 제조방법.
  6. 특허청구의 범위 제1항에 있어서, 상기 제1및 제2금속 실리사이드층의 각각은 텅스텐 실리사이드(WSi), 몰리브덴 실리사이드(MoSi), 틴탄실리사이드(TiSi), 백금 실리사이드(PtSi), 탄탈 실리사이드(TaSi)중의 하나 인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  7. 특허청구의 범위 제1항에 있어서, 상기 제1도전형의 제1불순물은 붕소이고, 상기 제2도전형의 제2불순물은 인인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  8. 특허청구의 범위 제1항에 있어서, 상기 화학 기상 퇴적법에 의한 막은 절연막이고, 상기 절연막을 형성하는 공정은 화학 기상 퇴적법에 의해 상기 제1및 제2금속 실리사이드층상에 산화 실리콘을 퇴적하는 공정을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  9. 특허청구의 범위 제5항에 있어서, 상기 제1활성 소자는 바이폴라 트랜지스터이고, 상기 제2활성 소자는 MISFET이고, 상기 제1활성 소자의 전극은 상기 바이폴라 트랜지스터의 베이스 인출 전극이고, 상기 제2활성 소자의 전극은 상기 MISFET의 게이트 전극인 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004401A 1987-05-13 1993-03-22 반도체 집적 회로 장치의 제조 방법 KR970003898B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP87-116,089 1987-05-13
JP62116089A JPS63281456A (ja) 1987-05-13 1987-05-13 半導体集積回路装置及びその製造方法
JP87-116089 1987-05-13
JP62217095A JP2647855B2 (ja) 1987-08-31 1987-08-31 半導体集積回路装置の製造方法
JP87-217095 1987-08-31

Publications (2)

Publication Number Publication Date
KR930020561A true KR930020561A (ko) 1993-10-20
KR970003898B1 KR970003898B1 (ko) 1997-03-22

Family

ID=26454465

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019880005129A KR0120196B1 (ko) 1987-05-13 1988-05-03 반도체 집적회로장치 및 그 제조방법
KR1019930004401A KR970003898B1 (ko) 1987-05-13 1993-03-22 반도체 집적 회로 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019880005129A KR0120196B1 (ko) 1987-05-13 1988-05-03 반도체 집적회로장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5057894A (ko)
KR (2) KR0120196B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186099B2 (ja) * 1991-08-07 2001-07-11 日本電気株式会社 バイポーラ論理回路
US5439833A (en) * 1994-03-15 1995-08-08 National Semiconductor Corp. Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance
JPH0955440A (ja) * 1995-08-17 1997-02-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP3583228B2 (ja) * 1996-06-07 2004-11-04 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE19705351C2 (de) * 1997-02-12 1998-12-03 Siemens Ag Verfahren zum Herstellen eines Halbleiterkörpers
JP4397061B2 (ja) * 1998-09-03 2010-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
US7402835B2 (en) * 2002-07-18 2008-07-22 Chevron U.S.A. Inc. Heteroatom-containing diamondoid transistors
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US9548421B2 (en) * 2015-04-01 2017-01-17 International Business Machines Corporation Optoelectronic devices with back contact
US10644654B2 (en) * 2017-09-12 2020-05-05 Globalfoundries Inc. Hybrid cascode constructions with multiple transistor types

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
US4737472A (en) * 1985-12-17 1988-04-12 Siemens Aktiengesellschaft Process for the simultaneous production of self-aligned bipolar transistors and complementary MOS transistors on a common silicon substrate
US4727046A (en) * 1986-07-16 1988-02-23 Fairchild Semiconductor Corporation Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases

Also Published As

Publication number Publication date
KR0120196B1 (ko) 1997-10-17
KR970003898B1 (ko) 1997-03-22
US5057894A (en) 1991-10-15
KR880014644A (ko) 1988-12-24

Similar Documents

Publication Publication Date Title
US4505027A (en) Method of making MOS device using metal silicides or polysilicon for gates and impurity source for active regions
US4041518A (en) MIS semiconductor device and method of manufacturing the same
US4333099A (en) Use of silicide to bridge unwanted polycrystalline silicon P-N junction
JPH0644603B2 (ja) 半導体装置とその製法
US5395787A (en) Method of manufacturing shallow junction field effect transistor
JPH07120653B2 (ja) モノリシック集積回路の製造方法
US4385433A (en) Method of forming metal silicide interconnection electrodes in I2 L-semiconductor devices
KR930004117B1 (ko) 반도체장치의 제조방법
KR930020561A (ko) 반도체 집적 회로 장치의 제조방법
KR970077674A (ko) 반도체 집적회로장치의 제조방법
US5883010A (en) Method for protecting nonsilicided surfaces from silicide formation using spacer oxide mask
KR930011800B1 (ko) Mos형 반도체장치
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR960012554A (ko) 바이폴러 트랜지스터 및 그의 제조방법
KR920015622A (ko) 집적 회로의 제조방법
JPS59207652A (ja) 半導体集積回路装置およびその製造方法
JPS5948958A (ja) 半導体集積回路
JPH0252463A (ja) 半導体集積回路装置
JP3651901B2 (ja) 横型バイポーラトランジスタの製造方法
KR100310826B1 (ko) 정전방전보호회로의 저항 형성방법
DE3375860D1 (en) Method of manufacturing integrated mos field effect transistors with an additional interconnection level consisting of metal silicides
JPS605067B2 (ja) Ｍｏｓ形半導体装置
JPS61150376A (ja) 半導体装置
KR100290771B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100230734B1 (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020702

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee