JP2643930B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2643930B2
JP2643930B2 JP61168657A JP16865786A JP2643930B2 JP 2643930 B2 JP2643930 B2 JP 2643930B2 JP 61168657 A JP61168657 A JP 61168657A JP 16865786 A JP16865786 A JP 16865786A JP 2643930 B2 JP2643930 B2 JP 2643930B2
Authority
JP
Japan
Prior art keywords
layer
metal
semiconductor device
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61168657A
Other languages
English (en)
Other versions
JPS6324668A (ja
Inventor
克博 塚本
雅裕 清水
明彦 大崎
龍郎 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61168657A priority Critical patent/JP2643930B2/ja
Priority to KR1019870006102A priority patent/KR900004265B1/ko
Publication of JPS6324668A publication Critical patent/JPS6324668A/ja
Application granted granted Critical
Publication of JP2643930B2 publication Critical patent/JP2643930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関するものであ
り、特に拡散層に対する電極配線のコンタクトの形成の
改良を図ったものに関するものである。
〔従来の技術〕
第3図は、拡散層にアルミ配線のコンタクトを形成し
た半導体装置の断面模式図である。アルミ配線6の材料
にはアルミ・スパイク12による接合破壊を防ぎやすく、
またエレクトロ・マイグレーションの耐量を大きくする
ため、通常1〜2%のシリコンを含有したアルミ合金が
使用されている。また最近はシリコン以外に、銅やチタ
ンを含有したアルミ合金も使用されている。いずれにし
ても、シリコンを含有したアルミ配線6では、固溶度以
上のシリコンが塊状に析出し、しかもコンタクトのシリ
コン面の上では、アルミ配線6中の過剰シリコンがエピ
タキシャル的に再結晶化して、大きな塊状析出物11を作
りやすい。このコンタクト内の塊状析出物11の大きさは
0.3〜1μm程度あり、コンタクトの大きさが1.5μm
以下になると、コンタクト抵抗の異常な増大を引き起し
やすくなる。
また、拡散層の接合深さが浅くなるにつれ、アルミ・
スパイク12による接合破壊が発生しやすくなり、シリコ
ン含有のアルミ配線6を用いても、0.2〜0.3μm以下の
接合深さでは、接合が破壊される可能性が非常に高い。
以上のような、シリコンの塊状析出およびアルミ・ス
パイク12による接合破壊などを防止するため、アルミ配
線6の下に、シリサイド又は高融点金属の薄膜からなる
バリア・メタルを挿入する方法が採用され始めている。
バリア・メタルを挿入することにより、アルミとシリコ
ンの反応を抑制し、アルミ・スパイク12の発生は、完全
に防止することが可能になり、またアルミ中の過剰シリ
コンがシリコン基板1の表面で、エピタキシャル成長す
ることも抑制することができる。
〔発明が解決しようとする問題点〕
一方、シリサイドや高融点金属とP型シリコンとの接
触抵抗は、アルミとP型シリコンの接触抵抗よりかなり
高くなる傾向がある。最近の高性能集積回路では、拡散
層の接合深さを増々浅くするため、拡散層の不純物濃度
を濃くする傾向にある。このため接触抵抗は、コンタク
ト面積の縮小と相俟って、増々増大する傾向にあり、単
純にアルミ配線の下にバリア・メタルを挿入するだけで
は、コンタクト抵抗が高くなり、実用上問題が生じてい
た。
この発明は、上記のような問題点を解消するためにな
されたもので、コンタクト抵抗が低く、かつ接合破壊
や、シリコンの塊状析出を防止しうる,半導体装置の製
造方法を提供することを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、N型の半導
体基板の表面上に、該半導体基板の表面に形成されたP
型の第1の領域が露出するように,コンタクト・ホール
を開口した絶縁膜を形成する第1の工程と、上記絶縁膜
をマスクとして不純物をイオン注入することにより、上
記P型の第1の領域の一部に、該第1の領域より高濃度
かつ深い深さを有するP型の第2の領域を形成する第2
の工程と、上記絶縁膜上および上記コンタクト・ホール
の底面上にバリアメタルとなるべき金属層を形成する第
3の工程と、上記コンタクト・ホールの底面上の金属層
を金属シリサイド層と金属ナイトライド層との2層構造
とし、上記絶縁膜上の金属層を金属ナイトライド層とす
る第4の工程と、上記金属シリサイド層と金属ナイトラ
イド層との2層構造および上記金属ナイトライド層の上
にアルミニウムを主成分とする導電層を形成する第5の
工程とを含むようにしたものである。
〔作用〕
この発明においては、上述のように構成したことによ
り、非常に浅い拡散層に対しても、コンタクト抵抗が著
しく小さくなり、また、バリメタルにより、アルミ・ス
パイクによる接合破壊あるいはシリコンの塊状析出が完
全に抑制される,半導体装置の製造方法となる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第
1図は本発明の一実施例による半導体装置の製造方法に
より製造された半導体装置の概略構成を示し、図におい
て、1は半導体基板、2はP型拡散層、3は絶縁膜、4
は高濃度P型拡散層、5はシリサイド又は高融点金属か
らなるバリア・メタル、6はアルミ配線である。
接合深さが浅くなるにつれて、アルミ・スパイクによ
る接合破壊が発生しやすくなるが、それを防止するため
に、シリサイド又は高融点金属からなるバリア・メタル
5をアルミ配線6の下に敷く必要性が生じる。しかし、
P型拡散層2、とくに浅い拡散層を形成するため、濃度
の低いP型拡散層2に、シリサイド又は高融点金属から
なるバリア・メタル5でコンタクトを取ると、コンタク
ト抵抗が著しく高くなる。これを防止するため、コンタ
クト・ホール開口後、さらに拡散層と同じ導電型の不純
物をイオン注入し、アニールすることにより、コンタク
ト領域のみ自己整合的に不純物濃度を高くする。この不
純物濃度の高い拡散層4にシリサイド又は高融点金属か
らなるバリア・メタル5でコンタクトを取ることによ
り、コンタクト抵抗を著しく小さくすることが可能であ
る。
第4図は、P型拡散層へのコンタクト形成において、
コンタクト抵抗が、コンタクトへのボロン・イオン注入
により顕著に低下する様子を示す図である。240Ω/□
のシート抵抗をもつP型拡散層に1×1μm2のコンタク
ト・ホールを開口して、金属配線を施すに当り、窒化チ
タンとチタン・シリサイドからなるバリア・メタルを使
用すると、アルミの直接配線の場合に比べて著しくコン
タクト抵抗が高くなる。しかし、コンタクトにボロンを
イオン注入すると、コンタクト抵抗は著しく低下し、1
×1015/cm2以上のボロン注入により実用上問題のないレ
ベルのコンタクト抵抗値を得ることができる。
以下、第2図を用い、本発明の一実施例による半導体
装置の製造方法について説明する。
第2図(a)は、例えば相補型MOS集積回路のP型拡
散層2に、コンタクト・ホールを開口した状態を示す。
つぎに、第2図(b)に示すように、この開口部から、
ボロン・イオン7を注入する。注入量は、上述したよう
に1×1015/cm2以上が好ましい。さらに、900〜950℃の
熱処理を施して、コンタクト領域の不純物濃度が高いP
型拡散層4を形成する。つづいて、第2図(c)に示す
ように、金属チタン8を例えばスパッタリング法により
堆積し、さらに、窒素あるいはアンモニア等の窒化雰囲
気で600〜800℃の熱処理を施す。この場合、ランプ・ア
ニールを用いると雰囲気の制御がしやすい。こうして、
第2図(d)に示すように拡散層と接していたチタン
は、シリコンと反応してチタン・シリサイド10となり、
コンタクト部上層のチタン及び絶縁膜上のチタンは、窒
化されて窒化チタン9となる。このあと、第2図(e)
に示すようにアルミ膜をスパッタ法などにより堆積し
て、写真製版、及びエッチングにより、アルミの配線パ
ターン6を形成する。この際、アルミ膜の下の窒化チタ
ンは、アルミのエッチングに反応性イオンエッチングな
どを用いれば、アルミと同時にエッチングされ、アルミ
と窒化チタンの二層構造を有する配線層を形成すること
ができる。
なお上記実施例では、バリア・メタルとして、窒化チ
タンとチタンシリサイドの二層膜を例にとって説明した
が、バリア・メタルにはチタン・シリサイド,タングス
テン・シリサイド,モリブデン・シリサイド、タンタル
・シリサイド,ハフニウム・シリサイド,ジルコニウム
・シリサイドなどのシリサイド,あるいは窒化チタン,
窒化タングステン,チタン・タングステンなどの高融点
金属ないし高融点金属の窒化物などを用いても同様の効
果を奏する。
また上記実施例では拡散層がP型拡散層である場合に
ついて説明したが、N型拡散層の場合についても、同様
の効果を奏することはいうまでもない。
〔発明の効果〕
以上のように、この発明に係る半導体装置の製造方法
によれば、N型の半導体基板の表面上に、該半導体基板
の表面に形成されたP型の第1の領域が露出するよう
に,コンタクト・ホールを開口した絶縁膜を形成する第
1の工程と、上記絶縁膜をマスクとして不純物をイオン
注入することにより、上記P型の第1の領域の一部に、
該第1の領域より高濃度かつ深い深さを有するP型の第
2の領域を形成する第2の工程と、上記絶縁膜上および
上記コンタクト・ホールの底面上にバリアメタルとなる
べき金属層を形成する第3の工程と、上記コンタクト・
ホールの底面上の金属層を金属シリサイド層と金属ナイ
トライド層との2層構造とし、上記絶縁膜上の金属層を
金属ナイトライド層とする第4と工程と、上記金属シリ
サイド層と金属ナイトライド層との2層構造および上記
金属ナイトライド層の上にアルミニウムを主成分とする
導電層を形成する第5の工程とを含むようにしたので、
コンタクト抵抗を著しく小さくでき、アルミ・スパイク
による接合破壊、あるいはシリコンの塊状析出を完全に
抑制できる,半導体装置の製造方法が得られる効果があ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体装置の製造方
法により製造された半導体装置の概略構成を示す断面
図、第2図はこの発明の一実施例による半導体装置の製
造方法を示す工程断面図、第3図は従来の半導体装置を
示す断面図、第4図はこの発明の効果を表わすコンタク
ト抵抗とボロン注入量の関係を示す図である。 1は半導体基板、2はP型拡散層、3は絶縁膜、4は高
濃度P型拡散層、5はシリサイド又は高融点金属からな
るバリア・メタル、6はアルミ配線、7はボロン・イオ
ン、8は金属チタン、9は窒化チタン、10はチタン・シ
リサイド、11は塊状のシリコン析出物、12はアルミ・ス
パイク。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大崎 明彦 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社エル・エス・アイ研究所内 (72)発明者 岡本 龍郎 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭57−59360(JP,A) 特開 昭59−181571(JP,A) 特開 昭61−49469(JP,A) 特開 昭61−102059(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】N型の半導体基板の表面上に、該半導体基
    板の表面に形成されたP型の第1の領域が露出するよう
    に,コンタクト・ホールを開口した絶縁膜を形成する第
    1の工程と、 上記絶縁膜をマスクとして不純物をイオン注入すること
    により、上記P型の第1の領域の一部に、該第1の領域
    より高濃度かつ深い深さを有するP型の第2の領域を形
    成する第2の工程と、 上記絶縁膜上および上記コンタクト・ホールの底面上に
    バリアメタルとなるべき金属層を形成する第3の工程
    と、 上記コンタクト・ホールの底面上の金属層を金属シリサ
    イド層と金属ナイトライド層との2層構造とし、上記絶
    縁膜上の金属層を金属ナイトライド層とする第4の工程
    と、 上記金属シリサイド層と金属ナイトライド層との2層構
    造および上記金属ナイトライド層の上にアルミニウムを
    主成分とする導電層を形成する第5の工程とを含むこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】特許請求の範囲第1項記載の半導体装置の
    製造方法において、 上記P型の第1の領域は、0.3μm以下の深さとするこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項3】特許請求の範囲第1項記載の半導体装置の
    製造方法において、 上記第2の工程は、上記不純物を4×1014/cm2以上の注
    入量で注入することを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】特許請求の範囲第1項記載の半導体装置の
    製造方法において、 上記第3の工程は、上記金属層としてチタン層を形成す
    るものであることを特徴とする半導体装置の製造方法。
JP61168657A 1986-07-17 1986-07-17 半導体装置の製造方法 Expired - Fee Related JP2643930B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61168657A JP2643930B2 (ja) 1986-07-17 1986-07-17 半導体装置の製造方法
KR1019870006102A KR900004265B1 (ko) 1986-07-17 1987-06-16 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61168657A JP2643930B2 (ja) 1986-07-17 1986-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6324668A JPS6324668A (ja) 1988-02-02
JP2643930B2 true JP2643930B2 (ja) 1997-08-25

Family

ID=15872084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168657A Expired - Fee Related JP2643930B2 (ja) 1986-07-17 1986-07-17 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2643930B2 (ja)
KR (1) KR900004265B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JP2880785B2 (ja) * 1990-10-12 1999-04-12 日本電気株式会社 シリサイド層の形成方法
EP0789399B1 (en) * 1993-01-12 2001-11-07 Sony Corporation Output circuit device for charge transfer element
JP4793840B2 (ja) * 2003-11-10 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2012089807A (ja) * 2010-10-22 2012-05-10 Shindengen Electric Mfg Co Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759360A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Structure of wiring in semiconductor device
JPS61102059A (ja) * 1984-10-25 1986-05-20 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR900004265B1 (ko) 1990-06-18
JPS6324668A (ja) 1988-02-02
KR880002262A (ko) 1988-04-30

Similar Documents

Publication Publication Date Title
KR940010907B1 (ko) 실리사이드구조를 갖춘 반도체장치와 그 제조방법
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
JP3644983B2 (ja) 半導体装置の低抵抗接触構造およびその形成方法
US4538344A (en) Method of forming electrode/wiring layer
KR910009783B1 (ko) 반도체 장치의 제조방법
US5198378A (en) Process of fabricating elevated source/drain transistor
US7449403B2 (en) Method for manufacturing semiconductor device
JPH0259623B2 (ja)
JP2643930B2 (ja) 半導体装置の製造方法
JPH0750696B2 (ja) 半導体装置の製造方法
KR890004982B1 (ko) 반도체장치와 그 제조방법
JPH0237093B2 (ja) Handotaisochinoseizohoho
JP4011434B2 (ja) 半導体装置の製造方法及び半導体装置
JPH069213B2 (ja) 半導体装置の製造方法
JPH0454393B2 (ja)
US20050161767A1 (en) Semiconductor device and manufacturing method thereof
JP4542689B2 (ja) 半導体装置の製造方法
KR100431311B1 (ko) 반도체소자의제조방법
JPS59177926A (ja) 半導体装置の製造方法
JPS61156837A (ja) 半導体装置の製造方法
JP2563317B2 (ja) 半導体装置の製造方法
JP2004031484A (ja) 半導体装置の製造方法
JPH065750B2 (ja) 半導体装置の製造方法
JPS61240631A (ja) 半導体集積回路の製造方法
JPH0521388A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees