JP6690333B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6690333B2 JP6690333B2 JP2016053132A JP2016053132A JP6690333B2 JP 6690333 B2 JP6690333 B2 JP 6690333B2 JP 2016053132 A JP2016053132 A JP 2016053132A JP 2016053132 A JP2016053132 A JP 2016053132A JP 6690333 B2 JP6690333 B2 JP 6690333B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- silicon carbide
- semiconductor device
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 68
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 67
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 5
- 239000010410 layer Substances 0.000 description 77
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000035515 penetration Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は、炭化珪素単結晶を用いた炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコンを用いたものが主流であるが、ワイドギャップ半導体である炭化珪素（以下ＳｉＣ）は、シリコンに比較して熱伝導度が３倍、最大電界強度が１０倍、電子のドリフト速度２倍という物性値を有していることから、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスとして、近年その応用が研究されている。
ＳｉＣデバイスの中でも、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）においては、表面側の基板とのオーミックコンタクトを得るために、Ｎｉ（ニッケル）シリサイドを一般的に用いる。その製造方法は以下の通りである。ＳｉＣ基板に所望の不純物層を形成した後、ゲート酸化膜形成をし、ポリシリコンのパターン形成をする。
続いて、層間絶縁膜を形成した後、コンタクトが必要な箇所をエッチングにより開口する。その後、Ｎｉが層間絶縁膜に浸み込むことを防止するためのＴｉＮ（チタンニッケル）膜を反応性スパッタ等で１００ｎｍ程度の厚みで全面に形成し、シリサイド化させたい部分をドライエッチングにより窓開けし、続けてスパッタもしくは蒸着によりＮｉ膜を形成し、急速加熱処理を行うことでＮｉシリサイドを形成する（例えば、下記特許文献１参照。）。
図８は、ＴｉＮ膜の柱状構造を示す図、図９は、層間絶縁膜へのＮｉの浸み込みを示す図である。ＴｉＮ膜３０は、一般的に図８に示すような柱状構造をしている。このため、上記の方法でＮｉシリサイドを形成する際、図９に示すように結晶の隙間よりＴｉＮ膜３０にＮｉ３１ａが浸み込んでしまい、完全にＮｉ３１ａをブロックすることができない。そのため、層間絶縁膜（ＴｉＮ）３２の耐圧低下や素子の信頼性低下を引き起こす恐れがある。
本発明は上記課題に鑑み、Ｎｉの浸み込みによる層間絶縁膜の耐圧低下や素子の信頼性低下を抑制でき、良好な素子特性を得ることができることを目的とする。
上述した課題を解決し、本発明の目的を達成するために、この発明にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基板と、該半導体基板の表面の一部に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、該ゲート電極を覆うように形成された絶縁膜と、該絶縁膜を覆うように形成されたＴｉＮ膜と、前記絶縁膜および前記ＴｉＮ膜に覆われていない前記半導体基板の表面に形成されたＮｉシリサイド層と、を有する炭化珪素半導体装置において、前記ＴｉＮ膜が二層以上を有し、下層の第一層と、上層の第二層がそれぞれ不連続な柱状構造であって、該第一層と該第二層との間に酸化層が形成された構造であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記Ｎｉシリサイド層は、前記半導体基板の表面にのみ形成されていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記第一層の厚みよりも前記第二層の厚みが厚いことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記第一層の厚みが１０〜５０ｎｍであり、前記第二層の厚みが５０〜９０ｎｍであることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記第一層の厚みと前記第二層の厚みが、合計で１００ｎｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記第一層の結晶の太さより前記第二層の結晶の太さが太いことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体基板の表面に、ゲート酸化膜を形成する工程と、前記ゲート酸化膜上にゲート電極を形成する工程と、前記ゲート酸化膜およびゲート電極上に絶縁膜を形成する工程と、前記絶縁膜を開口し前記半導体基板に到達するコンタクト孔を設ける工程と、前記半導体基板の表面側全体にＴｉＮ膜を成膜する工程と、前記コンタクト孔底面に形成された前記ＴｉＮ膜を除去する工程と、前記半導体基板の表面にＮｉ膜を成膜し、前記コンタクト孔底面にＮｉシリサイド層を形成する工程と、前記半導体基板の全体を急速加熱する工程と、を含む炭化珪素半導体装置の製造方法において、前記ＴｉＮ膜として不連続な柱状構造な二層以上を成膜したことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記ＴｉＮ膜の成膜では、第一層の成膜後に一度成膜装置より取り出し、前記第一層の層上に再度第二層の成膜をすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記ＴｉＮ膜の成膜では、第一層の成膜後に一度プロセスを中断し、チャンバ内を酸素雰囲気にした状態で放置し、真空引き後に前記第一層の層上に第二層の成膜をすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記ＴｉＮ膜の成膜では、第一層の成膜後に一度成膜装置より取り出し、酸素プラズマ処理で表面を酸化させた後に、前記第一層の層上に第二層の成膜をすることを特徴とする。
上述した発明によれば、第一層のＴｉＮ膜と第二層のＴｉＮ膜の間に酸化層が形成されて不連続な柱状構造となるため、Ｎｉ浸み込み耐性が向上する。これにより、層間絶縁膜の耐圧低下や素子の信頼性低下を抑制でき、良好な素子特性を得ることができる。
本発明によれば、層間絶縁膜の耐圧低下や素子の信頼性低下を抑制でき、良好な素子特性を得ることができる。
以下に添付図面を参照して、この発明にかかる実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度のおよび低不純物濃度のであることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態）
本発明に係るＳｉＣ半導体デバイスの実施の形態として、縦型ＭＯＳＦＥＴを例に説明する。図１〜図５は、それぞれ実施の形態にかかる炭化珪素半導体装置としての縦型ＭＯＳＦＥＴの製造方法を示す断面図である。
本発明に係るＳｉＣ半導体デバイスの実施の形態として、縦型ＭＯＳＦＥＴを例に説明する。図１〜図５は、それぞれ実施の形態にかかる炭化珪素半導体装置としての縦型ＭＯＳＦＥＴの製造方法を示す断面図である。
はじめに、図１に示すように、ｎ+型ＳｉＣ基板１上にエピタキシャル成長によりｎ-型ＳｉＣエピ（エピタキシャル）層２をたとえば１５μｍの厚さで形成する。続いて、図２に示すように、ｎ-型ＳｉＣエピ層２上に選択的にｐチャネル層３を形成する。また、ｐチャネル層３上にｎ+ソース層４と、ｐ+コンタクト層５をイオン注入により形成し、例えば１８００℃で活性化のための熱処理をする。
その後、図３に示すように、ｎ+型ＳｉＣ基板１の主面上にゲート酸化膜６を形成し、ゲート酸化膜６上にドープトポリシリコン７を形成する。このドープトポリシリコン７を覆うように層間絶縁膜８およびコンタクト形成を行う。
その後、図４に示すように、層間絶縁膜８を覆うように第一層のＴｉＮ膜１１をスパッタリング法により成膜する。この後、ｎ+型ＳｉＣ基板１を一度成膜装置から取り出して大気に触れさせる。
この後、ｎ+型ＳｉＣ基板１を成膜装置により、第一層のＴｉＮ膜１１上に第二層のＴｉＮ膜１２をスパッタリング法により再度成膜する。
その後、コンタクト内のＴｉＮ膜をドライエッチングにより除去した後、表面側および裏面全面にニッケルを成膜し、高速加熱処理を行うことで層間絶縁膜８に覆われていないｎ+型ＳｉＣ基板１上（ｎ+ソース層４と、ｐ+コンタクト層５部分）にニッケルシリサイド層１３を形成する。
最後に、表面および裏面に電極となる金属膜を成膜して表面電極１４と裏面電極１５を形成する。以上により、図５に示す縦型ＭＯＳＦＥＴが完成する。
図６は、本発明の実施の形態にかかる炭化珪素半導体装置のＴｉＮ膜の柱状構造を示す図である。
実施の形態にかかる上記の方法により作製した縦型ＭＯＳＦＥＴによれば、図６に示すように第一層のＴｉＮ膜１１と第二層のＴｉＮ膜１２の間に中間層として、酸化層２０が形成されて不連続な柱状構造となるため、Ｎｉ浸み込み耐性が向上する。
これにより、層間絶縁膜８の耐圧低下や素子の信頼性低下を抑制でき、良好な素子特性を得ることができる。
そして、第二層（上層）のＴｉＮ膜１２の厚みは、第一層（下層）のＴｉＮ膜１１の厚みよりも厚い方がＮｉ浸み込み耐性が上がる。具体的には、第一層のＴｉＮ膜１１の厚みを１０〜５０ｎｍとし、第二層のＴｉＮ膜１２の厚みを５０〜９０ｎｍとし、かつ合計で１００ｎｍ程度の厚みにするのが好ましい。全体のＴｉＮ膜厚を１５０ｎｍまで厚くすると、その後の加熱処理時に下地との熱膨張率の差によりひび割れが発生するため、厚さは１００ｎｍ程度が限界である。
また、柱状構造の結晶の太さに関しては、太くした方が結晶の隙間を減らすことができ、浸み込み耐性が上がるため、第一層のＴｉＮ膜１１よりも第二層のＴｉＮ膜１２の方を太くするのが好ましい。結晶の太さは、例えばスパッタリング時の製膜圧力や温度、窒素の添加量などで変えることができる。
また、ＴｉＮ膜の成膜において、第一層のＴｉＮ膜１１の成膜を行った後、一度チャンバ内を酸素雰囲気にした状態で放置し、第二層のＴｉＮ膜１２の成膜を行っても良い。こうすることで、より確実に酸化層２０が形成されて不連続な柱状構造とすることができる。
また、ＴｉＮ膜の成膜において、第一層のＴｉＮ膜１１の成膜を行った後、アッシング装置などを用いて酸素プラズマ処理を行った後に、第二層のＴｉＮ膜１２の成膜を行っても良い。こうすることで、さらに確実に酸化層２０が形成されて不連続な柱状構造とすることができる。
これらの方法で成膜したＴｉＮ膜１１，１２は、間に挟まる酸化層２０が非常に薄いため、一度のドライエッチングで窓開けすることが可能であり、エッチングの工数を増やすことがない。
図７は、本発明の実施の形態にかかる炭化珪素半導体装置の他の構成例を示す断面図である。この図７に示すように、本発明は、縦型ＩＧＢＴにも適用することができる。
具体的には、オン状態のときに電流が流れる活性領域の１つの単位セル（素子の機能単位）を示し、活性領域において、ＳｉＣ基板（ｐ+型コレクタ領域）２１上のｎ-型ドリフト層（半導体層）２１ａの主面には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）構造が設けられている。
ＩＧＢＴ構造は、ｐ型ベース領域２２、ｎ+型領域２３、ｐ+型領域２４、ゲート絶縁膜２５およびゲート電極２６からなる。具体的には、ＳｉＣ基板２１の主面の表面層に、ｐ型ベース領域２２が選択的に設けられている。ｐ型ベース領域２２の内部には、ＳｉＣ基板２１の主面に露出するように、かつ互いに接するようにｎ+型領域２３およびｐ+型領域２４がそれぞれ選択的に設けられている。
ｎ+型領域２３は、ｎ+型エミッタ領域である。ｎ+型領域２３は、ｐ型ベース領域２２の内部においてｐ+型領域２４よりも外側に配置されている。ｐ+型領域２４は、ｐ+型コンタクト領域である。
ＳｉＣ基板２１の主面には、ｎ-型ドリフト層２１ａの、隣り合うｐ型ベース領域２２間に挟まれた部分からｐ型ベース領域２２およびｎ+型領域２３にわたって、ゲート絶縁膜２５が設けられている。ゲート絶縁膜２５の表面には、ゲート電極２６が設けられている。単位セルの各ゲート電極２６は、それぞれ、図示省略する部分において（例えばチップ外周部に配置されるゲートランナーを介して）ゲートパッドに接続されている。
ゲート電極２６の表面には、ゲート電極２６を覆うように層間絶縁膜２７が設けられている。層間絶縁膜２７の表面には、層間絶縁膜２７を覆うように保護膜２７ａが設けられている。保護膜２７ａの表面には、窒化チタン（ＴｉＮ）膜などのバリアメタル（金属膜）２８が設けられる。バリアメタル２８は、層間絶縁膜２７のコンタクトホールに露出されたｎ+型領域２３およびｐ+型領域２４に接する。
バリアメタル２８がない場合は、エミッタ電極となるおもて面電極２９は、ｎ+型領域２３およびｐ+型領域２４に接する。バリアメタル２８がある場合、おもて面電極９は、バリアメタル２８を介してｎ+型領域２３およびｐ+型領域２４に電気的に接続される。コレクタ電極となる裏面電極１５は、ｐ+型コレクタ領域２１に接する。
このように、本発明は、ＭＯＳＦＥＴに限らず、ＩＧＢＴにも同様に適用でき、Ｎｉシリサイドを形成する際に、層間絶縁膜２７へのＮｉの浸み込みを阻止することができ、層間絶縁膜２７の耐圧を向上でき、半導体素子の信頼性を向上できるようになる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能であり、種々の炭化珪素半導体装置の製造方法に対して有効である。例えば、本発明は、ｐ型とｎ型とを入れ替えた場合や、炭化珪素基板と炭化珪素基板の主表面に成長させるエピタキシャル層とを同導電型とした場合も同様に成り立つ。また、基板として４Ｈ−ＳｉＣ以外の結晶多形を有する炭化珪素基板を用いた場合にも同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導装置の製造方法は、半導体材料として炭化珪素を用いた炭化珪素半導体装置の製造に有用である。特に、絶縁破壊電圧特性に優れた縦型ＭＯＳＦＥＴの製造に有効である。
１ ｎ+型ＳｉＣ基板
２ ｎ-型ＳｉＣエピ層
３ ｐチャネル層
４ ｎ+ソース層
５ ｐ+コンタクト層
６ ゲート酸化膜
７ ドープトポリシリコン
８ 層間絶縁膜
１１ 第一層のＴｉＮ膜
１２ 第二層のＴｉＮ膜
２０ 酸化層
２ ｎ-型ＳｉＣエピ層
３ ｐチャネル層
４ ｎ+ソース層
５ ｐ+コンタクト層
６ ゲート酸化膜
７ ドープトポリシリコン
８ 層間絶縁膜
１１ 第一層のＴｉＮ膜
１２ 第二層のＴｉＮ膜
２０ 酸化層
Claims (10)
- 炭化珪素からなる半導体基板と、該半導体基板の表面の一部に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、該ゲート電極を覆うように形成された絶縁膜と、該絶縁膜を覆うように形成されたＴｉＮ膜と、前記絶縁膜および前記ＴｉＮ膜に覆われていない前記半導体基板の表面に形成されたＮｉシリサイド層と、を有する炭化珪素半導体装置において、
前記ＴｉＮ膜が二層以上を有し、下層の第一層と、上層の第二層がそれぞれ不連続な柱状構造であって、該第一層と該第二層との間に酸化層が形成された構造であることを特徴とする炭化珪素半導体装置。 - 前記Ｎｉシリサイド層は、前記半導体基板の表面にのみ形成されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記第一層の厚みよりも前記第二層の厚みが厚いことを特徴とする請求項１又は２に記載の炭化珪素半導体装置。
- 前記第一層の厚みが１０〜５０ｎｍであり、前記第二層の厚みが５０〜９０ｎｍであることを特徴とする請求項３に記載の炭化珪素半導体装置。
- 前記第一層の厚みと前記第二層の厚みが、合計で１００ｎｍ以下であることを特徴とする請求項４に記載の炭化珪素半導体装置。
- 前記第一層の結晶の太さより前記第二層の結晶の太さが太いことを特徴とする請求項１又は２に記載の炭化珪素半導体装置。
- 炭化珪素からなる半導体基板の表面に、ゲート酸化膜を形成する工程と、前記ゲート酸化膜上にゲート電極を形成する工程と、前記ゲート酸化膜およびゲート電極上に絶縁膜を形成する工程と、前記絶縁膜を開口し前記半導体基板に到達するコンタクト孔を設ける工程と、前記半導体基板の表面側全体にＴｉＮ膜を成膜する工程と、前記コンタクト孔底面に形成された前記ＴｉＮ膜を除去する工程と、前記半導体基板の表面にＮｉ膜を成膜し、前記コンタクト孔底面にＮｉシリサイド層を形成する工程と、前記半導体基板の全体を急速加熱する工程と、を含む炭化珪素半導体装置の製造方法において、
前記ＴｉＮ膜として不連続な柱状構造な二層以上を成膜したことを特徴とする炭化珪素半導体装置の製造方法。 - 前記ＴｉＮ膜の成膜では、第一層の成膜後に一度成膜装置より取り出し、
前記第一層の層上に再度第二層の成膜をすることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。 - 前記ＴｉＮ膜の成膜では、第一層の成膜後に一度プロセスを中断し、チャンバ内を酸素雰囲気にした状態で放置し、
真空引き後に前記第一層の層上に第二層の成膜をすることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。 - 前記ＴｉＮ膜の成膜では、第一層の成膜後に一度成膜装置より取り出し、酸素プラズマ処理で表面を酸化させた後に、
前記第一層の層上に第二層の成膜をすることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016053132A JP6690333B2 (ja) | 2016-03-16 | 2016-03-16 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US15/445,156 US9887270B2 (en) | 2016-03-16 | 2017-02-28 | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016053132A JP6690333B2 (ja) | 2016-03-16 | 2016-03-16 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017168687A JP2017168687A (ja) | 2017-09-21 |
| JP6690333B2 true JP6690333B2 (ja) | 2020-04-28 |
Family
ID=59855913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016053132A Active JP6690333B2 (ja) | 2016-03-16 | 2016-03-16 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9887270B2 (ja) |
| JP (1) | JP6690333B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7006118B2 (ja) * | 2017-10-17 | 2022-01-24 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP7471199B2 (ja) | 2020-11-12 | 2024-04-19 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2541657B2 (ja) * | 1988-04-20 | 1996-10-09 | 富士通株式会社 | 拡散障壁構造及びその製造方法 |
| JPH03185722A (ja) * | 1989-12-14 | 1991-08-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0427163A (ja) * | 1990-05-23 | 1992-01-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP3201061B2 (ja) * | 1993-03-05 | 2001-08-20 | ソニー株式会社 | 配線構造の製造方法 |
| JP3280803B2 (ja) * | 1994-08-18 | 2002-05-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JPH08181212A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001177074A (ja) * | 1999-12-15 | 2001-06-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6365496B1 (en) * | 2000-11-16 | 2002-04-02 | Stmicroelectronics, Inc. | Elimination of junction spiking using soft sputter etch and two step tin film during the contact barrier deposition process |
| JP2002343741A (ja) * | 2001-05-15 | 2002-11-29 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP3888330B2 (ja) | 2003-04-23 | 2007-02-28 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5694119B2 (ja) * | 2010-11-25 | 2015-04-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| JP6086360B2 (ja) * | 2012-04-27 | 2017-03-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| EP3043376B1 (en) * | 2013-09-05 | 2021-03-03 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor element |
| JP6192190B2 (ja) * | 2014-03-11 | 2017-09-06 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
-
2016
- 2016-03-16 JP JP2016053132A patent/JP6690333B2/ja active Active
-
2017
- 2017-02-28 US US15/445,156 patent/US9887270B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9887270B2 (en) | 2018-02-06 |
| US20170271468A1 (en) | 2017-09-21 |
| JP2017168687A (ja) | 2017-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102334190B (zh) | 半导体装置及其制造方法 | |
| JP6052481B2 (ja) | 半導体装置 | |
| JP6086360B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5994604B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TWI527157B (zh) | Semiconductor device and manufacturing method thereof | |
| JP2010171417A (ja) | 半導体装置 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP7381643B2 (ja) | 半導体装置の製造方法 | |
| JP6197957B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017168602A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6869376B2 (ja) | 半導体装置 | |
| US9324860B2 (en) | Semiconductor device | |
| JP2015126080A (ja) | 半導体装置 | |
| JP6690333B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP2015056644A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6822089B2 (ja) | 炭化珪素半導体装置の製造方法、および炭化珪素半導体装置 | |
| WO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US10032894B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP2017092364A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6724444B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2014241426A (ja) | 半導体装置 | |
| JP2016058661A (ja) | 半導体装置 | |
| JP2022180233A (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6690333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |