CN102334190B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102334190B
CN102334190B CN200980157510.7A CN200980157510A CN102334190B CN 102334190 B CN102334190 B CN 102334190B CN 200980157510 A CN200980157510 A CN 200980157510A CN 102334190 B CN102334190 B CN 102334190B
Authority
CN
China
Prior art keywords
electrode
trap
grid
interarea
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980157510.7A
Other languages
English (en)
Other versions
CN102334190A (zh
Inventor
三浦成久
中田修平
大塚健一
渡边昭裕
油谷直毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102334190A publication Critical patent/CN102334190A/zh
Application granted granted Critical
Publication of CN102334190B publication Critical patent/CN102334190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在第一导电类型的半导体基板的第一主面内的单元区域中在表层形成第二导电类型的第一阱。在第一阱内的表层形成第一导电类型的扩散区。在第一阱上形成第一栅极绝缘膜，其上形成第一栅电极。在单元区域的外周部中在第一主面的表层形成第二导电类型的第二阱。在第二阱上形成第二栅极绝缘膜，在其外周侧形成厚的场氧化膜。在栅极绝缘膜和场氧化膜上连续地形成与第一栅电极连接的第二栅电极。在第一、第二阱和扩散区中连接有第一电极。在半导体基板的第二主面形成有第二电极。以在单元区域的外周绕一周的方式在场氧化膜上形成与第二栅电极连接的栅极布线。栅极布线是对第二栅电极的构成物质进行硅化物化而成的。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具有MOS结构的开关元件的半导体装置及其制造方法，特别是涉及一种能够提高可靠性的半导体装置及其制造方法。 
背景技术
在以往的电力用纵型MOSFET中，以导电性不良的多晶硅形成栅电极。因此，通过在芯片外周形成由包含低电阻的Al或其合金、铜的金属膜构成的栅极布线，使得容易向各单位单元(unit cell)的栅电极提供电位，实现开关的高速化(例如参照专利文献1、2)。在该栅极布线、栅极焊盘的下方的半导体中形成有p型阱(well)以有助于耗尽层的伸展并防止耐压的劣化。 
另外，提出了在形成有单位单元的单元区域的外周部(包括栅极焊盘部)将微细的二极管配置成一列的半导体装置(例如专利文献1的图1、2)。在MOSFET从ON状态(正向偏压)进行开关(关断)为OFF状态(反向偏压)时，该二极管吸收在正向偏压时从p型阱向n型漏极层注入的空穴，能够防止寄生晶体管导通(例如参照专利文献1的图3)。 
当MOSFET关断时，漏电极的电压(漏极电压)从大致0V急剧上升至几百V。因此，位移电流经由在p型阱与n型漏极层之间存在的寄生电容而流入p型阱内。这在MOSFET的p型阱、二极管的p型阱、栅极布线下方的p型阱的情况下都相同。 
p型阱经由接触孔与场板(field plate)电连接，场板与源电极电连接。因而，流入栅极布线下方的p型阱内的位移电流经由接触孔和场板流入源电极。 
专利文献1：日本特开平5-198816 
专利文献2：日本特开2006-19608 
发明内容
发明要解决的问题 
芯片外周的栅极布线具有几μm至几十μm的宽度，与源极焊盘隔着充分的间隔而形成。这是因为，由于成为栅极布线以及源极焊盘的金属膜的厚度达到几μm至10μm，为的是确保它们的构图中的工艺余量(process margin)。因此，例如从源极焊盘至栅极布线的外侧的长度达到几μm至100μm。因而，与MOSFET的p型阱、二极管的p型阱相比，栅极布线下方的p型阱的面积非常大。 
p型阱本身存在电阻，因此当位移电流流到面积大的栅极布线下方的p型阱时，该p型阱内产生无法忽略的值的电位降低。因而，在该p型阱的与接触孔离开的位置处具有比较大的电位。漏极电压V相对于时间t的变动dV/dt越大，该电位越大。 
另外，在栅极布线下方的p型阱的与接触孔离开的位置之上，隔着栅极绝缘膜设置有与栅极布线连接的栅电极。而且，在MOSFET关断的紧接之后，栅电极的电压接近0V。因而，栅电极与栅极布线下方的p型阱之间的栅极绝缘膜被施加大的电场，从而栅极绝缘膜被破坏。由此存在如下问题：在栅电极与源电极之间发生短路，可靠性降低。 
另外，最近，以SiC(碳化硅)为基板材料的开关元件(MOSFET、IGBT)作为低耗电的开关元件而备受关注。通过将该SiC器件用作逆变器的开关元件，能够降低逆变器的损失。为了进一步降低损失，需要实现开关元件的进一步的高速驱动化(使dV/dt变大)。但是，由于以SiC为基板材料的开关元件中SiC的带隙(band gap)大，因此与以Si为基板材料的开关元件相比，难以实现半导体层的充分的低电阻化。因此，寄生电阻变大，在p型阱中产生的电位变大，因此上述问题严重。 
本发明是为了解决上述问题而完成的，其目的在于得到一种能够提高可靠性的半导体装置及其制造方法。 
用于解决问题的方案 
第一发明是一种半导体装置，其特征在于，具备： 
第一导电类型的半导体基板，具有相互对置的第一主面和第二主面； 
第二导电类型的第一阱，形成在所述第一主面内的单元区域中的所述第一主面的表层； 
第一导电类型的扩散区，形成在所述第一阱内的所述第一主面的表层； 
第一栅极绝缘膜，形成在所述第一阱之上； 
第一栅电极，形成在所述第一栅极绝缘膜之上； 
第二导电类型的第二阱，形成在所述单元区域的外周部中的所述第一主面的表层； 
第二栅极绝缘膜，形成在所述第二阱之上； 
场氧化膜，形成在所述第二栅极绝缘膜的外周侧的所述第二阱之上，且比所述第二栅极绝缘膜厚； 
第二栅电极，在所述第二栅极绝缘膜和所述场氧化膜之上连续地形成，与所述第一栅电极电连接； 
第一电极，与所述第一阱、所述第二阱以及所述扩散区电连接； 
第二电极，形成在所述半导体基板的所述第二主面； 
栅极布线，以在所述单元区域的外周绕一周的方式形成在所述场氧化膜之上，与所述第二栅电极电连接；以及 
栅极焊盘，与所述栅极布线电连接， 
其中，所述栅极布线是对所述第二栅电极的构成物质进行硅化物化而成的。 
第二发明是一种半导体装置的制造方法，其特征在于，具备以下工序： 
准备具有相互对置的第一主面和第二主面的第一导电类型的半导体基板的工序； 
在所述第一主面内的单元区域，在所述第一主面的表层形成第二导电类型的第一阱，在所述单元区域的外周部，在所述第一主面的表层形成第二导电类型的第二阱的工序； 
在所述第一阱内，在所述第一主面的表层形成第一导电类型的扩散区的工序； 
在所述第一阱之上形成第一栅极绝缘膜，在所述第二阱之上形成第二栅极绝缘膜的工序； 
在所述第二栅极绝缘膜的外周侧，在所述第二阱之上形成比所述第二栅极绝缘膜厚的场氧化膜的工序； 
在所述第一栅极绝缘膜之上形成第一栅电极的工序； 
在所述第二栅极绝缘膜和所述场氧化膜之上连续地形成与所述第一栅电极电连接的第二栅电极的工序； 
以覆盖所述第一栅电极和所述第二栅电极的方式在所述第一主面形成层间绝缘膜的工序； 
对所述层间绝缘膜进行蚀刻，从而在所述第一阱和所述扩散区之上形成第一接触孔，在所述第二阱之上形成第二接触孔的工序； 
对所述层间绝缘膜进行蚀刻，从而使所述第二栅电极的一部分露出的工序； 
通过对露出的所述第二栅电极的一部分进行硅化物化，以在所述单元区域的外周绕一周的方式在所述场氧化膜之上形成栅极布线的工序； 
形成经由所述第一接触孔与所述第一阱和所述扩散区电连接、且经由所述第二接触孔与所述第二阱电连接的第一电极的工序； 
在所述半导体基板的所述第二主面形成第二电极的工序；以及 
形成与所述栅极布线电连接的栅极焊盘的工序。 
发明的效果 
根据本发明能够提高可靠性。 
附图说明
图1是表示实施例1所涉及的半导体装置的俯视图。 
图2是将图1的区域A放大的俯视图。 
图3是表示对于图2的变形例的俯视图。 
图4是表示对于图2的变形例的俯视图。 
图5是图2的B-B′的截面图。 
图6是在图2中省略源极焊盘、层间绝缘膜以及栅极焊盘的透视平面图。 
图7是表示对于图6的变形例的俯视图。 
图8是表示位于图6的栅电极、场氧化膜的下方的n型SiC漂移层的透视平面图。 
图9是表示对于图8的变形例的俯视图。 
图10是用于说明实施例1所涉及的半导体装置的制造方法的截面图。 
图11是用于说明实施例1所涉及的半导体装置的制造方法的截面图。 
图12是用于说明实施例1所涉及的半导体装置的制造方法的截面图。 
图13是用于说明实施例1所涉及的半导体装置的制造方法的截面图。 
图14是用于说明实施例1所涉及的半导体装置的制造方法的截面图。 
图15是表示实施例2所涉及的半导体装置的截面图。 
图16是用于说明实施例2所涉及的半导体装置的制造方法的截面图。 
图17是用于说明实施例2所涉及的半导体装置的制造方法的截面图。 
图18是用于说明实施例2所涉及的半导体装置的制造方法的截面图。 
图19是用于说明实施例3所涉及的半导体装置的制造方法的截面图。 
图20是用于说明实施例3所涉及的半导体装置的制造方法的截面图。 
图21是用于说明实施例3所涉及的半导体装置的制造方法的截面图。 
图22是表示实施例4所涉及的半导体装置的截面图。 
附图标记说明 
10：n型SiC基板(半导体基板)；12：单元区域；14：源极焊盘(第一电极)；16：栅极布线；18：栅极焊盘；20：n型SiC漂移层(半导体基板)；22：p型阱(第一阱)；24：n型源区(扩散区)；28：p型阱(第二阱)；36：栅极绝缘膜(第一栅极绝缘膜)；38：栅电极(第一栅电极)；40：栅极绝缘膜(第二栅极绝缘膜)；42：场氧化膜；44：栅电极(第二栅电极)；46：层间绝缘膜；60：漏电极(第二电极)；74：发射极电极(第一电极)；76：n型发射极区域(扩散区)；78：集电极电极(第二电极)；80：p型集电极层(集电极层)。 
具体实施方式
实施例1 
[装置的结构] 
图1是表示实施例1所涉及的半导体装置的俯视图。n型SiC基板10具有相互对置的上表面(第一主面)和下表面(第二主面)。在n型SiC基板10的上表面内存在单元区域12，作为MOSFET的最小单位结构的多个单位单元(图1中未图示)并列配置在该单元区域12中。在该单元区域12上形成有与各单位单元的源极相连接的源极焊盘14(源电极)。在单元区域12的外周部，与源极焊盘14相分离而在单元区域12的外周绕一周地形成有栅极布线16。 
在单元区域12的外周部(具体地说n型SiC基板10的上表面的外周的一边的中央部)形成有栅极焊盘18。栅极焊盘18与栅极布线16电连接。从外部的控制电路(未图示)对栅极焊盘18施加栅极电压。该栅极电压经由栅极布线16被提供给各单位单元的栅极。 
图2是将图1的区域A放大后的俯视图。在图2中将栅极焊盘18透视来以虚线示出。栅极布线16在栅极焊盘18的下侧区域穿过图面下方而 从左上方和右上方露出。图3、图4是表示对于图2的变形例的俯视图。在图3中栅极布线16在栅极焊盘18的下侧区域穿过图面上方而从左上方和右上方露出。在图4中栅极布线16在栅极焊盘18的下侧区域遍及整个面而从左上方和右上方露出。 
图5是图2的B-B′的截面图。在n型SiC基板10上形成有n型SiC漂移层20。n型SiC漂移层20的杂质浓度是1×1013cm-3～1×1018cm-3，厚度是5μm～200μm。 
在单元区域12中，在n型SiC漂移层20的上表面的表层形成有p型阱22。在p型阱22内，在n型SiC漂移层20的上表面的表层形成有n型源区24以及p+型阱接触区域26。n型源区24的底面不超过p型阱22的底面。n型源区24的杂质浓度是1×1017cm-3～1×1021cm-3，超过p型阱22的杂质浓度。 
在单元区域12的外周部，在n型SiC漂移层20的上表面的表层形成有p型阱28和JTE(Junction Termination Extension：结终端扩展)区域30。在p型阱28内，在n型SiC漂移层20的上表面的表层形成有p+型阱接触区域32。在外端部，在n型SiC漂移层20的上表面的表层形成有n型场终止(field stopper)区域34。 
p型阱22、28的深度是例如0.3μm～2.0μm，不超过n型SiC漂移层20的底面。p型阱22、28的杂质浓度是1×1015cm-3～1×1019cm-3，超过n型SiC漂移层20的杂质浓度。但是，仅限于n型SiC漂移层20的最表面附近，为了提高SiC半导体装置的沟道区域中的导电性，p型阱22、28的杂质浓度也可以低于n型SiC漂移层20的杂质浓度。此外，作为n型杂质，优选N(氮)或P(磷)，作为p型杂质，优选Al(铝)或B(硼)。 
在p型阱22上形成有栅极绝缘膜36。在栅极绝缘膜36上形成有栅电极38。另一方面，在p型阱28上形成有栅极绝缘膜40。在栅极绝缘膜40的外周侧，在p型阱28上形成有场氧化膜42。期望该场氧化膜42的膜厚为栅极绝缘膜40的膜厚的10倍左右，例如是0.5μm～2μm。而且，在栅极绝缘膜40和场氧化膜42上连续地形成有栅电极44。该栅电极44与栅电极38电连接。栅电极38、44由多晶硅构成。 
在栅电极44的外周侧，在场氧化膜42上形成有栅极布线16。栅极布线16在其正下方或水平方向的位置处与栅电极44电连接。栅极布线16是将作为栅电极44的构成物质的多晶硅进行硅化物化而成。 
在整个面上形成有层间绝缘膜46，在该层间绝缘膜46中，在n型源区24和p+型阱接触区域26上形成有接触孔48，在p+型阱接触区域32上形成有接触孔50，在栅极布线16上形成有接触孔52。接触孔48、50、52的宽度是0.1μm～100μm。但是，如果将接触孔50、52的宽度尽量短(例如几μm)，则能够缩小p型阱28的宽度，因此优选。 
欧姆电极54经由接触孔48与n型源区24和p+型阱接触区域26进行欧姆接触，欧姆电极56经由接触孔50与p+型阱接触区域32进行欧姆接触。源极焊盘14经由欧姆电极54、56与p型阱22、28以及n型源区24电连接。另外，背面欧姆电极58与n型SiC基板10的下表面进行欧姆接触，在背面欧姆电极58上形成有漏电极60。 
在单元区域12中形成有纵型MOSFET的多个单位单元。各单位单元包括p型阱22、p+型阱接触区域26以及n型源区24。另一方面，在单元区域12的外周部形成有二极管。二极管包括n型SiC漂移层20、p型阱28以及p+型阱接触区域32。二极管与各单位单元并联连接。二极管的阳极与源极焊盘14相连接，二极管的阴极与漏电极60相连接。 
图6是在图2中省略源极焊盘14、层间绝缘膜46以及栅极焊盘18的透视平面图。在栅电极44的外侧面连接有栅极布线16。栅电极38、44为了形成接触孔48、50而一部分被开口。图7是表示对于图6的变形例的俯视图。如图7所示，栅电极44也可以比栅极布线16更向外侧突出。 
图8是表示位于图6的栅电极44、场氧化膜42的下方的n型SiC漂移层20的透视平面图。在n型SiC漂移层20的上表面的表层，在接触孔48、50的中央下部分别形成有p+型阱接触区域26、32。接触孔48的下部及其周围形成有n型源区24。以包含p+型阱接触区域26和n型源区24在内的方式形成有p型阱22。以包含p+型阱接触区域32在内的方式形成有p型阱28。p型阱22、28以及n型源区24经由接触孔48、50与源极焊盘14电连接，处于几乎相同的电位。p型阱28和JTE区域30形成在场氧化膜 42的下方的一部分。 
图9是表示对于图8的变形例的俯视图。在图8中单位单元和二极管以等间隔配置在上下左右，但是如图9所示，也可以相互错开地配置单位单元和二极管。 
[装置的制造方法] 
说明实施例1所涉及的半导体装置的制造方法。图10-14是用于说明实施例1所涉及的半导体装置的制造方法的截面图。 
首先，如图10所示，准备n型SiC基板10。n型SiC基板10可以相对于c轴方向倾斜8°以下，也可以不倾斜，具有任何面方位都可以。在n型SiC基板10上使n型SiC漂移层20外延生长。 
接着，利用通过光刻法(photolithography)加工得到的抗蚀剂掩模或氧化膜掩模等，将杂质离子注入到n型SiC漂移层20的上表面的表层，来形成p型阱22、p型阱28、n型源区24以及JTE区域30、n型场终止区域34。 
接着，为了实现p型阱22、28与源极焊盘14之间的良好的金属接触，通过离子注入分别在p型阱22、28内形成具有比p型阱22、28的杂质浓度大的杂质浓度的p+型阱接触区域26、32。此外，期望离子注入是在150℃以上的基板温度下进行。 
接着，在氩、氮等的不活泼气体气氛或真空中，在温度1500℃～2200℃下进行0.5分钟～60分钟的热处理，从而使注入的杂质电活性化。之后，通过牺牲氧化在n型SiC漂移层20的上表面形成氧化膜(未图示)，利用氢氟酸去除该氧化膜，从而去除表面变质层来得到干净的面。 
接着，如图11所示，利用CVD法等堆积由硅氧化膜构成的场氧化膜42，对场氧化膜42进行构图来在单元区域12和二极管的部分形成开口。例如利用热氧化法或堆积法在该开口部分形成栅极绝缘膜36、40。 
接着，利用CVD法堆积多晶硅。利用光刻法和干蚀刻进行构图来形成栅电极38、44。为了使表面电阻(sheet resistance)降低，使该多晶硅含有磷、硼。既可以在多晶硅的成膜中取入磷、硼，也可以通过离 子注入和之后的热处理来导入磷、硼。 
在此，使栅电极44的外端面存在于场氧化膜42上。由此，能够防止由于栅电极44的干蚀刻中的过蚀刻而在端面露出的栅极绝缘膜40的质量劣化。而且，能够将之后形成的栅极布线16设置在场氧化膜42上。由此，能够防止因栅极布线16的硅化物化引起的栅极绝缘膜40的穿透，能够防止栅极/源极间的短路。 
接着，如图12所示，利用CVD法等以覆盖栅电极38、44的方式在n型SiC漂移层20上形成层间绝缘膜46。而且，对层间绝缘膜46例如进行干蚀刻，来形成接触孔48、50、52。此外，如图13所示，也可以代替接触孔52，而将栅电极44的外端面的外侧的层间绝缘膜46全部去除，来使栅电极44的一部分露出。 
接着，在整个面上形成以Ni为主的金属膜(未图示)。而且，通过600℃～1100℃下的热处理，形成与SiC和多晶硅的硅化物。而且，利用硫酸、硝酸、盐酸、它们的过氧化氢混合液等来去除残留在层间绝缘膜46上的金属膜。由此，如图14所示，通过使在接触孔48、50中露出的n型SiC漂移层20的表面硅化物化，自匹配地形成欧姆电极54、56。而且，通过使在接触孔52中露出的栅电极44的一部分硅化物化，自匹配地形成栅极布线16。 
在此，与金属膜和SiC的反应速度相比，金属膜与多晶硅的反应速度更快。因而，当为了形成欧姆电极54、56的硅化物而在1000℃下进行2分钟的热处理时，栅极布线16的硅化物不仅从与Ni接触的多晶硅上表面起在深度方向上形成，而且在不与Ni接触的层间绝缘膜46下方的多晶硅中也形成。 
另外，在形成栅极布线16和欧姆电极54、56的过程中，在n型SiC基板10的背面形成同样的金属膜之后，通过进行热处理来形成背面欧姆电极58。由此，n型SiC基板10与漏电极60之间形成良好的欧姆接触。 
接着，利用溅射法或蒸镀法形成Al等的布线金属并进行构图，从而形成栅极焊盘18和源极焊盘14。而且，在背面欧姆电极58上形成金属膜来形成漏电极60。通过以上工序，制造出实施例1所涉及的半导体 装置。 
此外，虽然未图示，但是也可以用硅氮化膜、聚酰亚胺等保护膜来覆盖n型SiC基板10的表面侧。但是，在栅极焊盘18和源极焊盘14的适当的位置处，在保护膜上形成开口使得能够与外部的控制电路相连接。 
[效果] 
当MOSFET从ON状态进行开关为OFF状态时，漏电极的电压(漏极电压)从大致0V急剧上升至几百V。于是，位移电流经由在p型阱22、28及JTE区域30与n型SiC漂移层20之间存在的寄生电容而流入p型阱22、28。 
p型阱22的面积小，因此内部的寄生电阻小，即使流过某种程度大的位移电流，p型阱22的电位上升也小。另一方面，将p型阱28和JTE区域30合在一起的p型区域的面积大，因此内部的寄生电阻大，p型阱28的电位上升大。 
因此，在实施例1中，将硅化物用作对栅电极38、44提供电位的栅极布线16。硅化物与以往的金属制的栅电极相比，能够形成为横方向面积小。因此，能够缩短从源极焊盘14至栅极布线16的外侧的距离。与该缩短的量相应地能够缩小栅极布线16的下方的p型阱28。因而，在p型阱28中产生的位移电流变小，p型阱28的电位上升变小。由此，能够防止栅极绝缘膜40的下方的p型阱28中的高电场的产生，能够防止栅极绝缘膜40的破坏。因此，防止因栅极绝缘膜40的破坏引起的栅电极38、44与源极焊盘14之间的短路，来能够提高可靠性。 
另外，在p型阱28(JTE区域30)的外端部，在MOSFET从ON状态进行开关为OFF状态时容易集中高电场。因此，为了防止因栅极绝缘膜40的破坏引起的栅电极38、44与源极焊盘14之间的短路，需要确保p型阱28(JTE区域30)的外端部与栅电极44及栅极布线16的距离。对此，在实施例1中，在确保两者的距离的同时能够缩小p型阱28。 
另外，在实施例1中，栅极布线16的下方的p型阱与二极管的p型阱都是p型阱28，是共同的。因此，源极焊盘14是与栅电极44和栅极绝缘膜40相比在上表面的内侧与p型阱28相连接。由此，不需要另外设置对栅极布线16的下方的p型阱提供电位的场板，因此结构变得简单，能够缩小装置。而且，p型阱28连接到源极焊盘14的部分与栅极绝缘膜40之间的距离变小，因此能够防止在栅极绝缘膜40的下方部分中p型阱28的电位变大。因此，该结构也具有防止栅极绝缘膜40的破坏的效果。 
另外，SiC难以实现低电阻化，因此在p型阱28中产生的电位变大。因而，在基板材料为SiC的情况下实施例1的结构特别有效。 
另外，栅电极38、44由多晶硅构成。多晶硅的导电性不太好，因此当栅极焊盘18与栅电极38、44的位置偏离时，在两者的电位上产生时间上的偏移。该时间上的偏移是由多晶硅的电阻与如下寄生电容的时间常数来决定，该寄生电容是由源极焊盘14和栅极取出布线层所决定。因此，通过以在单元区域12的外周绕一周的方式形成由低电阻的硅化物构成的栅极布线16，容易对各单位单元的栅电极38、44提供电位，实现开关动作的高速化。而且，栅极布线16是将作为栅电极44的构成物质的多晶硅进行硅化物化而成的。由此，能够与栅电极44连续地自匹配地形成栅极布线16。 
此外，在通常的产品中形成有温度传感器、电流传感器用的电极的情况多。另外，栅极焊盘18的位置和个数、源极焊盘14的形状等也各种各样。但是，这些并不对实施例1所涉及的半导体装置的效果产生任何影响。 
实施例2 
图15是表示实施例2所涉及的半导体装置的截面图。栅电极38、44由多晶硅62、金属氮化物64以及金属66的层叠膜构成。金属66是Ti、Mo、W、Nb、Ta、Si中的至少一种。金属氮化物64是Ti、Mo、W、Nb、Ta、Si中的至少一种的氮化物。栅极布线16由硅化物层68以及合金70、72的层叠膜构成。其它结构与实施例1相同。 
说明实施例2所涉及的半导体装置的制造方法。 
首先，代替实施例1的图11的多晶硅的栅电极38、44，而如图16所示，利用溅射法、CVD法等堆积多晶硅62、金属氮化物64以及 金属66并进行构图，来形成栅电极38、44。 
接着，如图17所示，利用CVD法等堆积层间绝缘膜46。而且，例如利用干蚀刻法来形成接触孔48、50。此时，以如下方式对层间绝缘膜46进行构图：将栅电极44的外端面的外侧的层间绝缘膜46全部去除，或者至少使栅电极44的外侧面露出。 
接着，如图18所示，与实施例1同样地形成栅极布线16和欧姆电极54、56。在此，构成栅电极44的多晶硅62、金属氮化物64以及金属66在硅化物化的热处理前分别在栅电极44的侧壁与金属膜(未图示)相接，通过热处理分别成为硅化物层68以及合金70、72。在该热处理中，金属氮化物64防止金属66向多晶硅62的扩散。此外，如果热处理温度为低温，则形成为根据氮分布和硅分布而区分的3层以上，但是如果热处理温度为高温，则形成通过相互扩散而边界不明确的合金层。 
接着，与实施例1同样地形成栅极焊盘18、源极焊盘14以及漏电极60。通过以上工序，制造出实施例2所涉及的半导体装置。 
在实施例2中，栅电极38、44由多晶硅62、金属氮化物64以及金属66的层叠膜构成。由此，栅电极38、44的表面电阻降低，因此能够进行更高速的开关动作。 
实施例3 
说明实施例3所涉及的半导体装置的制造方法。 
首先，制造实施例1的图11的结构。而且，如图19所示，堆积层间绝缘膜46，形成接触孔48、50。即，与实施例1不同地，在该时刻不形成接触孔52，不露出栅电极44。 
接着，在整个面上形成以Ni为主的金属膜(未图示)。然后，通过在600℃～1100℃下的热处理形成SiC和多晶硅的硅化物。而且，利用硫酸、硝酸、盐酸、它们的过氧化氢混合液等来去除残留在层间绝缘膜46上的金属膜。由此，如图20所示，对在接触孔48、50中露出的n型SiC漂移层20的表面进行硅化物化来形成欧姆电极54、56。此时，在n型SiC基板10的背面上形成同样的金属膜之后，进行热处理来形成背面欧姆电极58。 
接着，如图21所示，在层间绝缘膜46上形成接触孔52来使栅电极44的一部分露出。而且，在整个面上形成以Ni为主的金属膜(未图示)，进行热处理来对露出的栅电极44的一部分进行硅化物化来形成栅极布线16。 
接着，与实施例1同样地形成栅极焊盘18、源极焊盘14以及漏电极60。通过以上工序，制造出实施例3所涉及的半导体装置。 
在实施例3中，由于分别形成欧姆电极54、56和栅极布线16，因此能够自由地设计栅极布线16的组成。 
在此，与金属膜和SiC的反应速度相比，金属膜与多晶硅的反应速度更快。因而，在后者的情况下，与前者的情况相比，以低温形成硅化物。因而，能够通过低于形成欧姆电极54、56的温度的低温、例如400℃下的热处理来形成栅极布线16。而且，与多晶硅形成硅化物层的金属膜也可以不同于形成欧姆电极54、56时使用的金属膜，能够自由地进行选择。例如，在优选低温工艺的情况下，能够选择以更低的温度形成硅化物层的金属膜。通过在低温下进行栅极布线16的形成，能够防止金属向多晶硅中的异常扩散。由此，能够抑制因该异常扩散引起的栅极绝缘膜40、场氧化膜42的绝缘不良所导致的元件的不良状况，能够提高成品率。 
此外，实施例3所涉及的半导体装置的制造方法同样也能够适用于如实施例2那样栅电极38、44由层叠膜构成的情况。 
实施例4 
图22是表示实施例4所涉及的半导体装置的截面图。代替实施例1的源极焊盘14而设置有发射极电极74，代替n型源区24而设置有n型发射极区域76，代替漏电极60而设置有集电极电极78。而且，在n型SiC基板10的下表面与集电极电极78之间形成有p型集电极层80。其它结构与实施例1相同。即，在实施例1的单元区域12中形成有纵型MOSFET，与此相对，在实施例4的单元区域12中形成有IGBT。通过该结构，能够防止因栅极绝缘膜40的破坏引起的栅电极38、44与发射极电极74之间的短路，来提高可靠性。 
这样，本发明能够适用于MOSFET、IGBT等MOS结构的开关元件。但是，本发明的半导体装置不仅包括开关元件，还包括在引线框上搭载与开关元件反并联连接的自由旋转二极管、用于生成和施加开关元件的栅极电压的控制电路等并密封的逆变器模块等功率模块。 
产业上的可利用性 
本发明能够利用于例如逆变器那样的电力转换器。 

Claims (9)

1.一种半导体装置，其特征在于，具备：
第一导电类型的半导体基板，具有相互对置的第一主面和第二主面；
第二导电类型的第一阱，形成在所述第一主面内的单元区域中的所述第一主面的表层；
第一导电类型的扩散区，形成在所述第一阱内的所述第一主面的表层；
第一栅极绝缘膜，形成在所述第一阱之上；
第一栅电极，形成在所述第一栅极绝缘膜之上；
第二导电类型的第二阱，形成在所述单元区域的外周部中的所述第一主面的表层；
第二栅极绝缘膜，形成在所述第二阱之上；
场氧化膜，形成在所述第二栅极绝缘膜的外周侧的所述第二阱之上，且比所述第二栅极绝缘膜厚；
第二栅电极，在所述第二栅极绝缘膜和所述场氧化膜之上连续地形成，与所述第一栅电极电连接；
第一电极，与所述第一阱、所述第二阱以及所述扩散区电连接；
第二电极，形成在所述半导体基板的所述第二主面；
栅极布线，以在所述单元区域的外周绕一周的方式形成在所述场氧化膜之上，与所述第二栅电极电连接；以及
栅极焊盘，与所述栅极布线电连接，
其中，所述栅极布线是对所述第二栅电极的构成物质进行硅化物化而成的，
在所述栅极布线下形成所述第二阱。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一电极是与所述第二栅电极和所述第二栅极绝缘膜相比在所述第一主面的内侧与所述第二阱相连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体基板的基板材料是SiC。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一栅电极和所述第二栅电极由多晶硅构成。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一栅电极和所述第二栅电极由多晶硅和如下层的层叠膜构成：包括Ti、Mo、W、Nb、Ta中的至少一种金属或所述金属的氮化物的层。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述扩散区是源区，
所述第一电极是源电极，
所述第二电极是漏电极。
7.根据权利要求1或2所述的半导体装置，其特征在于，
还具备第二导电类型的集电极层，该集电极层形成在所述半导体基板的所述第二主面与所述第二电极之间，
所述扩散区是发射极区域，
所述第一电极是发射极电极，
所述第二电极是集电极电极。
8.一种半导体装置的制造方法，其特征在于，具备以下工序：
准备具有相互对置的第一主面和第二主面的第一导电类型的半导体基板的工序；
在所述第一主面内的单元区域，在所述第一主面的表层形成第二导电类型的第一阱，在所述单元区域的外周部，在所述第一主面的表层形成第二导电类型的第二阱的工序；
在所述第一阱内，在所述第一主面的表层形成第一导电类型的扩散区的工序；
在所述第一阱之上形成第一栅极绝缘膜，在所述第二阱之上形成第二栅极绝缘膜的工序；
在所述第二栅极绝缘膜的外周侧，在所述第二阱之上形成比所述第二栅极绝缘膜厚的场氧化膜的工序；
在所述第一栅极绝缘膜之上形成第一栅电极的工序；
在所述第二栅极绝缘膜和所述场氧化膜之上连续地形成与所述第一栅电极电连接的第二栅电极的工序；
以覆盖所述第一栅电极和所述第二栅电极的方式在所述第一主面形成层间绝缘膜的工序；
对所述层间绝缘膜进行蚀刻，从而在所述第一阱和所述扩散区之上形成第一接触孔，在所述第二阱之上形成第二接触孔的工序；
对所述层间绝缘膜进行蚀刻，从而使所述第二栅电极的一部分露出的工序；
通过对露出的所述第二栅电极的一部分进行硅化物化，以在所述单元区域的外周绕一周的方式在所述场氧化膜之上形成栅极布线的工序；
形成经由所述第一接触孔与所述第一阱和所述扩散区电连接、且经由所述第二接触孔与所述第二阱电连接的第一电极的工序；
在所述半导体基板的所述第二主面形成第二电极的工序；以及
形成与所述栅极布线电连接的栅极焊盘的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
不露出所述第二栅电极而对所述层间绝缘膜进行蚀刻，从而形成所述第一接触孔和所述第二接触孔，对在所述第一接触孔和所述第二接触孔中露出的所述半导体基板的表面进行硅化物化，
在对所述半导体基板的表面进行硅化物化之后，对所述层间绝缘膜进行蚀刻来使所述第二栅电极的一部分露出，对露出的所述第二栅电极的一部分进行硅化物化来形成所述栅极布线。
CN200980157510.7A 2009-04-30 2009-04-30 半导体装置及其制造方法 Active CN102334190B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/058445 WO2010125661A1 (ja) 2009-04-30 2009-04-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102334190A CN102334190A (zh) 2012-01-25
CN102334190B true CN102334190B (zh) 2014-05-14

Family

ID=43031828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980157510.7A Active CN102334190B (zh) 2009-04-30 2009-04-30 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US9105715B2 (zh)
JP (1) JP5370480B2 (zh)
KR (1) KR101230680B1 (zh)
CN (1) CN102334190B (zh)
DE (1) DE112009004744B4 (zh)
WO (1) WO2010125661A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
JP5539355B2 (ja) 2009-07-15 2014-07-02 三菱電機株式会社 電力用半導体装置およびその製造方法
CN102859696B (zh) 2010-04-26 2015-07-22 三菱电机株式会社 半导体装置
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE112013002518B4 (de) * 2012-05-15 2018-01-11 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
JP2014038963A (ja) * 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
JP5994604B2 (ja) 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
CN105097795B (zh) * 2014-05-04 2018-03-16 无锡华润上华科技有限公司 具esd保护结构的半导体器件
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
CN104091764B (zh) * 2014-07-25 2017-10-31 中航（重庆）微电子有限公司 Igbt器件制备方法及igbt器件
CN104157682A (zh) * 2014-08-25 2014-11-19 株洲南车时代电气股份有限公司 功率半导体芯片的正面结构及其制备方法
JP2016174030A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP2018120879A (ja) * 2015-06-04 2018-08-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2017028219A (ja) * 2015-07-28 2017-02-02 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9614041B1 (en) * 2015-09-11 2017-04-04 Nxp Usa, Inc. Multi-gate semiconductor devices with improved hot-carrier injection immunity
JP6532549B2 (ja) * 2016-02-09 2019-06-19 三菱電機株式会社 半導体装置
CN108886055B (zh) * 2016-03-30 2021-06-04 三菱电机株式会社 半导体装置及其制造方法、电力变换装置
KR101875634B1 (ko) * 2016-10-27 2018-07-06 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018138756A1 (ja) * 2017-01-24 2018-08-02 新電元工業株式会社 半導体装置の製造方法
JP6861365B2 (ja) * 2017-08-29 2021-04-21 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置およびその製造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
KR102463902B1 (ko) * 2017-12-08 2022-11-08 한국전자통신연구원 다이오드를 내장한 mos 구조의 사이리스터 소자
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法
US11664369B2 (en) * 2018-03-29 2023-05-30 Rohm Co., Ltd. Semiconductor device
US11557647B2 (en) * 2018-04-19 2023-01-17 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP7176417B2 (ja) * 2019-01-16 2022-11-22 株式会社デンソー 炭化珪素半導体装置の製造方法
JP7370781B2 (ja) * 2019-09-24 2023-10-30 株式会社東芝 半導体装置
US20210343708A1 (en) * 2020-04-30 2021-11-04 Cree, Inc. Conduction enhancement layers for electrical contact regions in power devices
CN116368623A (zh) * 2020-11-06 2023-06-30 三菱电机株式会社 半导体装置以及电力变换装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1460681A3 (en) * 2003-03-18 2007-11-28 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
CN101176210A (zh) * 2005-06-03 2008-05-07 罗姆股份有限公司 半导体装置及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232277A (en) * 1975-09-05 1977-03-11 Toshiba Corp Insulated gate type field-effect transistor
DE4120394A1 (de) * 1991-06-20 1992-12-24 Bosch Gmbh Robert Monolithisch integrierte schaltungsanordnung
JP2817536B2 (ja) * 1991-09-27 1998-10-30 日本電気株式会社 半導体装置
JP2962136B2 (ja) * 1994-03-16 1999-10-12 株式会社日立製作所 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
US5563727A (en) * 1994-06-30 1996-10-08 Honeywell Inc. High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JP3435924B2 (ja) 1995-08-25 2003-08-11 トヨタ自動車株式会社 車輌の制動力制御装置
JPH10163342A (ja) * 1996-12-04 1998-06-19 Sharp Corp 半導体装置
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2001024193A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
JP2001044414A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 半導体装置
JP4917709B2 (ja) * 2000-03-06 2012-04-18 ローム株式会社 半導体装置
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6818958B2 (en) * 2001-04-13 2004-11-16 International Rectifier Corporation Semiconductor device and process for its manufacture to increase threshold voltage stability
JP3396030B2 (ja) * 2001-04-27 2003-04-14 沖電気工業株式会社 半導体装置の製造方法
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
JP2005064283A (ja) 2003-08-14 2005-03-10 Sanken Electric Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP4860122B2 (ja) * 2004-06-25 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006019608A (ja) 2004-07-05 2006-01-19 Matsushita Electric Ind Co Ltd Ｍｉｓｆｅｔデバイス
JP2007134413A (ja) * 2005-11-08 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP4545800B2 (ja) 2006-02-07 2010-09-15 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2009058445A (ja) 2007-08-31 2009-03-19 Niigata Univ 触覚センサ
JP2009076761A (ja) * 2007-09-21 2009-04-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE112011101254B4 (de) 2010-04-06 2017-04-06 Mitsubishi Electric Corporation Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
CN102859696B (zh) 2010-04-26 2015-07-22 三菱电机株式会社 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1460681A3 (en) * 2003-03-18 2007-11-28 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
CN101176210A (zh) * 2005-06-03 2008-05-07 罗姆股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP5370480B2 (ja) 2013-12-18
US9502553B2 (en) 2016-11-22
US9105715B2 (en) 2015-08-11
WO2010125661A1 (ja) 2010-11-04
US20150303297A1 (en) 2015-10-22
DE112009004744T5 (de) 2013-01-24
DE112009004744B4 (de) 2014-11-13
KR101230680B1 (ko) 2013-02-07
KR20120008506A (ko) 2012-01-30
US20110284874A1 (en) 2011-11-24
CN102334190A (zh) 2012-01-25
JPWO2010125661A1 (ja) 2012-10-25

Similar Documents

Publication Publication Date Title
CN102334190B (zh) 半导体装置及其制造方法
US8492836B2 (en) Power semiconductor device
JP6233484B2 (ja) 電力用半導体装置
JP6172224B2 (ja) 電力用半導体装置
KR101527270B1 (ko) 전력용 반도체 장치
JP6008145B2 (ja) 電力用半導体装置
JP5321377B2 (ja) 電力用半導体装置
US11094790B2 (en) Silicon carbide semiconductor device
JP2013055177A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant