JP2007134413A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007134413A
JP2007134413A JP2005323849A JP2005323849A JP2007134413A JP 2007134413 A JP2007134413 A JP 2007134413A JP 2005323849 A JP2005323849 A JP 2005323849A JP 2005323849 A JP2005323849 A JP 2005323849A JP 2007134413 A JP2007134413 A JP 2007134413A
Authority
JP
Japan
Prior art keywords
gate
layer
upper layer
lower layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005323849A
Other languages
English (en)
Inventor
Eiko Nomachi
町 映 子 野
Hideaki Harakawa
川 秀 明 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005323849A priority Critical patent/JP2007134413A/ja
Priority to US11/589,212 priority patent/US7541295B2/en
Publication of JP2007134413A publication Critical patent/JP2007134413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲートとソース・ドレイン拡散層との間にオフセット距離を設けつつ、ソース・ドレイン拡散層とチャネル反転層との離間に起因する寄生容量の増大を回避し得る半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、素子分離された半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜を介して半導体基板上にゲート下部層材を堆積し、ゲート下部層材上に、ゲート下部層材と異なる材料からなるゲート上部層材を堆積し、ゲート上部層材及びゲート下部層材を選択的に加工することによりゲート上部層及びゲート下部層からなるゲートを形成し、ゲート上部層及びゲート下部層のうちゲート上部層の方が反応速度が大きい化学反応加工処理を行って、半導体基板に対して水平方向におけるゲート上部層の寸法を増加させ、ゲート上部層をマスクとして半導体基板にイオン注入を行って不純物注入領域を形成し、熱拡散処理を行って不純物注入領域からソース・ドレイン拡散層を形成することを含む。
【選択図】図３

Description

本発明は、半導体装置の製造方法に係り、特に、ＭＯＳＦＥＴのゲート構造を利用したソース・ドレイン拡散層の形成方法に関する。
従来のＭＯＳＦＥＴの製造技術において、ゲートとソース・ドレイン拡散層との間にオフセット距離を設けるために、ゲートに側壁を形成し、その側壁に対し自己整合的にイオン注入を行ってソース・ドレイン拡散層を形成する技術が用いられている。
ここでゲート側壁は、不純物注入領域であるソース・ドレイン拡散層とゲート下のチャネル領域（チャネル反転層）との間に、基板表面に対して水平方向にオフセット距離を設けて、ショートチャネル効果を低減する目的で使用されている。
しかし、ゲート側壁を形成する異方性エッチングの際には、基板の後退、即ち、基板表面に対して垂直方向下方への基板のオーバーエッチングが発生する。後退した基板表面部に形成された不純物拡散層であるソース・ドレイン拡散層と、後退が発生していないゲート下の基板表面部に形成されたチャネル反転層とは、基板表面に対して垂直方向に基板後退量の分だけ離間するため、寄生抵抗が発生する。
ソース・ドレイン拡散層とチャネル反転層との距離は、基板後退量が大きいほど大きくなる。ソース・ドレイン拡散層とチャネル反転層との間の経路は、素子動作時には寄生容量として働くため、ソース・ドレイン拡散層とチャネル反転層との距離が大きくなると、結果としてトランジスタの駆動電流が減少するという問題が発生する。
尚、ゲート側壁を用いて自己整合的にソース・ドレイン拡散層を形成するＭＯＳＦＥＴの製造方法の改善策がこれまでに提案され、公知となっている（例えば、特許文献１参照）。
但し、特許文献１に開示されたＭＯＳＦＥＴの製造方法は、専ら製造工程の短縮をその目的及び効果とするものであって、上記問題を解決するものではない。
特開平１１−２６１０６２号公報
本発明は、ゲートとソース・ドレイン拡散層との間にオフセット距離を設けつつ、ソース・ドレイン拡散層とチャネル反転層との離間に起因する寄生容量の増大を回避し得る半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、素子分離された半導体基板上にゲート絶縁膜を形成し、上記ゲート絶縁膜を介して上記半導体基板上にゲート下部層材を堆積し、上記ゲート下部層材上に、上記ゲート下部層材と異なる材料からなるゲート上部層材を堆積し、上記ゲート上部層材及び上記ゲート下部層材を選択的に加工することによりゲート上部層及びゲート下部層からなるゲートを形成し、上記ゲート上部層及び上記ゲート下部層のうち上記ゲート上部層の方が反応速度が大きい化学反応加工処理を行って、上記半導体基板に対して水平方向における上記ゲート上部層の寸法を増加させ、上記ゲート上部層をマスクとして上記半導体基板にイオン注入を行って不純物注入領域を形成し、熱拡散処理を行って上記不純物注入領域からソース・ドレイン拡散層を形成することを含む半導体装置の製造方法が提供される。
本発明の一態様は、上記構成により、ゲートとソース・ドレイン拡散層との間にオフセット距離を設けつつ、ソース・ドレイン拡散層とチャネル反転層との離間に起因する寄生容量の増大を回避し得る半導体装置の製造方法を提供することができる。
本発明の実施の一形態においては、シリコン層の上に、シリコンよりも低い温度で酸化され得る材料、例えばタングステン（Ｗ）からなる上部層を堆積した積層構造によりゲートを形成する。その後、シリコンの熱酸化処理温度よりも低い温度、例えば４００乃至６００℃の温度条件を設定して酸化雰囲気中において熱酸化処理を行うことにより、シリコン層をほとんど酸化させることなく、ゲート上部層のみを酸化させることができる。
一例としてのタングステン（Ｗ）からなるゲート上部層は、酸化により体積が増加するので、上述のような積層構造のゲートを採用して熱処理工程を行うことにより、ゲート上部層の幅がゲート下部シリコン層の幅よりも大きいゲート構造を形成することができる。上部層のみ幅が拡張されたゲート構造を利用して自己整合的にイオン注入を行うことにより、ゲート上部層の幅とゲート下部シリコン層の幅との差の分だけ、チャネル領域とソース・ドレイン拡散層との間に、従来の技術と同様の十分なオフセット距離を設けることができる。
一方、本発明の実施の一形態においては、ゲート側壁を用いる従来の技術とは異なり、ソース・ドレイン拡散層形成領域における基板の後退を伴わない。
従って、従来の技術と比較して、ソース・ドレイン拡散層とチャネル反転層との間の寄生容量を低減することができる。
以下、本発明に係る半導体装置の製造方法の実施の一形態につき、具体例を挙げて、図面を参照しながら詳細に説明する。
図１乃至図５は、本発明の実施の一形態に係る半導体装置の製造方法の一製造工程における断面構造を示す断面図である。尚、図３乃至図５は、素子分離領域を省略し、ゲート周辺の構造のみ示している。
図１に示すように、先ず、シリコン基板１の表面部に選択的に素子分離領域２を形成し、素子分離領域２によって画定された素子領域内の所定の深さにウェル拡散層３を形成し、さらに、シリコン基板１の表面にゲート絶縁膜４を形成する。
ゲート絶縁膜４を形成後、ゲート下部層材９として、ポリシリコンを例えば厚さ１００ｎｍに堆積し、ゲート下部層材９上に、ゲート上部層材１０として、ここではタングステン（Ｗ）を例えば厚さ３０ｎｍに堆積する。
そして、リソグラフィ技術を用いてゲート下部層材９及びゲート上部層材１０に選択的にエッチングを行うことにより、図２に示すように、ゲート下部層９ａ及びゲート上部層１０ａの二層構造からなるゲート１１を形成する。このとき同時に、ゲート１１の形成領域以外の部分のゲート絶縁膜４も除去する。尚、上述の材料から明らかなように、ここでは、ゲート下部層９ａはポリシリコン、ゲート上部層１０ａはタングステンにより形成されている。
その後、ゲート下部層９ａの材料、ここではシリコンの熱酸化処理温度よりも低い温度、例えば４００乃至６００℃の温度条件を設定して酸化雰囲気中においてアニールを行うことにより、シリコン基板１及びゲート下部層９ａをほとんど酸化させることなく、タングステンからなるゲート上部層１０ａのみを十分に酸化させて、酸化タングステンからなるゲート上部層１０ｂを形成することができる。換言すると、この工程では、シリコン基板１及びゲート下部層９ａよりもゲート上部層１０ａの方が反応速度が大きい化学反応加工処理を行う。
タングステンは、酸化されて酸化タングステンとなることによって約３倍に体積が増加する。即ち、酸化タングステンからなるゲート上部層１０ｂは、元のタングステンからなるゲート上部層１０ａに比較して約３倍の体積を有することとなる。
一方、ポリシリコンからなるゲート下部層９ａはほとんど酸化されないので、体積もほとんど変化しない。また、このとき、シリコン基板１の表面もほとんど酸化されない。
従って、図３に示すように、ゲート上部層１０ｂの寸法Ｌ’は、ゲート下部層９ａの寸法、即ち、ゲート長Ｌよりも大きくなり、不等式Ｌ’＞Ｌが成立する関係となる。例えば、ゲート長Ｌが約３０ｎｍの場合、酸化タングステンからなるゲート上部層１０ｂの寸法は約４３ｎｍとなる。
結果として、ゲート下部層９ａと、ゲート下部層９ａよりも寸法の大きいゲート上部層１０ｂとからなるゲート１１ａが形成される。
上部層のみ寸法の大きいゲート構造を得た後、図４に示すように、ゲート上部層１０ｂをマスクとして自己整合的にイオン注入を行う。このとき、ゲート上部層１０ｂがゲート下部層９ａに対して水平方向に突出している部分に対応するシリコン基板１上の領域には、イオン注入は行われない。即ち、イオン注入が行われる領域は、ゲート上部層１０ｂの突出部の寸法に相当する距離Ｄだけゲート下部層９ａから離間した位置より外側の領域となる。ゲート長Ｌが約３０ｎｍ、ゲート上部層１０ｂの寸法が約４３ｎｍの場合、距離Ｄの値は、Ｄ＝（Ｌ’−Ｌ）／２＝６．５ｎｍ程度となる。
以上のように、本発明の実施の一形態においては、ゲート上部層１０ｂをマスクとして自己整合的にイオン注入を行うことによって、イオン注入領域をゲート下部層９ａから距離Ｄだけ離間した領域とすることができる。従って、ソース・ドレイン拡散層とゲート下のチャネル領域（チャネル反転層）との間に、基板表面に対して水平方向にオフセット距離を設けて、ショートチャネル効果を低減することができる。
しかし、本発明の実施の一形態においては、従来の製造方法のようにゲート側壁を形成しないため、ゲート側壁加工に伴う基板の後退、即ち、基板表面に対して垂直方向下方への基板のオーバーエッチングの発生という問題は生じない。従って、ソース・ドレイン拡散層とチャネル反転層とは、基板表面に対して垂直方向に離間することがないので、ソース・ドレイン拡散層とチャネル反転層との間の寄生容量の増大を回避することができ、従来の技術と比較すると、上記寄生容量を低減できていることになる。
イオン注入後、熱拡散処理を行うことにより、図５に示すように、イオン注入が行われた不純物注入領域を活性化してソース・ドレイン拡散層７ａを形成する。ゲート側壁加工を行う場合のような基板の後退が生じていないので、ソース・ドレイン拡散層の最大濃度部とチャネル反転層との距離は拡大することなく、ソース・ドレイン拡散層の最大濃度部の深さに応じた最短距離となっていることが分かる。
ソース・ドレイン拡散層の最大濃度部とチャネル反転層との距離は、素子動作時における寄生抵抗の大きさに反映されるので、本発明の実施の一形態の構成によって寄生抵抗が抑制され、結果として、従来よりもトランジスタの駆動電流が増大する。
以上の例では、ゲート下部層９ａの材料をポリシリコン（poly−Ｓｉ）、ゲート上部層１０ａの材料をタングステン（Ｗ）としており、酸化タングステンからなるゲート上部層１０ｂを熱酸化によって得ることとしているが、基板表面に対して水平方向におけるゲート上部層の寸法をゲート下部層よりも拡大することができるのであれば、ゲート上部層及びゲート下部層の材料の組み合わせは任意であり、ゲート上部層の寸法を拡大させるための処理及び化学反応の種類も任意である。例えば、ゲート上部層及びゲート下部層の材料が共に金属であってもよいし、ゲート上部層に対して酸化反応ではなく窒化反応を適用してもよい。
本発明の実施の一形態に係る半導体装置の製造方法の一製造工程における断面構造を示す断面図。 本発明の実施の一形態に係る半導体装置の製造方法の一製造工程における断面構造を示す断面図。 本発明の実施の一形態に係る半導体装置の製造方法の一製造工程における断面構造を示す断面図。 本発明の実施の一形態に係る半導体装置の製造方法の一製造工程における断面構造を示す断面図。 本発明の実施の一形態に係る半導体装置の製造方法の一製造工程における断面構造を示す断面図。
符号の説明
１ シリコン基板
２ 素子分離領域
３ ウェル拡散層
４ ゲート絶縁膜
７ イオン注入領域（不純物注入領域）
７ａ ソース・ドレイン拡散層
９ ゲート下部層材
９ａ ゲート下部層
１０ ゲート上部層材
１０ａ ゲート上部層
１０ｂ 酸化後のゲート上部層
１１ ゲート
１１ａ 上部層酸化後のゲート
Ｌ ゲート長（ゲート下部層９ａの寸法）
Ｌ’ゲート上部層１０ｂの寸法
Ｄ イオン注入領域とゲート下部層９ａとの距離

Claims (5)

  1. 素子分離された半導体基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜を介して前記半導体基板上にゲート下部層材を堆積し、
    前記ゲート下部層材上に、前記ゲート下部層材と異なる材料からなるゲート上部層材を堆積し、
    前記ゲート上部層材及び前記ゲート下部層材を選択的に加工することによりゲート上部層及びゲート下部層からなるゲートを形成し、
    前記ゲート上部層及び前記ゲート下部層のうち前記ゲート上部層の方が反応速度が大きい化学反応加工処理を行って、前記半導体基板に対して水平方向における前記ゲート上部層の寸法を増加させ、
    前記ゲート上部層をマスクとして前記半導体基板にイオン注入を行って不純物注入領域を形成し、
    熱拡散処理を行って前記不純物注入領域からソース・ドレイン拡散層を形成する、
    ことを含むことを特徴とする半導体装置の製造方法。
  2. 前記化学反応加工処理における前記ゲート上部層の反応速度は、前記半導体基板の反応速度よりも大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記化学反応加工処理は、酸化反応加工処理であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記酸化反応加工処理は、４００乃至６００℃の温度条件を設定して酸化雰囲気中において行われる熱酸化処理であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記半導体基板及び前記ゲート下部層はシリコンからなり、前記ゲート上部層はタングステンからなることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
JP2005323849A 2005-11-08 2005-11-08 半導体装置の製造方法 Pending JP2007134413A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005323849A JP2007134413A (ja) 2005-11-08 2005-11-08 半導体装置の製造方法
US11/589,212 US7541295B2 (en) 2005-11-08 2006-10-30 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323849A JP2007134413A (ja) 2005-11-08 2005-11-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007134413A true JP2007134413A (ja) 2007-05-31

Family

ID=38004282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323849A Pending JP2007134413A (ja) 2005-11-08 2005-11-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7541295B2 (ja)
JP (1) JP2007134413A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102334190B (zh) * 2009-04-30 2014-05-14 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11261062A (ja) 1998-03-13 1999-09-24 Asahi Kasei Micro Syst Co Ltd Ｍｏｓトランジスタの製造方法及び半導体装置の製造方法
US5989967A (en) * 1998-04-30 1999-11-23 Advanced Micro Devices, Inc. Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length
US6326281B1 (en) * 1998-09-23 2001-12-04 Texas Instruments Incorporated Integrated circuit isolation
US6486067B1 (en) * 1999-10-29 2002-11-26 Taiwan Semiconductor Manufacturing Company Method for improving the electrical isolation between the contact and gate in a self-aligned contact MOSFET device structure
US7760552B2 (en) * 2006-03-31 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Verification method for nonvolatile semiconductor memory device
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device

Also Published As

Publication number Publication date
US20070105289A1 (en) 2007-05-10
US7541295B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
US8173506B2 (en) Method of forming buried gate electrode utilizing formation of conformal gate oxide and gate electrode layers
KR20050021311A (ko) 박막의 형성 방법 및 반도체 장치의 제조 방법
US7365015B2 (en) Damascene replacement metal gate process with controlled gate profile and length using Si1-xGex as sacrificial material
US20060081942A1 (en) Semiconductor device and manufacturing method therefor
JP2011061222A (ja) 多結晶シリコン・ゲート上のサリサイドの抵抗を改善するための方法およびデバイス
JP2002026139A (ja) 半導体装置及び半導体装置の製造方法
JP3863516B2 (ja) 半導体装置及びその製造方法
US20050009281A1 (en) Method of forming gate in semiconductor device
JP2001068669A5 (ja)
JP2010157587A (ja) 半導体装置及びその製造方法
JP4822982B2 (ja) 半導体装置の製造方法
KR100639220B1 (ko) 반도체 소자 및 그의 제조방법
JP2011187498A (ja) 半導体装置の製造方法
JP2010098157A (ja) 半導体装置の製造方法
JP2007129038A (ja) 半導体装置およびその製造方法
JP2007134413A (ja) 半導体装置の製造方法
JP4887643B2 (ja) 半導体装置およびその製造方法
JP2006210636A (ja) 半導体装置及びその製造方法
US7078347B2 (en) Method for forming MOS transistors with improved sidewall structures
WO2013105550A1 (ja) 半導体装置及びその製造方法
JP2009094106A (ja) 半導体装置の製造方法
JP5177980B2 (ja) 半導体装置およびその製造方法
JP2009141040A (ja) 半導体装置及びその製造方法
US20060115972A1 (en) Multi-step process for patterning a metal gate electrode
JP2005101449A (ja) 半導体装置及びその製造方法