JPH11261062A - Mosトランジスタの製造方法及び半導体装置の製造方法 - Google Patents
Mosトランジスタの製造方法及び半導体装置の製造方法Info
- Publication number
- JPH11261062A JPH11261062A JP6352798A JP6352798A JPH11261062A JP H11261062 A JPH11261062 A JP H11261062A JP 6352798 A JP6352798 A JP 6352798A JP 6352798 A JP6352798 A JP 6352798A JP H11261062 A JPH11261062 A JP H11261062A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- ion implantation
- concentration diffusion
- region
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
る。 【解決手段】熱酸化膜2上にポリシリコン膜3,タング
ステンシリサイド膜4,酸化膜5からなるゲート部7を
形成した後、低濃度不純物拡散層生成のためのイオン注
入を回転注入法により行い、次にタングステンシリサイ
ド膜4の低抵抗化及びイオン注入後の結晶回復等のため
のアニールをアルゴンAr及び酸素O2 の雰囲気中で行
う。次に熱処理によりタングステンシリサイド膜4の側
面に生成された酸化物からなる側壁8をマスクとして、
高濃度不純物拡散層生成のためのイオン注入を行う。拡
散層形成領域11の側壁8の下部の領域には、側壁8を
介してイオン注入が行われるから、拡散層形成領域11
の側壁8の下部に対応する領域は、これを除く領域に比
較して低濃度の不純物拡散層となり、拡散層形成領域1
1に低濃度拡散層12と高濃度拡散層13とが形成さ
れ、すなわちLDD構造が形成される。
Description
Sトランジスタの製造方法に関し、特に、その製造工程
を短縮することの可能なMOSトランジスタの製造方法
に関する。
る目的、或いは耐圧,寿命等の向上等の目的で、高濃度
拡散層であるドレインとゲート電極との間に、低濃度拡
散層を形成するようにしたLDD構造を形成する場合に
は、例えば図2に示すような工程で形成している。
シリコン基板1上に、熱酸化膜2を形成し、さらに、ポ
リシリコン膜3,タングステンシリサイド膜4,酸化膜
5を生成した後、ホトエッチングしてゲート部7を形成
する。そして、タングステンシリサイド4の低抵抗化の
ためのアニールを行う。
散層とを形成する領域である拡散層形成領域11に、N
型不純物をイオン注入して低濃度の拡散層を形成する
(図2(b))。
ての酸化膜を形成した後、異方性エッチングによるエッ
チバックにより、ゲート部7の左右に酸化膜からなるス
ペーサ7aを残すようにエッチングを行う(図2
(c))。
めにN型不純物をイオン注入した後、アニールを行う
(図2(d))。以上の工程により、シリコン基板1の
ゲート部7下方のチャネル領域の左右に、低濃度拡散層
12と高濃度拡散層13とが形成されるようになってい
る。
のMOSトランジスタの製造方法では、まず、低濃度拡
散層と高濃度拡散層とを形成する領域である拡散層形成
領域11に低濃度の拡散層を形成した後、新たに酸化膜
を形成しこれをエッチバックしてゲート部7の左右にス
ペーサ7aを形成し、再度イオン注入を行うことによ
り、低濃度拡散層12と高濃度拡散層13とを形成する
ようにしている。
散層形成領域11に低濃度の拡散層を形成した後、酸化
膜を生成してスペーサ7aを形成し、再度イオン注入を
行って低濃度拡散層12と高濃度拡散層13とを生成す
る方法では効率が悪く、より効率のよい製造方法が望ま
れていた。
目してなされたものであり、LDD構造を形成するため
の製造工程の短縮化を図ることの可能な半導体装置MO
Sトランジスタの製造方法を提供することを目的として
いる。
短縮化を図るために、その製造方法を研究した結果、低
濃度の不純物拡散層を形成するためのイオン注入後に、
酸素を含む雰囲気中で熱処理を行うことによって、シリ
サイド部分に酸化物が生成され、この酸化物を利用する
ことにより製造工程の短縮を図ることができることを見
出し、以下のような発明を完成させた。
項1に係るMOSトランジスタの製造方法は、少なくと
もシリサイド層を含むゲート構造を備え、且つ、チャネ
ル領域と高濃度拡散層との間に低濃度拡散層が形成され
たLDD構造のMOSトランジスタの製造方法であっ
て、前記ゲート構造を形成した後、前記高濃度拡散層が
形成される領域及び低濃度拡散層が形成される領域にイ
オン注入を行う第1のイオン注入工程と、前記イオン注
入を行った後に前記シリサイド層に酸化物が析出する程
度の酸素を含む雰囲気中で熱処理を行う熱処理工程と、
前記酸化物をマスクとして前記高濃度拡散層が形成され
る領域にイオン注入を行う第2のイオン注入工程と、を
備えたことを特徴としている。
ンジスタの製造方法は、前記第1のイオン注入工程を、
前記半導体基板を回転させながらイオン注入を行う回転
注入法により行い、前記酸化物の目的形状に基づきイオ
ン注入角度を調整することを特徴としている。
置の製造方法は、少なくともシリサイド層を含む積層構
造を形成する積層構造形成工程と、前記積層構造を形成
した後当該積層構造をマスクとしてイオン注入を行うイ
オン注入工程と、前記イオン注入を行った後、前記シリ
サイド層に酸化物が析出する程度の酸素を含む雰囲気中
で熱処理を行う熱処理工程と、を備えることを特徴とし
ている。
説明する。まず、図1(a)に示すように、シリコン基
板1上に、熱酸化膜2を形成し、さらに、膜厚2500
〔Å〕程度のポリシコン膜3を生成する。さらに、ポリ
シリコン膜3の上に、スパッタ法により膜厚1500
〔Å〕程度のタングステンシリサイド膜4を生成し、タ
ングテンシリサイド膜4の上に、膜厚1700〔Å〕程
度のタングステンシリサイド膜4の剥がれ防止等の保護
膜としての酸化膜5を生成する。
ート部形成用のレジストパターンを形成し、これをマス
クにしてエッチングを行うこと等により、酸化膜5,タ
ングステンシリサイド膜4,ポリシリコン膜3をエッチ
ングしてゲート部7を形成する(図1(b))。
成すべき領域である拡散層形成領域11に、N型不純物
をイオン注入し低濃度の拡散層を形成する。このイオン
注入は、例えばドナーとしてリンPを使用し、エネルギ
ー50KeV,ドーズ量1.0×1013〜1.0×10
15の条件で、シリコン基板1を傾けた状態で回転させな
がらイオン注入を行う回転注入法により行う。なお、シ
リコン基板1に対して垂直な方向とイオン注入方向とが
なす角度であるチルト角を0°〜60°として行う(図
1(c))。
回復等のため及びタングステンシリサイド膜4の低抵抗
化のためのアニール処理を、アルゴンArと酸素O2 と
の混合雰囲気中で行う。なお、アニールは、温度が80
0℃〜1100℃,アルゴンと酸素との混合雰囲気ガス
に対する酸素の比率が0.1〜5%の雰囲気中で行う。
ングステンシリサイド膜4の側面に、逆台形状の側壁8
が形成される。この側壁8の長辺側の突出部の長さLを
測定したところ0.1〔μm〕程度であった。
めに、N型不純物をシリコン基板1に対して垂直方向か
らイオン注入する(図1(e))。このイオン注入は、
ドナーとして砒素Asを使用し、エネルギー80Ke
V,ドーズ量1.0×1014〜1.0×1016の条件で
行う。そして、イオン注入後のアニール処理を、アルゴ
ンArと酸素O2 との混合雰囲気中で行う。なお、アニ
ール処理は、温度が800〜1100℃,アルゴンAr
と酸素O2 との混合雰囲気ガスに対する酸素O2 の比率
が0.1〜5%の混合雰囲気中で行う。
物をシリコン基板1に対して垂直方向からイオン注入す
るようにしているから、側壁8の下部に当たる領域に
は、側壁8を介してイオン注入が行われることになり、
拡散層形成領域11の側壁8の下部に当たる領域は、側
壁8の下部を除く領域よりも低濃度となる。また、側壁
8は、逆台形状に形成されているから、拡散層形成領域
11の側壁8の下部に対応する領域では、ゲート部7に
近づくほど低濃度となり、ゲート部7から離れるほど高
濃度となる。
の下部に対応する領域に低濃度拡散層12が形成され、
ゲート部7及び側壁8の下部に対応する領域を除く領域
には、高濃度拡散層13が形成されることになって、す
なわちゲート部7と高濃度拡散層13との間に低濃度拡
散層12が形成されたLDD構造と同等とみなすことが
できる。
ためのイオン注入を行った後、タングステンシリサイド
膜4の低抵抗化のため及びイオン注入後の熱処理を行う
ようにするだけで、スペーサを形成するための酸化膜の
堆積及びエッチバックを行うことなく従来のスペーサ7
aと同等に作用する側壁8を形成することができるか
ら、従来に比較して酸化膜の堆積及びエッチバックを行
う工程分だけ、製造工程を短縮することができる。これ
に伴い、MOSトランジスタ全体の製造工程を短縮する
ことができ、これに伴ってコスト削減を図ることができ
る。
の不純物拡散層を形成するためのイオン注入を行う際に
は、回転注入法によりチルト角を0°〜60°として行
うようにした場合について説明したが、チルト角を変化
させてイオン注入を行ってみたところ、チルト角が大き
くなるほど、側壁8が大きくなり、側壁8の形状が変化
することが確認できた。よって、所望とする側壁8の形
状に応じて、チルト角を調整することにより、所望の形
状の側壁を得ることができる。
に係るMOSトランジスタの製造方法によれば、ゲート
構造を形成した後、高濃度拡散層及び低濃度拡散層が形
成される領域に第1のイオン注入を行い、ゲート構造を
構成するシリサイド層の低抵抗化のため及びイオン注入
後の結晶回復等のための熱処理を、酸素を含む雰囲気中
で行った後、高濃度拡散層が形成される領域に第2のイ
オン注入を行うようにしたから、熱処理によってシリサ
イド層部分に生成された酸化物を低濃度拡散層形成用の
マスクとして利用することができ、その分製造工程を短
縮することができる。
ンジスタの製造方法によれば、第1のイオン注入工程
は、前記半導体基板を回転させながらイオン注入を行う
回転注入法により行い、シリサイド層部分に生成される
酸化物の目的形状に応じてイオン注入角度を調整するよ
うにしたから、所望の形状の酸化物を得ることができ
る。
置の製造方法によれば、少なくともシリサイド層を含む
積層構造を形成し、この積層構造をマスクとしてイオン
注入を行ったのち、シリサイド層に酸化物が析出する程
度の酸素を含む雰囲気中で熱処理を行うようにしたか
ら、熱処理によってシリサイド層に酸化物を生成するこ
とができ、例えばシリサイド層部分に生成された酸化物
をマスクとして利用すれば、マスクの生成工程を省略す
ることができる。
の製造工程の一部を示す断面図である。
工程の一部を示す断面図である。
Claims (3)
- 【請求項1】 少なくともシリサイド層を含むゲート構
造を備え、且つ、チャネル領域と高濃度拡散層との間に
低濃度拡散層が形成されたLDD構造のMOSトランジ
スタの製造方法であって、 前記ゲート構造を形成した後、前記高濃度拡散層が形成
される領域及び低濃度拡散層が形成される領域にイオン
注入を行う第1のイオン注入工程と、前記イオン注入を
行った後に前記シリサイド層に酸化物が析出する程度の
酸素を含む雰囲気中で熱処理を行う熱処理工程と、前記
酸化物をマスクとして前記高濃度拡散層が形成される領
域にイオン注入を行う第2のイオン注入工程と、を備え
たことを特徴とするMOSトランジスタの製造方法。 - 【請求項2】 前記第1のイオン注入工程を、前記半導
体基板を回転させながらイオン注入を行う回転注入法に
より行い、前記酸化物の目的形状に基づきイオン注入角
度を調整することを特徴とする請求項1記載のMOSト
ランジスタの製造方法。 - 【請求項3】 少なくともシリサイド層を含む積層構造
を形成する積層構造形成工程と、前記積層構造を形成し
た後当該積層構造をマスクとしてイオン注入を行うイオ
ン注入工程と、前記イオン注入を行った後前記シリサイ
ド層に酸化物が析出する程度の酸素を含む雰囲気中で熱
処理を行う熱処理工程と、を備えることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6352798A JPH11261062A (ja) | 1998-03-13 | 1998-03-13 | Mosトランジスタの製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6352798A JPH11261062A (ja) | 1998-03-13 | 1998-03-13 | Mosトランジスタの製造方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11261062A true JPH11261062A (ja) | 1999-09-24 |
Family
ID=13231790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6352798A Pending JPH11261062A (ja) | 1998-03-13 | 1998-03-13 | Mosトランジスタの製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11261062A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7332420B2 (en) | 2005-09-15 | 2008-02-19 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
US7541295B2 (en) | 2005-11-08 | 2009-06-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
-
1998
- 1998-03-13 JP JP6352798A patent/JPH11261062A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7332420B2 (en) | 2005-09-15 | 2008-02-19 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
US7541295B2 (en) | 2005-11-08 | 2009-06-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5372957A (en) | Multiple tilted angle ion implantation MOSFET method | |
US4597824A (en) | Method of producing semiconductor device | |
JP2787908B2 (ja) | 半導体装置の製造方法 | |
JPH06275636A (ja) | 半導体装置の製造方法 | |
JPH08139315A (ja) | Mosトランジスタ、半導体装置及びそれらの製造方法 | |
JPS61226959A (ja) | 半導体装置およびその製造方法 | |
JPH10284728A (ja) | コバルトシリサイド膜を有するmosfetの製造方法 | |
JPH08293603A (ja) | ゲートードレイン重畳素子及びその製造方法 | |
JP2004508717A (ja) | 薄いゲート酸化物MOSFETsでのゲート誘起ドレイン漏洩(GIDL)電流を減らす方法およびデバイス | |
KR100311498B1 (ko) | 반도체 소자의 이중 게이트 형성방법 | |
JPH11261062A (ja) | Mosトランジスタの製造方法及び半導体装置の製造方法 | |
JPH0147016B2 (ja) | ||
KR100353550B1 (ko) | 실리사이드 구조 및 그 형성방법 | |
JPS62293773A (ja) | 半導体装置の製造方法 | |
JPH0661482A (ja) | Mos型トランジスタおよびその製造方法 | |
JPH11186544A (ja) | 浅い接合のソース/ドレーンを有するmosトランジスター及びその製造方法 | |
JPH0653237A (ja) | 半導体素子の製造方法 | |
JPH0637106A (ja) | 半導体製造装置の製造方法 | |
JP3000657B2 (ja) | 電界効果型半導体装置の製造方法 | |
JP3489232B2 (ja) | 半導体記憶装置の製造方法 | |
JP2002289841A (ja) | 半導体装置及びその製造方法 | |
KR20000066096A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JP4115895B2 (ja) | 半導体装置の製造方法 | |
JPH06232153A (ja) | 半導体装置及びその製造方法 | |
JPH0964361A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20041006 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20061002 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A521 | Written amendment |
Effective date: 20070402 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A02 | Decision of refusal |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A02 |