JPH08293603A - ゲートードレイン重畳素子及びその製造方法 - Google Patents
ゲートードレイン重畳素子及びその製造方法Info
- Publication number
- JPH08293603A JPH08293603A JP8011144A JP1114496A JPH08293603A JP H08293603 A JPH08293603 A JP H08293603A JP 8011144 A JP8011144 A JP 8011144A JP 1114496 A JP1114496 A JP 1114496A JP H08293603 A JPH08293603 A JP H08293603A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- conductive layer
- forming
- drain
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 32
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 150000002500 ions Chemical group 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- -1 arsenic ions Chemical class 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012407 engineering method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 description 1
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
(57)【要約】
【課題】本発明の目的は、ゲート伝導線の抵抗を減少さ
せ、ＧＯＬＤトランジスターの電気的特性を均一化し得
るゲートードレイン重畳素子及びその製造方法を提供し
ようとするものである。 【解決手段】多結晶シリコン層のゲート伝導線表面上に
シリサイド層を形成してそのゲート伝導線の抵抗を減少
させ、該シリサイド層の側面下方に該シリサイド層を所
定長さだけ拡張し、ゲートとソース／ドレインとが重畳
された領域の下部基板内に、ソース／ドレイン領域の一
部であるｎ- 拡散領域を形成し、該ｎ- 拡散領域のドー
ピング濃度及び整合の深さを均一にさせ、ＧＯＬＤトラ
ンジスターの電気的特性を均一化し得るゲートードレイ
ン重畳素子及びその製造方法が提供されている。
せ、ＧＯＬＤトランジスターの電気的特性を均一化し得
るゲートードレイン重畳素子及びその製造方法を提供し
ようとするものである。 【解決手段】多結晶シリコン層のゲート伝導線表面上に
シリサイド層を形成してそのゲート伝導線の抵抗を減少
させ、該シリサイド層の側面下方に該シリサイド層を所
定長さだけ拡張し、ゲートとソース／ドレインとが重畳
された領域の下部基板内に、ソース／ドレイン領域の一
部であるｎ- 拡散領域を形成し、該ｎ- 拡散領域のドー
ピング濃度及び整合の深さを均一にさせ、ＧＯＬＤトラ
ンジスターの電気的特性を均一化し得るゲートードレイ
ン重畳素子及びその製造方法が提供されている。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体素子及びそ
の製造方法に係るもので、詳しくは、ゲートードレイン
重畳素子（gate-drain overlapped device ：GOLD）の
ゲート伝導線の抵抗を減少させ、電気的特性を均一化し
得るゲートードレイン重畳素子及びその製造方法に関す
るものである。
の製造方法に係るもので、詳しくは、ゲートードレイン
重畳素子（gate-drain overlapped device ：GOLD）の
ゲート伝導線の抵抗を減少させ、電気的特性を均一化し
得るゲートードレイン重畳素子及びその製造方法に関す
るものである。
【０００２】
【従来の技術】従来、半導体素子の高集積度に従ってＭ
ＯＳ ＦＥＴのゲート長さが漸次縮小され、該ゲートの
長さが０．５μｍ以下になると、そのＭＯＳ ＦＥＴの
降伏内圧が低下して製品の信頼性が低下するため、その
ＭＯＳ ＦＥＴの構造を改善し動作電圧を改良すべきで
あった。それで、二重拡散領域（DDD;double diffused
drain）叉は低濃度イオン注入（LDD : lightly doped
drain）のようなドレインエンジニアリング法（drain e
ngineering method）をＭＯＳ ＦＥＴに適用し製品の
信頼性を図っていたが、該ドレインエンジニアリング法
は相互コンダクタンス（transconductance)と降伏電圧
間に色々な妥協（tradeoff)すべき点があるため、５ｖ
の動作電圧でＭＯＳ ＦＥＴの信頼性を図る場合、ｎ-
拡散領域の長さＬｎ及びｎ- 拡散領域の濃度Ｎｄだけを
改良させては、該ＭＯＳ ＦＥＴの信頼性を充分に向上
することが出来なかった。
ＯＳ ＦＥＴのゲート長さが漸次縮小され、該ゲートの
長さが０．５μｍ以下になると、そのＭＯＳ ＦＥＴの
降伏内圧が低下して製品の信頼性が低下するため、その
ＭＯＳ ＦＥＴの構造を改善し動作電圧を改良すべきで
あった。それで、二重拡散領域（DDD;double diffused
drain）叉は低濃度イオン注入（LDD : lightly doped
drain）のようなドレインエンジニアリング法（drain e
ngineering method）をＭＯＳ ＦＥＴに適用し製品の
信頼性を図っていたが、該ドレインエンジニアリング法
は相互コンダクタンス（transconductance)と降伏電圧
間に色々な妥協（tradeoff)すべき点があるため、５ｖ
の動作電圧でＭＯＳ ＦＥＴの信頼性を図る場合、ｎ-
拡散領域の長さＬｎ及びｎ- 拡散領域の濃度Ｎｄだけを
改良させては、該ＭＯＳ ＦＥＴの信頼性を充分に向上
することが出来なかった。
【０００３】一方、前記ＤＤＤ叉はＬＤＤのようなドレ
インエンジニアリング法を使用せずに、ゲートードレイ
ン重畳素子（ＧＯＬＤ）の製造方法として、逆ＴＬＤＤ
法を使用し、相互コンダクタンスと降伏電圧間の妥協点
を良好に解決する精巧なゲートードレイン重畳素子が開
発され、このような従来ゲートードレイン重畳素子及び
その製造方法を説明すると次のようである。即ち、図５
（Ａ）に示したように、例えば、單結晶シリコン基板１
上に、ゲート酸化膜２が熱酸化法により成層され、該ゲ
ート酸化膜２上にゲート電極として利用するゲート多結
晶シリコン層３が厚く成層され、該多結晶シリコン層３
上に酸化膜４が成層される。次いで、図５（Ｂ）に示し
たように、該酸化膜４上に感光膜（図示されず）が形成
された後、該感光膜パターン以外の酸化膜４と多結晶シ
リコン層３の一部とが食刻され、該多結晶シリコン層３
は１００ー５００Åの厚さだけ残留される。次いで、該
感光膜のパターンが除去され、ｎ- のＬＤＤ領域を形成
するため、以前の厚さの多結晶シリコン層３領域（図５
Ｂの突出部位）以外の該多結晶シリコン層３の他領域
（図５Ｂの水平部位）の基板１内に、ｎ形の不純物の燐
がイオン注入される。次いで、図５（Ｃ）に示したよう
に、それら酸化膜４及び多結晶シリコン層３表面上に酸
化膜が化学蒸着法により成層された後エッチバックさ
れ、前記以前の厚さの多結晶シリコン層３領域の側壁に
酸化膜のスペーサー５が形成される。
インエンジニアリング法を使用せずに、ゲートードレイ
ン重畳素子（ＧＯＬＤ）の製造方法として、逆ＴＬＤＤ
法を使用し、相互コンダクタンスと降伏電圧間の妥協点
を良好に解決する精巧なゲートードレイン重畳素子が開
発され、このような従来ゲートードレイン重畳素子及び
その製造方法を説明すると次のようである。即ち、図５
（Ａ）に示したように、例えば、單結晶シリコン基板１
上に、ゲート酸化膜２が熱酸化法により成層され、該ゲ
ート酸化膜２上にゲート電極として利用するゲート多結
晶シリコン層３が厚く成層され、該多結晶シリコン層３
上に酸化膜４が成層される。次いで、図５（Ｂ）に示し
たように、該酸化膜４上に感光膜（図示されず）が形成
された後、該感光膜パターン以外の酸化膜４と多結晶シ
リコン層３の一部とが食刻され、該多結晶シリコン層３
は１００ー５００Åの厚さだけ残留される。次いで、該
感光膜のパターンが除去され、ｎ- のＬＤＤ領域を形成
するため、以前の厚さの多結晶シリコン層３領域（図５
Ｂの突出部位）以外の該多結晶シリコン層３の他領域
（図５Ｂの水平部位）の基板１内に、ｎ形の不純物の燐
がイオン注入される。次いで、図５（Ｃ）に示したよう
に、それら酸化膜４及び多結晶シリコン層３表面上に酸
化膜が化学蒸着法により成層された後エッチバックさ
れ、前記以前の厚さの多結晶シリコン層３領域の側壁に
酸化膜のスペーサー５が形成される。
【０００４】次いで、図５（Ｄ）に示したように、該ス
ペーサー５によりマスキングされない領域の多結晶シリ
コン層３がプラズマ食刻法により食刻され、多結晶シリ
コン層のゲート７が逆Ｔ字状に形成される。その後、ｎ
+ のドレイン／ソース領域を形成するため前記多結晶シ
リコンゲート７以外の他領域の基板１内にｎ形不純物と
して例えば、砒素がイオン注入され、図５（Ｅ）に示し
たように、金属熱処理を施すと前記の注入イオンが活性
してｎ+ 拡散領域８が形成され、該ｎ+ 拡散領域８の周
囲にｎ- 拡散領域９が被覆されてドレイン／ソース領域
が形成される。従って、前記ｎ+ ドレイン／ソース領域
と前記ゲート間のオフセットは、該ｎ + ドレイン／ソー
ス領域を形成するため注入されたイオンが前記Ｔ字状の
ゲート７に自己整合されて除去される。且つ、最適の長
さＬｎ- は前記スペーサー５の幅により容易に設定され
る。
ペーサー５によりマスキングされない領域の多結晶シリ
コン層３がプラズマ食刻法により食刻され、多結晶シリ
コン層のゲート７が逆Ｔ字状に形成される。その後、ｎ
+ のドレイン／ソース領域を形成するため前記多結晶シ
リコンゲート７以外の他領域の基板１内にｎ形不純物と
して例えば、砒素がイオン注入され、図５（Ｅ）に示し
たように、金属熱処理を施すと前記の注入イオンが活性
してｎ+ 拡散領域８が形成され、該ｎ+ 拡散領域８の周
囲にｎ- 拡散領域９が被覆されてドレイン／ソース領域
が形成される。従って、前記ｎ+ ドレイン／ソース領域
と前記ゲート間のオフセットは、該ｎ + ドレイン／ソー
ス領域を形成するため注入されたイオンが前記Ｔ字状の
ゲート７に自己整合されて除去される。且つ、最適の長
さＬｎ- は前記スペーサー５の幅により容易に設定され
る。
【０００５】
【発明が解決しようとする課題】然るに、このような従
来ゲートードレイン重畳素子及びその製造方法において
は、基板上にｎ- 拡散領域を形成するため薄い厚さの多
結晶シリコン層が残るように該多結晶シリコン層を食刻
するようになっているが、通常、該薄い厚さの多結晶シ
リコン層は食刻の特性上一様にならず不均一になるの
で、該不均一な厚さの多結晶シリコン層を通って基板内
に注入されたイオンの活性化が悪くなり、ＬＤＤ のド
ーピング濃度及び整合の深さが不均一になって、トラン
ジスターの電気的特性が不均一になるという不都合な点
があった。
来ゲートードレイン重畳素子及びその製造方法において
は、基板上にｎ- 拡散領域を形成するため薄い厚さの多
結晶シリコン層が残るように該多結晶シリコン層を食刻
するようになっているが、通常、該薄い厚さの多結晶シ
リコン層は食刻の特性上一様にならず不均一になるの
で、該不均一な厚さの多結晶シリコン層を通って基板内
に注入されたイオンの活性化が悪くなり、ＬＤＤ のド
ーピング濃度及び整合の深さが不均一になって、トラン
ジスターの電気的特性が不均一になるという不都合な点
があった。
【０００６】且つ、ゲートードレイン重畳素子の少型化
によりゲートの抵抗が増加することを解決するため、該
ゲートとドレイン／ソース間にシリサイド層を形成する
サリサイド（ｓｉｌｉｃｉｄｅ）工程を行うべきである
が、該サリサイド工程を行うことが出来ないので、トラ
ンジスターの性能を向上し得ないという不都合な点があ
った。
によりゲートの抵抗が増加することを解決するため、該
ゲートとドレイン／ソース間にシリサイド層を形成する
サリサイド（ｓｉｌｉｃｉｄｅ）工程を行うべきである
が、該サリサイド工程を行うことが出来ないので、トラ
ンジスターの性能を向上し得ないという不都合な点があ
った。
【０００７】
【課題を解決するための手段】本発明の目的は、多結晶
シリコン層のゲート伝導線の抵抗を減少させ、ゲート及
びソース／ドレインの重畳された領域の基板内にｎ- 拡
散領域を均一に形成し、ＧＯＬＤトランジスターの電気
的特性を均一化し得るゲートードレイン重畳素子及びそ
の製造方法を提供しようとするものである。
シリコン層のゲート伝導線の抵抗を減少させ、ゲート及
びソース／ドレインの重畳された領域の基板内にｎ- 拡
散領域を均一に形成し、ＧＯＬＤトランジスターの電気
的特性を均一化し得るゲートードレイン重畳素子及びそ
の製造方法を提供しようとするものである。
【０００８】そして、このような本発明の目的は、第１
導電形の基板と、該基板上に形成されたゲート絶縁膜
と、該ゲート絶縁膜上に所望パターンに形成された多結
晶シリコン層のゲート伝導線と、該ゲート伝導線の表面
を被覆し前記ゲート絶縁膜上所定領域まで拡張された導
電層と、でなるゲートと、該導電層の拡散領域下部の基
板内に形成された第２導電形の低濃度拡散領域と、該低
濃度拡散領域に接して形成された第２導電形の高濃度拡
散領域と、を備えたゲートードレイン重畳素子を提供す
ることにより達成される。
導電形の基板と、該基板上に形成されたゲート絶縁膜
と、該ゲート絶縁膜上に所望パターンに形成された多結
晶シリコン層のゲート伝導線と、該ゲート伝導線の表面
を被覆し前記ゲート絶縁膜上所定領域まで拡張された導
電層と、でなるゲートと、該導電層の拡散領域下部の基
板内に形成された第２導電形の低濃度拡散領域と、該低
濃度拡散領域に接して形成された第２導電形の高濃度拡
散領域と、を備えたゲートードレイン重畳素子を提供す
ることにより達成される。
【０００９】叉、このような本発明の目的は、第１導電
形の基板上にゲート絶縁膜を形成し、該ゲート絶縁膜上
に所望パターンのゲート伝導線を形成する段階と、該ゲ
ート伝導線を被覆して前記基板上に第１導電層を形成す
る段階と、該ゲート伝導線以外の他領域の前記基板内に
第２導電形の不純物を第１次イオン注入する段階と、前
記第１導電層を第２導電層に変換した後、所定パターン
の第２導電層を形成する段階と、該所定パターンの第２
導電層以外の他領域の基板内に第２導電形の不純物を第
２次イオン注入する段階と、を順次行うゲートードレイ
ン重畳素子の製造方法を提供することにより達成され
る。
形の基板上にゲート絶縁膜を形成し、該ゲート絶縁膜上
に所望パターンのゲート伝導線を形成する段階と、該ゲ
ート伝導線を被覆して前記基板上に第１導電層を形成す
る段階と、該ゲート伝導線以外の他領域の前記基板内に
第２導電形の不純物を第１次イオン注入する段階と、前
記第１導電層を第２導電層に変換した後、所定パターン
の第２導電層を形成する段階と、該所定パターンの第２
導電層以外の他領域の基板内に第２導電形の不純物を第
２次イオン注入する段階と、を順次行うゲートードレイ
ン重畳素子の製造方法を提供することにより達成され
る。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。本発明に係るゲートードレイン
重畳素子においては、図１に示したように、基板１１
と、該基板１１上に形成されたゲート絶縁膜１２と、該
ゲート絶縁膜１２上所望の領域に形成された多結晶シリ
コン層のゲート伝導線１３と、該ゲート伝導線１３の表
面を被覆し前記ゲート絶縁膜１２上所定領域まで拡張さ
れたシリサイド層１５と、でなるゲートと、該ゲートの
シリサイド層１５の拡張領域の基板１１内両方側に夫々
形成されたｎ- 拡散領域１６と、それらｎ- 拡散領域１
６の外方側壁に接し前記ゲート以外の他領域の基板１１
内に夫々形成されたｎ+ 拡散領域１８と、を備えてい
る。
図面を用いて説明する。本発明に係るゲートードレイン
重畳素子においては、図１に示したように、基板１１
と、該基板１１上に形成されたゲート絶縁膜１２と、該
ゲート絶縁膜１２上所望の領域に形成された多結晶シリ
コン層のゲート伝導線１３と、該ゲート伝導線１３の表
面を被覆し前記ゲート絶縁膜１２上所定領域まで拡張さ
れたシリサイド層１５と、でなるゲートと、該ゲートの
シリサイド層１５の拡張領域の基板１１内両方側に夫々
形成されたｎ- 拡散領域１６と、それらｎ- 拡散領域１
６の外方側壁に接し前記ゲート以外の他領域の基板１１
内に夫々形成されたｎ+ 拡散領域１８と、を備えてい
る。
【００１１】このように構成された本発明に係るゲート
ードレイン重畳素子の製造方法の第１実施例を説明する
と次のようである。
ードレイン重畳素子の製造方法の第１実施例を説明する
と次のようである。
【００１２】即ち、図２（Ａ）に示したように、例え
ば、第１導電形のＰ形ウエルを有する單結晶シリコンの
基板１１上に、熱酸化法によりゲート絶縁膜１２が１０
０Åの厚さに成層される。次いで、外ゲート絶縁膜１２
上に２００Å厚さの多結晶シリコン層が成層された後食
刻され所定パターンのゲート伝導線１３が形成される。
次いで、図２（Ｂ）に示したように、それらゲート伝導
線１３及びゲート絶縁膜１２上面に、金属層１４とし
て、例えば、Ｔｉ、Ｃｏ、Ｍｏ、Ｔａ、Ｎｉ、Ｗの高融
点金属層が金属有機化学蒸着法により５００Åの厚さに
成層され、ｎ- の低濃度イオン注入領域ＬＤＤを形成す
るため、前記ゲート伝導線１３以外の他領域の基板１１
内に、第２導電形のｎ形不純物、例えば燐が２．４Ｅ１
３ｉｏｎｓ／ｃｍ2 の供与量（ｄｏｓｅ）及び６０ｋ
ｅＶのエネルギーにてイオン注入される。次いで、図２
（ｃ）に示したように、前記金属層１４上面に水素をイ
オン注入し、該金属層１４の粒界をパッシベーションさ
せる。この場合パッシベーション方法としては、水素プ
ラズマ処理法、窒素イオン注入法、窒素プラズマ処理法
及び窒素熱処理法中何れ一つを用いる。
ば、第１導電形のＰ形ウエルを有する單結晶シリコンの
基板１１上に、熱酸化法によりゲート絶縁膜１２が１０
０Åの厚さに成層される。次いで、外ゲート絶縁膜１２
上に２００Å厚さの多結晶シリコン層が成層された後食
刻され所定パターンのゲート伝導線１３が形成される。
次いで、図２（Ｂ）に示したように、それらゲート伝導
線１３及びゲート絶縁膜１２上面に、金属層１４とし
て、例えば、Ｔｉ、Ｃｏ、Ｍｏ、Ｔａ、Ｎｉ、Ｗの高融
点金属層が金属有機化学蒸着法により５００Åの厚さに
成層され、ｎ- の低濃度イオン注入領域ＬＤＤを形成す
るため、前記ゲート伝導線１３以外の他領域の基板１１
内に、第２導電形のｎ形不純物、例えば燐が２．４Ｅ１
３ｉｏｎｓ／ｃｍ2 の供与量（ｄｏｓｅ）及び６０ｋ
ｅＶのエネルギーにてイオン注入される。次いで、図２
（ｃ）に示したように、前記金属層１４上面に水素をイ
オン注入し、該金属層１４の粒界をパッシベーションさ
せる。この場合パッシベーション方法としては、水素プ
ラズマ処理法、窒素イオン注入法、窒素プラズマ処理法
及び窒素熱処理法中何れ一つを用いる。
【００１３】次いで、図２（Ｄ）に示したように、該金
属層１４を不活性雰囲気及び５００ー８００℃の温度下
で熱処理してシリサイド層１５を形成し、前記ｎ- のＬ
ＤＤにて注入されたイオンを活性化させ、前記ゲート伝
導線１３以外の他領域の基板１１内にｎ- 拡散領域１６
を形成する。この場合、前記金属層１４の物質に従って
該金属層１４をシリサイド化させる温度を異にし、熱処
理時間を調節して該金属層１４の厚さだけシリサイド層
１５に変換させる。且つ、該金属層１４両方側の水平方
向に延長された領域はシリサイド層１５に変換されず、
元の金属層１４状態を維持するが、継続熱処理を施して
所望の領域までシリサイド層１５を拡張させる。叉、前
記ゲート伝導線１３の多結晶シリコン層のシリコン原子
が該多結晶シリコン層に接した前記金属層１４内に拡散
し、金属シリサイド層を形成する金属層１４の物質はＴ
ｉ、Ｚｒ、Ｈｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｎｏ、Ｗであ
り、該金属層１４の原子が該金属層１４に接した多結晶
シリコン層内に拡散し、金属シリサイド層を形成させる
金属層１４の物質はＣｏ、Ｎｉ、Ｐｄ、Ｐｔである。従
って、本発明においては、Ｔｉ、Ｚｒ、Ｈｒ、Ｖ、Ｎ
ｂ、Ｔａ、Ｃｒ、Ｎｏ、Ｗが水平方向に過度に成長しオ
フセットされるシリサイド層の長さを有効に制御するこ
とができる。次いで、図２（Ｅ）に示したように、シリ
サイドされない金属層１４の領域を湿式食刻を施して除
去し、前記ゲート伝導線１３の上部及び両方側を覆って
下部両方水平方向に所定長さ拡張されたシリサイド層１
５を形成する。
属層１４を不活性雰囲気及び５００ー８００℃の温度下
で熱処理してシリサイド層１５を形成し、前記ｎ- のＬ
ＤＤにて注入されたイオンを活性化させ、前記ゲート伝
導線１３以外の他領域の基板１１内にｎ- 拡散領域１６
を形成する。この場合、前記金属層１４の物質に従って
該金属層１４をシリサイド化させる温度を異にし、熱処
理時間を調節して該金属層１４の厚さだけシリサイド層
１５に変換させる。且つ、該金属層１４両方側の水平方
向に延長された領域はシリサイド層１５に変換されず、
元の金属層１４状態を維持するが、継続熱処理を施して
所望の領域までシリサイド層１５を拡張させる。叉、前
記ゲート伝導線１３の多結晶シリコン層のシリコン原子
が該多結晶シリコン層に接した前記金属層１４内に拡散
し、金属シリサイド層を形成する金属層１４の物質はＴ
ｉ、Ｚｒ、Ｈｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｎｏ、Ｗであ
り、該金属層１４の原子が該金属層１４に接した多結晶
シリコン層内に拡散し、金属シリサイド層を形成させる
金属層１４の物質はＣｏ、Ｎｉ、Ｐｄ、Ｐｔである。従
って、本発明においては、Ｔｉ、Ｚｒ、Ｈｒ、Ｖ、Ｎ
ｂ、Ｔａ、Ｃｒ、Ｎｏ、Ｗが水平方向に過度に成長しオ
フセットされるシリサイド層の長さを有効に制御するこ
とができる。次いで、図２（Ｅ）に示したように、シリ
サイドされない金属層１４の領域を湿式食刻を施して除
去し、前記ゲート伝導線１３の上部及び両方側を覆って
下部両方水平方向に所定長さ拡張されたシリサイド層１
５を形成する。
【００１４】次いで、ｎ+ ドレイン／ソース領域を形成
するため該シリサイド層１５以外の領域の基板１１内
に、第２導電形のｎ形不純物として例えば砒素を５．０
ＸＥ１５ｉｏｎｓ／ｃｍ2 の供与量及び４０ｋ ｅＶの
エネルギーにてイオン注入する。その後、図２（Ｆ）に
示したように、該シリサイド層１５及び基板１１表面に
絶縁膜１７を成層し、該基板１１を熱処理して前記注入
された砒素イオンを活性化させ、ｎ+ のドレイン／ソー
ス領域を形成するための拡散領域を形成する。従って、
ドレイン／ソース領域はシリサイド層の延長された領域
の下部基板１１内に形成されたｎ- の拡散領域１６と、
該ｎ- 拡散領域１６の側方に接して基板内に水平方向に
延長形成されたｎ+ 拡散領域１８と、を備えている。次
いで、前記ゲート絶縁膜１２のコンタクトホールを通
し、前記ドレイン／ソース領域のｎ+ 拡散領域１８に電
気的接続されるドレイン／ソース電極１９を夫々形成す
る。
するため該シリサイド層１５以外の領域の基板１１内
に、第２導電形のｎ形不純物として例えば砒素を５．０
ＸＥ１５ｉｏｎｓ／ｃｍ2 の供与量及び４０ｋ ｅＶの
エネルギーにてイオン注入する。その後、図２（Ｆ）に
示したように、該シリサイド層１５及び基板１１表面に
絶縁膜１７を成層し、該基板１１を熱処理して前記注入
された砒素イオンを活性化させ、ｎ+ のドレイン／ソー
ス領域を形成するための拡散領域を形成する。従って、
ドレイン／ソース領域はシリサイド層の延長された領域
の下部基板１１内に形成されたｎ- の拡散領域１６と、
該ｎ- 拡散領域１６の側方に接して基板内に水平方向に
延長形成されたｎ+ 拡散領域１８と、を備えている。次
いで、前記ゲート絶縁膜１２のコンタクトホールを通
し、前記ドレイン／ソース領域のｎ+ 拡散領域１８に電
気的接続されるドレイン／ソース電極１９を夫々形成す
る。
【００１５】以下、本発明に係るゲートードレイン重畳
素子製造方法の第２実施例を説明すると次のようであ
る。即ち、図３（Ａ）に示したように、前記第１実施例
と同様に、基板１１上にゲート絶縁膜１２及びゲート伝
導線１３を夫々形成した後、ｎ- のＬＤＤ領域を形成す
るため該ゲート伝導線１３以外の他領域の基板１１内
に、ｎ形の不純物として例えば燐を２．４Ｅ１３ｉｏｎ
ｓ／ｃｍ2 の供与量及び４０ｋｅＶのエネルギーしてイ
オン注入する。次いで、図３（Ｂ）に示したように、前
記第１実施例と同様に、それらゲート絶縁膜１２及びゲ
ート伝導線１３上面に金属層１４を５００Åの厚さに成
層し、該金属層１４上面内に水素をイオン注入して該金
属層１４の粒界をパッシベーションさせる。次いで、図
３（Ｃ）に示したように、前記第１実施例と同様にドレ
イン／ソース領域を形成し、ドレイン／ソース電極を形
成する。
素子製造方法の第２実施例を説明すると次のようであ
る。即ち、図３（Ａ）に示したように、前記第１実施例
と同様に、基板１１上にゲート絶縁膜１２及びゲート伝
導線１３を夫々形成した後、ｎ- のＬＤＤ領域を形成す
るため該ゲート伝導線１３以外の他領域の基板１１内
に、ｎ形の不純物として例えば燐を２．４Ｅ１３ｉｏｎ
ｓ／ｃｍ2 の供与量及び４０ｋｅＶのエネルギーしてイ
オン注入する。次いで、図３（Ｂ）に示したように、前
記第１実施例と同様に、それらゲート絶縁膜１２及びゲ
ート伝導線１３上面に金属層１４を５００Åの厚さに成
層し、該金属層１４上面内に水素をイオン注入して該金
属層１４の粒界をパッシベーションさせる。次いで、図
３（Ｃ）に示したように、前記第１実施例と同様にドレ
イン／ソース領域を形成し、ドレイン／ソース電極を形
成する。
【００１６】以下、本発明に係るゲートードレイン重畳
素子の製造方法の第３実施例を説明すると次のようであ
る。即ち、図４（Ａ）に示したように、前記第２実施例
と同様に、基板１１上面にゲート絶縁膜１２、ゲート伝
導線１３及び金属層１４を夫々形成する。次いで、図４
（Ｂ）に示したように、前記第１実施例と同様に、該金
属層１４を熱処理してシリサイド層１５を形成し、前記
ゲート絶縁膜１２をエッチバックし、図４（Ｃ）に示し
たように、該シリサイド層１５の側面に絶縁膜のスペー
サー２５を夫々形成する。次いで、図４（Ｄ）に示した
ように、シリサイド化されない金属層１４領域を湿式食
刻して除去し、前記ゲート伝導線１３の上部及び両方側
を覆って下部両方水平方向に所定長さ拡張されたシリサ
イド層１５を形成する。その後、該シリサイド層１５以
外の他領域の基板１１内に、ｎ形の不純物として例え
ば、砒素を５．０ＸＥ１５ｉｏｎｓ／ｃｍ2 の供与量及
び４０ｋ ｅＶのエネルギーにてイオン注入する。次い
で、図４（Ｅ）に示したように、前記第１実施例と同様
に、該シリサイド層１５下部基板１１内両方側にｎ - 拡
散領域１６及びｎ+ 拡散領域１８を形成する。この場
合、前記金属層１４がシリサイド層１５に変換されない
状態で、ｎ- 拡散領域１６及びｎ+ 拡散領域１８を形成
することもできる。
素子の製造方法の第３実施例を説明すると次のようであ
る。即ち、図４（Ａ）に示したように、前記第２実施例
と同様に、基板１１上面にゲート絶縁膜１２、ゲート伝
導線１３及び金属層１４を夫々形成する。次いで、図４
（Ｂ）に示したように、前記第１実施例と同様に、該金
属層１４を熱処理してシリサイド層１５を形成し、前記
ゲート絶縁膜１２をエッチバックし、図４（Ｃ）に示し
たように、該シリサイド層１５の側面に絶縁膜のスペー
サー２５を夫々形成する。次いで、図４（Ｄ）に示した
ように、シリサイド化されない金属層１４領域を湿式食
刻して除去し、前記ゲート伝導線１３の上部及び両方側
を覆って下部両方水平方向に所定長さ拡張されたシリサ
イド層１５を形成する。その後、該シリサイド層１５以
外の他領域の基板１１内に、ｎ形の不純物として例え
ば、砒素を５．０ＸＥ１５ｉｏｎｓ／ｃｍ2 の供与量及
び４０ｋ ｅＶのエネルギーにてイオン注入する。次い
で、図４（Ｅ）に示したように、前記第１実施例と同様
に、該シリサイド層１５下部基板１１内両方側にｎ - 拡
散領域１６及びｎ+ 拡散領域１８を形成する。この場
合、前記金属層１４がシリサイド層１５に変換されない
状態で、ｎ- 拡散領域１６及びｎ+ 拡散領域１８を形成
することもできる。
【００１７】
【発明の効果】以上説明したように、本発明に係るゲー
トードレイン重畳素子及びその製造方法においては、多
結晶シリコン層のゲート伝導線表面上にシリサイド層を
形成し、該シリサイド層側面下方に該シリサイド層を所
定長さ拡張させ、ゲートとソース／ドレインとが重畳さ
れた領域下部基板内にｎー拡散領域を均一に形成するよ
うになっているため、ゲート伝導線の抵抗を減少させ、
ＧＯＬＤトランジスターの電気的特性を均一化し得ると
いう効果がある。
トードレイン重畳素子及びその製造方法においては、多
結晶シリコン層のゲート伝導線表面上にシリサイド層を
形成し、該シリサイド層側面下方に該シリサイド層を所
定長さ拡張させ、ゲートとソース／ドレインとが重畳さ
れた領域下部基板内にｎー拡散領域を均一に形成するよ
うになっているため、ゲート伝導線の抵抗を減少させ、
ＧＯＬＤトランジスターの電気的特性を均一化し得ると
いう効果がある。
【図１】本発明に係るゲートードレイン重畳素子の構造
を示した従断面図である。
を示した従断面図である。
【図２】（Ａ）−（Ｆ）、本発明に係るゲートードレイ
ン重畳素子の製造方法の第１実施例を示した工程図であ
る。
ン重畳素子の製造方法の第１実施例を示した工程図であ
る。
【図３】（Ａ）−（Ｃ）、本発明に係るゲートードレイ
ン重畳素子の製造方法の第２実施例を示した工程図であ
る。
ン重畳素子の製造方法の第２実施例を示した工程図であ
る。
【図４】（Ａ）−（Ｅ）、本発明に係るゲートードレイ
ン重畳素子の製造方法の第３実施例を示した工程図であ
る。
ン重畳素子の製造方法の第３実施例を示した工程図であ
る。
【図５】（Ａ）ー（Ｅ）、従来ゲートードレイン重畳素
子及びその製造方法を示した図面である。
子及びその製造方法を示した図面である。
１、１１：基板 ２：ゲート酸化膜 ３：多結晶シリコン層 ４：酸化膜 ５：スペーサー ７：ゲート ８、９：拡散領域 １２：ゲート絶縁膜 １３：ゲート伝導線 １４：金属層 １５：シリサイド層 １６、１８：拡散領域 １７：絶縁膜 １９：ドレイン／ソース電極 ２５：スペーサー
Claims (18)
- 【請求項１】ゲートードレイン重畳素子であって、 弟１導電形の基板と、該基板上に形成されたゲート絶縁
膜と、 該ゲート絶縁膜上に所望のパターンに形成されたゲート
伝導線と、該ゲート伝導線を被覆し前記ゲート絶縁膜上
所定領域まで拡張された導電層と、でなるゲートと、 該導電層の拡張領域下部の基板内に形成された弟２導電
形の低濃度拡散領域と、該低濃度拡散領域に接して形成
された弟２導電形の高濃度拡散領域と、を備えたゲート
ードレイン重畳素子。 - 【請求項２】前記ゲート伝導線は、多結晶シリコン層で
ある請求項１記載のゲートードレイン重畳素子。 - 【請求項３】前記導電層は、金属のシリサイド層である
請求項１記載のゲートードレイン重畳素子。 - 【請求項４】前記金属のシリサイド層は、Ｔｉ、Ｚｒ、
Ｈｆ，Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ中何れ一つから
なるシリサイド層である請求項３記載のゲートードレイ
ン重畳素子。 - 【請求項５】ゲートードレイン重畳素子の製造方法であ
って、 弟１導電形の基板上にゲート絶縁膜を形成し、該ゲート
絶縁膜上に所望パターンのゲート伝導線を形成する段階
と、 該ゲート伝導線を被覆して前記基板上に弟１導電層を形
成する段階と、 該ゲート伝導線以外の他領域の前記基板内に弟２導電形
の不純物を弟１次イオン注入する段階と、 前記弟１導電層を弟２導電層に変換した後、所定パター
ンの弟２導電層を形成する段階と、 該所定パターンの弟２導電層以外の他領域の基板内に弟
２導電形の不純物を弟２次イオン注入する段階と、を順
次行うゲートードレイン重畳素子の製造方法。 - 【請求項６】前記第１次イオン注入は、低濃度のイオン
注入である請求項５記載のゲートードレイン重畳素子の
製造方法。 - 【請求項７】前記第２次イオン注入は、高濃度のイオン
注入である請求項５記載のゲートードレイン重畳素子の
製造方法。 - 【請求項８】前記所定パターンの第２導電層を形成する
段階は、前記第１導電層をパッシベーションする段階
と、該パッシベーションされた第１導電層を熱処理し前
記ゲート伝導線を被覆して前記ゲート絶縁膜所定領域ま
で拡張された第２導電層を形成する段階と、該第２導電
層以外の他領域の前記第１導電層を除去する段階と、を
順次行う請求項５記載のゲートードレイン重畳素子の製
造方法。 - 【請求項９】前記第２導電層は、前記ゲート伝導線及び
前記第１導電層をシリサイド化して形成する請求項５記
載のゲートードレイン重畳素子の製造方法。 - 【請求項１０】前記第２導電層を形成する段階では、前
記第１次イオン注入された第２導電形の不純物のイオン
が活性化され、低濃度の拡散領域が形成される請求項５
記載のゲートードレイン重畳素子の製造方法。 - 【請求項１１】前記第２次イオン注入段階では、第２導
電形の不純物のイオンが活性化され、高濃度の拡散領域
の形成される請求項５記載のゲートードレイン重畳素子
の製造方法。 - 【請求項１２】前記第２導電層は、水素をイオン注入し
第１導電層をパッシベーションさせてなる請求項８記載
のゲートードレイン重畳素子の製造方法。 - 【請求項１３】前記第２導電層は、水素プリズマ処理
法、窒素イオン注入法、窒素プリズマ処理法及び窒素熱
処理法中、何れ一つの方法によりパッシベーションされ
てなる請求項８記載のゲートードレイン重畳素子の製造
方法。 - 【請求項１４】ゲートードレイン重畳素子の製造方法で
あって、 第１導電形の基板上にゲート絶縁膜を形成し、該ゲート
絶縁膜上に所望パターンのゲート伝導線を形成する段階
と、 該ゲート伝導線以外の他領域の基板内に第２導電形の不
純物を第１次イオン注入する段階と、 前記ゲート伝導線を含む前記基板上に第１導電層を形成
する段階と、 該第１導電層を第２導電層に変換した後、該第２導電層
を所定パターンに形成する段階と、 該第２導電層のパターン以外の他領域の基板内に第２導
電形の不純物を第２次イオン注入する段階と、を順次行
うゲートードレイン重畳素子の製造方法。 - 【請求項１５】ゲートードレイン重畳素子の製造方法で
あって、 第１導電形の基板上にゲート絶縁膜を形成し、該ゲート
絶縁膜上に所望パターンのゲート伝導線を形成する段階
と、 該ゲート伝導線を含んだ基板上面に第１導電層を形成す
る段階と、 該ゲート伝導線以外の他領域の基板内に第２導電形の不
純物を第１次イオン注入する段階と、 前記第１導電層を第２導電層に変換した後該第２導電層
を所定パターンに形成する段階と、 該所定パターンの第２導電層側面に絶縁膜スペーサーを
形成する段階と、 該第２導電層パターン以外の他領域の基板内に第２導電
形の不純物を第２次イオン注入する段階と、を順次行う
ゲートードレイン重畳素子の製造方法。 - 【請求項１６】前記第２導電層を形成する段階は、前記
第１導電層をパッシベーションする段階と、該パッシベ
ーションされた第１導電層を熱処理しゲート伝導線を被
覆して前記ゲート絶縁膜上所定領域まで拡張された第２
導電層を形成する段階と、を順次行う請求項１５記載の
ゲートードレイン重畳素子の製造方法。 - 【請求項１７】前記第２次イオン注入段階は、前記第２
導電層パターン以外の他領域の前記第１導電層を除去し
た後、第２次イオンを注入する請求項１５記載のゲート
ードレイン重畳素子の製造方法。 - 【請求項１８】ゲートードレイン重畳素子の製造方法で
あって、 第１導電形の基板上にゲート絶縁膜を形成し、該ゲート
絶縁膜上に所望パターンのゲート伝導線を形成する段階
と、 該ゲート伝導線以外の他領域の基板内に第２導電形の不
純物を第１次イオン注入する段階と、 前記ゲート伝導線を含んだ基板上に第１導電層を形成す
る段階と、 該第１導電層を第２導電層に変換した後、該第２導電層
を所定パターンに形成する段階と、 該第２導電層の側面に絶縁膜のスペーサーを形成する段
階と、 該第２導電層パターン以外の他領域の基板内に第２導電
形不純物を第２次イオン注入する段階と、を順次行うゲ
ートードレイン重畳素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009422A KR0167242B1 (ko) | 1995-04-21 | 1995-04-21 | 게이트-드레인 중첩 소자의 제조 방법 |
| KR95P9422 | 1995-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293603A true JPH08293603A (ja) | 1996-11-05 |
| JP2849359B2 JP2849359B2 (ja) | 1999-01-20 |
Family
ID=19412647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8011144A Expired - Fee Related JP2849359B2 (ja) | 1995-04-21 | 1996-01-25 | ゲート−ドレイン重畳素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5658815A (ja) |
| JP (1) | JP2849359B2 (ja) |
| KR (1) | KR0167242B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001021920A (ja) * | 1999-07-07 | 2001-01-26 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| JP2009049207A (ja) * | 2007-08-20 | 2009-03-05 | Spansion Llc | 半導体装置の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714413A (en) * | 1995-12-11 | 1998-02-03 | Intel Corporation | Method of making a transistor having a deposited dual-layer spacer structure |
| US5918122A (en) * | 1997-02-11 | 1999-06-29 | Micron Technology, Inc. | Methods of forming integrated circuitry, DRAM cells and capacitors |
| US5989964A (en) * | 1997-03-17 | 1999-11-23 | Advanced Micro Devices, Inc. | Post-spacer LDD implant for shallow LDD transistor |
| US6406743B1 (en) * | 1997-07-10 | 2002-06-18 | Industrial Technology Research Institute | Nickel-silicide formation by electroless Ni deposition on polysilicon |
| DE19740763C2 (de) * | 1997-09-16 | 2001-06-07 | Forschungszentrum Juelich Gmbh | Hebelarm für ein Rasterkraftmikroskop |
| US6218276B1 (en) | 1997-12-22 | 2001-04-17 | Lsi Logic Corporation | Silicide encapsulation of polysilicon gate and interconnect |
| US6011290A (en) * | 1998-01-20 | 2000-01-04 | Advanced Micro Devices | Short channel length MOSFET transistor |
| US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| KR100898257B1 (ko) * | 2002-06-29 | 2009-05-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| US6909145B2 (en) * | 2002-09-23 | 2005-06-21 | International Business Machines Corporation | Metal spacer gate for CMOS FET |
| TW200913269A (en) * | 2007-09-03 | 2009-03-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and manufacturing method thereof |
| JP6039616B2 (ja) * | 2014-08-11 | 2016-12-07 | 東京エレクトロン株式会社 | グラフェンの下地膜の生成方法、グラフェンの生成方法及びグラフェンの下地膜生成装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02161733A (ja) * | 1988-12-14 | 1990-06-21 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH043939A (ja) * | 1990-04-20 | 1992-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0529345A (ja) * | 1991-07-25 | 1993-02-05 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPH05251694A (ja) * | 1991-12-20 | 1993-09-28 | Nippon Steel Corp | Ｍｏｓ型半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2578272B1 (fr) * | 1985-03-01 | 1987-05-22 | Centre Nat Rech Scient | Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres. |
| US5146291A (en) * | 1988-08-31 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | MIS device having lightly doped drain structure |
| US4853347A (en) * | 1988-10-03 | 1989-08-01 | Motorola, Inc. | Selective metal deposition process |
| JPH02304934A (ja) * | 1989-05-19 | 1990-12-18 | Matsushita Electron Corp | Ｍｉｓ型トランジスタの製造方法 |
| US5089432A (en) * | 1990-08-17 | 1992-02-18 | Taiwan Semiconductor Manufacturing Company | Polycide gate MOSFET process for integrated circuits |
| KR100275717B1 (ko) * | 1993-12-28 | 2000-12-15 | 윤종용 | 다결정 실리콘 박막 트랜지스터 제조 방법 |
| US5444024A (en) * | 1994-06-10 | 1995-08-22 | Advanced Micro Devices, Inc. | Method for low energy implantation of argon to control titanium silicide formation |
| US5472896A (en) * | 1994-11-14 | 1995-12-05 | United Microelectronics Corp. | Method for fabricating polycide gate MOSFET devices |
| US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
-
1995
- 1995-04-21 KR KR1019950009422A patent/KR0167242B1/ko not_active IP Right Cessation
-
1996
- 1996-01-02 US US08/581,787 patent/US5658815A/en not_active Expired - Lifetime
- 1996-01-25 JP JP8011144A patent/JP2849359B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02161733A (ja) * | 1988-12-14 | 1990-06-21 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH043939A (ja) * | 1990-04-20 | 1992-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0529345A (ja) * | 1991-07-25 | 1993-02-05 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPH05251694A (ja) * | 1991-12-20 | 1993-09-28 | Nippon Steel Corp | Ｍｏｓ型半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001021920A (ja) * | 1999-07-07 | 2001-01-26 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| JP2009049207A (ja) * | 2007-08-20 | 2009-03-05 | Spansion Llc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2849359B2 (ja) | 1999-01-20 |
| KR0167242B1 (ko) | 1998-12-15 |
| US5658815A (en) | 1997-08-19 |
| KR960039433A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372957A (en) | Multiple tilted angle ion implantation MOSFET method | |
| JP2551127B2 (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| US5231038A (en) | Method of producing field effect transistor | |
| US5254490A (en) | Self-aligned method of fabricating an LDD MOSFET device | |
| KR20030078205A (ko) | 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법 | |
| JP2849359B2 (ja) | ゲート−ドレイン重畳素子の製造方法 | |
| KR20000019876A (ko) | 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법 | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JP3255427B2 (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6368960B1 (en) | Double sidewall raised silicided source/drain CMOS transistor | |
| JPH0748562B2 (ja) | 半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JP2000031478A (ja) | 半導体装置及びその製造方法 | |
| JPH10125919A (ja) | 半導体素子の電極形成方法 | |
| JPH06310666A (ja) | デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| KR100192537B1 (ko) | 반도체 소자 제조방법 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| KR100289394B1 (ko) | 반도체소자에서의에피택셜코발트살리사이드제조방법 | |
| KR0147677B1 (ko) | 반도체소자의 제조방법 | |
| JPH05243566A (ja) | 半導体装置の製造方法 | |
| JPS63307778A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |