JP2849359B2 - ゲート−ドレイン重畳素子の製造方法 - Google Patents

ゲート−ドレイン重畳素子の製造方法

Info

Publication number
JP2849359B2
JP2849359B2 JP8011144A JP1114496A JP2849359B2 JP 2849359 B2 JP2849359 B2 JP 2849359B2 JP 8011144 A JP8011144 A JP 8011144A JP 1114496 A JP1114496 A JP 1114496A JP 2849359 B2 JP2849359 B2 JP 2849359B2
Authority
JP
Japan
Prior art keywords
gate
conductive layer
drain
ions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8011144A
Other languages
English (en)
Other versions
JPH08293603A (ja
Inventor
昌宰 李
泰▲覚▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH08293603A publication Critical patent/JPH08293603A/ja
Application granted granted Critical
Publication of JP2849359B2 publication Critical patent/JP2849359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係るもので、詳しくは、ゲート−ドレイン重畳素
子（gate-drain overlapped device：GOLD）のゲート伝
導線の抵抗を減少させ、電気的特性を均一化し得るゲー
ト−ドレイン重畳素子の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子の高集積度に従ってＭ
ＯＳ ＦＥＴのゲート長さが漸次縮小され、該ゲートの
長さが０．５μｍ以下になると、そのＭＯＳ ＦＥＴの
降伏内圧が低下して製品の信頼性が低下するため、その
ＭＯＳ ＦＥＴの構造を改善し動作電圧を改良すべきで
あった。それで、二重拡散領域（DDD;double diffused
drain）または低濃度イオン注入（LDD : lightly doped
drain ）のようなドレインエンジニアリング法（drain
engineering method）をＭＯＳ ＦＥＴに適用し製品
の信頼性を図っていたが、該ドレインエンジニアリング
法は相互コンダクタンス（transconductance）と降伏電
圧間に色々な妥協（tradeoff）すべき点があるため、５
Ｖの動作電圧でＭＯＳ ＦＥＴの信頼性を図る場合、ｎ
- 形拡散領域の長さＬｎ及びｎ- 形拡散領域の濃度Ｎｄ
を改良するだけでは、該ＭＯＳ ＦＥＴの信頼性を充分
に向上することが出来なかった。
【０００３】一方、前記ＤＤＤまたはＬＤＤのようなド
レインエンジニアリング法を使用せずに、ゲート−ドレ
イン重畳素子（ＧＯＬＤ）の製造方法として、逆ＴＬＤ
Ｄ法を使用し、相互コンダクタンスと降伏電圧間の妥協
点を良好に解決する精巧なゲート−ドレイン重畳素子が
開発され、このような従来ゲート−ドレイン重畳素子及
びその製造方法を説明すると次のようである。即ち、図
５（Ａ）に示したように、例えば、単結晶シリコン基板
１上に、ゲート酸化膜２が熱酸化法により成層され、該
ゲート酸化膜２上にゲート電極として利用するゲート多
結晶シリコン層３が厚く成層され、該多結晶シリコン層
３上に酸化膜４が成層される。次いで、図５（Ｂ）に示
したように、該酸化膜４上に感光膜（図示されず）が形
成された後、該感光膜パターン以外の酸化膜４と多結晶
シリコン層３の一部とが食刻され、該多結晶シリコン層
３は１００〜５００Åの厚さだけ残留される。次いで、
該感光膜パターンが除去され、ｎ- 形のＬＤＤ領域を形
成するため、以前の厚さの多結晶シリコン層３領域（図
５（Ｂ）の突出部位）以外の該多結晶シリコン層３の他
領域（図５（Ｂ）の水平部位）の基板１内に、ｎ形の不
純物の燐がイオン注入される。次いで、図５（Ｃ）に示
したように、それら酸化膜４及び多結晶シリコン層３表
面上に酸化膜が化学蒸着法により成層された後エッチバ
ックされ、前記以前の厚さの多結晶シリコン層３領域の
側壁に酸化膜のスペーサー５が形成される。
【０００４】次いで、図５（Ｄ）に示したように、該ス
ペーサー５によりマスキングされない領域の多結晶シリ
コン層３がプラズマ食刻法により食刻され、多結晶シリ
コン層のゲート７が逆Ｔ字状に形成される。その後、ｎ
+ 形のドレイン／ソース領域を形成するため前記多結晶
シリコンゲート７以外の他領域の基板１内にｎ形不純物
として例えば、砒素がイオン注入され、図５（Ｅ）に示
したように、金属熱処理を施すと前記の注入イオンが活
性化してｎ+ 形拡散領域８が形成され、該ｎ+形拡散領
域８の周囲にｎ- 形拡散領域９が被覆されてドレイン／
ソース領域が形成される。従って、前記ｎ+ 形ドレイン
／ソース領域と前記ゲート間のオフセットは、該ｎ+ 形
ドレイン／ソース領域を形成するため注入されたイオン
が前記Ｔ字状のゲート７に自己整合されて除去される。
且つ、最適の長さＬｎ- は前記スペーサー５の幅により
容易に設定される。
【０００５】
【発明が解決しようとする課題】然るに、このような従
来ゲート−ドレイン重畳素子及びその製造方法において
は、基板上にｎ- 形拡散領域を形成するため薄い厚さの
多結晶シリコン層が残るように該多結晶シリコン層を食
刻するようになっているが、通常、該薄い厚さの多結晶
シリコン層は食刻の特性上一様にならず不均一になるの
で、該不均一な厚さの多結晶シリコン層を通って基板内
に注入されたイオンの活性化が悪くなり、ＬＤＤのドー
ピング濃度及び整合の深さが不均一になって、トランジ
スターの電気的特性が不均一になるという不都合な点が
あった。
【０００６】且つ、ゲート−ドレイン重畳素子の小型化
によりゲートの抵抗が増加することを解決するため、該
ゲートとドレイン／ソース間にシリサイド層を形成する
シリサイド（ｓｉｌｉｃｉｄｅ）工程を行うべきである
が、該シリサイド工程を行うことが出来ないので、トラ
ンジスターの性能を向上し得ないという不都合な点があ
った。
【０００７】
【課題を解決するための手段】本発明の目的は、多結晶
シリコン層のゲート伝導線の抵抗を減少させ、ゲート及
びソース／ドレインの重畳された領域の基板内にｎ- 形
拡散領域を均一に形成し、ＧＯＬＤトランジスターの電
気的特性を均一化し得るゲート−ドレイン重畳素子の製
造方法を提供しようとするものである。
【０００８】請求項１の発明によるゲート−ドレイン重
畳素子の製造方法は、第１導電形の基板上にゲート絶縁
膜を形成し、該ゲート絶縁膜上にゲート伝導線を形成す
る段階と、該ゲート伝導線を含んだ基板上面に第１導電
層を形成する段階と、該第１導電層に水素イオンまたは
窒素イオンで第１次イオン注入する段階と、第１導電層
を熱処理して第２導電層に変換させた後、ゲート伝導線
を被覆してゲート絶縁膜上面部位まで拡張された第２導
電層パターンを形成する段階と、第２導電層パターン側
面に絶縁膜スペーサーを形成する段階と、第２導電層パ
ターン以外の他領域の基板内に第２導電形の不純物を第
２次イオン注入する段階と、を順次行うことを特徴とす
るしている。請求項２の発明によるゲート−ドレイン重
畳素子の製造方法は、請求項１の発明の構成において、
第２次イオン注入する段階は、第２導電層パターン以外
の他領域の第１導電層を除去した後、第２次イオンを注
入することを特徴としている。請求項３の発明によるゲ
ート−ドレイン重畳素子の製造方法は、請求項１または
請求項２の発明の構成において、第１導電層を熱処理し
て第２導電層に変換させた後、該第２導電層の結晶粒界
が水素イオンまたは窒素イオンでパッシベーションする
ことを特徴としている。請求項４の発明によるゲート−
ドレイン重畳素子の製造方法は、請求項１または請求項
３の発明の構成において、第１導電層に第１次イオン注
入する段階は、水素プラズマ処理法、窒素イオン注入
法、窒素プラズマ処理法および窒素熱処理法のいずれか
によるものであることを特徴としている。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。本発明に係る製造方法により得
られるゲート−ドレイン重畳素子においては、図１に示
したように、基板１１と、該基板１１上に形成されたゲ
ート絶縁膜１２と、該ゲート絶縁膜１２上所望の領域に
形成された多結晶シリコン層のゲート伝導線１３と、該
ゲート伝導線１３の表面を被覆し前記ゲート絶縁膜１２
上所定領域まで拡張されたシリサイド層１５と、でなる
ゲートと、該ゲートのシリサイド層１５の拡張領域の基
板１１内両方側に夫々形成されたｎ- 形拡散領域１６
と、それらｎ- 形拡散領域１６の外方側壁に接し前記ゲ
ート以外の他領域の基板１１内に夫々形成されたｎ+ 拡
散領域１８と、を備えている。
【００１０】このように構成された本発明に係るゲート
−ドレイン重畳素子の製造方法の第１実施例を説明する
と次のようである。
【００１１】即ち、図２（Ａ）に示したように、例え
ば、第１導電形のｐ形ウエルを有する単結晶シリコンの
基板１１上に、熱酸化法によりゲート絶縁膜１２が１０
０Åの厚さに成層される。次いで、該ゲート絶縁膜１２
上に、２００Å厚さの多結晶シリコン層が成層された後
食刻され、所定パターンのゲート伝導線１３が形成され
る。次いで、図２（Ｂ）に示したように、それらゲート
伝導線１３及びゲート絶縁膜１２上面に、金属層１４と
して、例えば、Ｔｉ、Ｃｏ、Ｍｏ、Ｔａ、Ｎｉ、Ｗの高
融点金属層が金属有機化学蒸着法により５００Åの厚さ
に成層され、ｎ-形の低濃度イオン注入領域ＬＤＤを形
成するため、前記ゲート伝導線１３以外の他領域の基板
１１内に、第２導電形のｎ形不純物、例えば燐が２．４
Ｅ１３ｉｏｎｓ／ｃｍ2 の供与量（ｄｏｓｅ）及び６０
ｋｅＶのエネルギーにてイオン注入される。次いで、図
２（Ｃ）に示したように、前記金属層１４上面に水素を
イオン注入し、該金属層１４の粒界をパッシベーション
させる。この場合、パッシベーション方法としては、水
素プラズマ処理法、窒素イオン注入法、窒素プラズマ処
理法及び窒素熱処理法中のいずれか一つを用いる。
【００１２】次いで、図２（Ｄ）に示したように、該金
属層１４を不活性雰囲気及び５００−８００℃の温度下
で熱処理してシリサイド層１５を形成し、前記ｎ- 形の
ＬＤＤにて注入されたイオンを活性化させ、前記ゲート
伝導線１３以外の他領域の基板１１内にｎ- 形拡散領域
１６を形成する。この場合、前記金属層１４の物質に従
って該金属層１４をシリサイド化させる温度を異にし、
熱処理時間を調節して該金属層１４の厚さだけシリサイ
ド層１５に変換させる。且つ、該金属層１４両方側の水
平方向に延長された領域はシリサイド層１５に変換され
ず、元の金属層１４状態を維持するが、継続熱処理を施
して所望の領域までシリサイド層１５を拡張させる。ま
た、前記ゲート伝導線１３の多結晶シリコン層のシリコ
ン原子が該多結晶シリコン層に接した前記金属層１４内
に拡散し、金属シリサイド層を形成する金属層１４の物
質はＴｉ、Ｚｒ、Ｈｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｎｏ、
Ｗであり、該金属層１４の原子が該金属層１４に接した
多結晶シリコン層内に拡散し、金属シリサイド層を形成
させる金属層１４の物質はＣｏ、Ｎｉ、Ｐｄ、Ｐｔであ
る。従って、本発明においては、Ｔｉ、Ｚｒ、Ｈｒ、
Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｎｏ、Ｗが水平方向に過度に成
長し、オフセットされるシリサイド層の長さを有効に制
御することができる。次いで、図２（Ｅ）に示したよう
に、シリサイドされない金属層１４の領域を湿式食刻を
施して除去し、前記ゲート伝導線１３の上部及び両方側
を覆って下部両方水平方向に所定長さ拡張されたシリサ
イド層１５を形成する。
【００１３】次いで、ｎ+ 形ドレイン／ソース領域を形
成するため該シリサイド層１５以外の領域の基板１１内
に、第２導電形のｎ形不純物として例えば砒素を５．０
Ｅ１５ｉｏｎｓ／ｃｍ2 の供与量及び４０ｋｅＶのエネ
ルギーにてイオン注入する。その後、図２（Ｆ）に示し
たように、該シリサイド層１５及び基板１１表面に絶縁
膜１７を成層し、該基板１１を熱処理して前記注入され
た砒素イオンを活性化させ、ｎ+ 形のドレイン／ソース
領域を形成するための拡散領域を形成する。従って、ド
レイン／ソース領域はシリサイド層の延長された領域の
下部基板１１内に形成されたｎ- 形の拡散領域１６と、
該ｎ- 形拡散領域１６の側方に接して基板内に水平方向
に延長形成されたｎ+ 形拡散領域１８と、を備えてい
る。次いで、前記ゲート絶縁膜１２のコンタクトホール
を介して、前記ドレイン／ソース領域のｎ+ 形拡散領域
１８に電気的接続されるドレイン／ソース電極１９を夫
々形成する。
【００１４】以下、本発明に係るゲート−ドレイン重畳
素子の製造方法の第２実施例を説明すると次のようであ
る。即ち、図３（Ａ）に示したように、前記第１実施例
と同様に、基板１１上にゲート絶縁膜１２及びゲート伝
導線１３を夫々形成した後、ｎ- 形のＬＤＤ領域を形成
するため該ゲート伝導線１３以外の他領域の基板１１内
に、ｎ形の不純物として例えば燐を２．４Ｅ１３ｉｏｎ
ｓ／ｃｍ2 の供与量及び４０ｋｅＶのエネルギーにてイ
オン注入する。次いで、図３（Ｂ）に示したように、前
記第１実施例と同様に、それらゲート絶縁膜１２及びゲ
ート伝導線１３上面に金属層１４を５００Åの厚さに成
層し、該金属層１４上面内に水素をイオン注入して該金
属層１４の粒界をパッシベーションさせる。次いで、図
３（Ｃ）に示したように、前記第１実施例と同様にドレ
イン／ソース領域を形成し、ドレイン／ソース電極を形
成する。
【００１５】以下、本発明に係るゲート−ドレイン重畳
素子の製造方法の第３実施例を説明すると次のようであ
る。即ち、図４（Ａ）に示したように、前記第２実施例
と同様に、基板１１上面にゲート絶縁膜１２、ゲート伝
導線１３及び金属層１４を夫々形成する。次いで、図４
（Ｂ）に示したように、前記第１実施例と同様に、該金
属層１４を熱処理してシリサイド層１５を形成し、前記
ゲート絶縁膜１２をエッチバックし、図４（Ｃ）に示し
たように、該シリサイド層１５の側面に絶縁膜のスペー
サー２５を夫々形成する。次いで、図４（Ｄ）に示した
ように、シリサイド化されない金属層１４領域を湿式食
刻して除去し、前記ゲート伝導線１３の上部及び両方側
を覆って下部両方水平方向に所定長さ拡張されたシリサ
イド層１５を形成する。その後、該シリサイド層１５以
外の他領域の基板１１内に、ｎ形の不純物として例え
ば、砒素を５．０Ｅ１５ｉｏｎｓ／ｃｍ2 の供与量及び
４０ｋｅＶのエネルギーにてイオン注入する。次いで、
図４（Ｅ）に示したように、前記第１実施例と同様に、
該シリサイド層１５下部基板１１内両方側にｎ- 形拡散
領域１６及びｎ+ 形拡散領域１８を形成する。この場
合、前記金属層１４がシリサイド層１５に変換されない
状態で、ｎ- 形拡散領域１６及びｎ+ 形拡散領域１８を
形成することもできる。
【００１６】
【発明の効果】以上説明したように、本発明に係るゲー
ト−ドレイン重畳素子の製造方法においては、多結晶シ
リコン層のゲート伝導線表面上にシリサイド層を形成
し、該シリサイド層側面下方に該シリサイド層を所定長
さ拡張させ、ゲートとソース／ドレインとが重畳された
領域下部基板内にｎ- 形拡散領域を均一に形成するよう
になっているため、ゲート伝導線の抵抗を減少させ、Ｇ
ＯＬＤトランジスターの電気的特性を均一化し得るとい
う効果がある。
【図面の簡単な説明】
【図１】本発明に係る製造方法により得られるゲート−
ドレイン重畳素子の構造を示した縦断面図である。
【図２】（Ａ）−（Ｆ）、本発明に係るゲート−ドレイ
ン重畳素子の製造方法の第１実施例を示した工程図であ
る。
【図３】（Ａ）−（Ｃ）、本発明に係るゲート−ドレイ
ン重畳素子の製造方法の第２実施例を示した工程図であ
る。
【図４】（Ａ）−（Ｅ）、本発明に係るゲート−ドレイ
ン重畳素子の製造方法の第３実施例を示した工程図であ
る。
【図５】（Ａ）−（Ｅ）、従来ゲート−ドレイン重畳素
子及びその製造方法を示した図面である。
【符号の説明】
１、１１：基板 ２：ゲート酸化膜 ３：多結晶シリコン層 ４：酸化膜 ５：スペーサー ７：ゲート ８、９：拡散領域 １２：ゲート絶縁膜 １３：ゲート伝導線 １４：金属層 １５：シリサイド層 １６、１８：拡散領域 １７：絶縁膜 １９：ドレイン／ソース電極 ２５：スペーサー

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ゲート−ドレイン重畳素子の製造方法で
    あって、 第１導電形の基板上にゲート絶縁膜を形成し、該ゲート
    絶縁膜上にゲート伝導線を形成する段階と、 該ゲート伝導線を含んだ基板上面に第１導電層を形成す
    る段階と、 該第１導電層に水素イオンまたは窒素イオンで第１次イ
    オン注入する段階と、 前記第１導電層を熱処理して第２導電層に変換させた
    後、前記ゲート伝導線を被覆して前記ゲート絶縁膜上面
    部位まで拡張された第２導電層パターンを形成する段階
    と、 該第２導電層パターン側面に絶縁膜スペーサーを形成す
    る段階と、 前記第２導電層パターン以外の他領域の基板内に第２導
    電形の不純物を第２次イオン注入する段階と、 を順次行う、ゲート−ドレイン重畳素子の製造方法。
  2. 【請求項２】 前記第２次イオン注入する段階は、前記
    第２導電層パターン以外の他領域の前記第１導電層を除
    去した後、第２次イオンを注入する、請求項１記載のゲ
    ート−ドレイン重畳素子の製造方法。
  3. 【請求項３】 前記第１導電層を熱処理して第２導電層
    に変換させた後、該第２導電層の結晶粒界が水素イオン
    または窒素イオンでパッシベーションすることを特徴と
    する、請求項１または請求項２に記載のゲート−ドレイ
    ン重畳素子の製造方法。
  4. 【請求項４】 前記第１導電層に第１次イオン注入する
    段階は、水素プラズマ処理法、窒素イオン注入法、窒素
    プラズマ処理法および窒素熱処理法のいずれかによるも
    のであることを特徴とする、請求項１または請求項３に
    記載のゲート−ドレイン重畳素子の製造方法。
JP8011144A 1995-04-21 1996-01-25 ゲート−ドレイン重畳素子の製造方法 Expired - Fee Related JP2849359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950009422A KR0167242B1 (ko) 1995-04-21 1995-04-21 게이트-드레인 중첩 소자의 제조 방법
KR95P9422 1995-04-21

Publications (2)

Publication Number Publication Date
JPH08293603A JPH08293603A (ja) 1996-11-05
JP2849359B2 true JP2849359B2 (ja) 1999-01-20

Family

ID=19412647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8011144A Expired - Fee Related JP2849359B2 (ja) 1995-04-21 1996-01-25 ゲート−ドレイン重畳素子の製造方法

Country Status (3)

Country Link
US (1) US5658815A (ja)
JP (1) JP2849359B2 (ja)
KR (1) KR0167242B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714413A (en) * 1995-12-11 1998-02-03 Intel Corporation Method of making a transistor having a deposited dual-layer spacer structure
US5918122A (en) * 1997-02-11 1999-06-29 Micron Technology, Inc. Methods of forming integrated circuitry, DRAM cells and capacitors
US5989964A (en) * 1997-03-17 1999-11-23 Advanced Micro Devices, Inc. Post-spacer LDD implant for shallow LDD transistor
US6406743B1 (en) * 1997-07-10 2002-06-18 Industrial Technology Research Institute Nickel-silicide formation by electroless Ni deposition on polysilicon
DE19740763C2 (de) * 1997-09-16 2001-06-07 Forschungszentrum Juelich Gmbh Hebelarm für ein Rasterkraftmikroskop
US6218276B1 (en) 1997-12-22 2001-04-17 Lsi Logic Corporation Silicide encapsulation of polysilicon gate and interconnect
US6011290A (en) * 1998-01-20 2000-01-04 Advanced Micro Devices Short channel length MOSFET transistor
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP4034479B2 (ja) * 1999-07-07 2008-01-16 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ基板および液晶表示装置
KR100898257B1 (ko) * 2002-06-29 2009-05-19 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US6909145B2 (en) * 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
JP2009049207A (ja) * 2007-08-20 2009-03-05 Spansion Llc 半導体装置の製造方法
TW200913269A (en) * 2007-09-03 2009-03-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
JP6039616B2 (ja) * 2014-08-11 2016-12-07 東京エレクトロン株式会社 グラフェンの下地膜の生成方法、グラフェンの生成方法及びグラフェンの下地膜生成装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US4853347A (en) * 1988-10-03 1989-08-01 Motorola, Inc. Selective metal deposition process
JPH02161733A (ja) * 1988-12-14 1990-06-21 Ricoh Co Ltd 半導体装置とその製造方法
JPH02304934A (ja) * 1989-05-19 1990-12-18 Matsushita Electron Corp Ｍｉｓ型トランジスタの製造方法
JPH043939A (ja) * 1990-04-20 1992-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
JP3019494B2 (ja) * 1991-07-25 2000-03-13 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
US5371391A (en) * 1991-12-20 1994-12-06 Nippon Steel Corporation MOS semiconductor device and method of fabricating the same
KR100275717B1 (ko) * 1993-12-28 2000-12-15 윤종용 다결정 실리콘 박막 트랜지스터 제조 방법
US5444024A (en) * 1994-06-10 1995-08-22 Advanced Micro Devices, Inc. Method for low energy implantation of argon to control titanium silicide formation
US5472896A (en) * 1994-11-14 1995-12-05 United Microelectronics Corp. Method for fabricating polycide gate MOSFET devices
US5508212A (en) * 1995-04-27 1996-04-16 Taiwan Semiconductor Manufacturing Co. Salicide process for a MOS semiconductor device using nitrogen implant of titanium

Also Published As

Publication number Publication date
JPH08293603A (ja) 1996-11-05
KR960039433A (ko) 1996-11-25
KR0167242B1 (ko) 1998-12-15
US5658815A (en) 1997-08-19

Similar Documents

Publication Publication Date Title
JP2849359B2 (ja) ゲート−ドレイン重畳素子の製造方法
US5605854A (en) Integrated Ti-W polycide for deep submicron processing
JP2001119026A (ja) ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法
US6399485B1 (en) Semiconductor device with silicide layers and method of forming the same
JP3003796B2 (ja) Ｍｏｓ型半導体装置の製造方法
US6177314B1 (en) Method of manufacturing a semiconductor device comprising a field effect transistor
KR20050006984A (ko) 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법
JPS5837967A (ja) Ｍｉｓ型半導体装置の製造方法
JPH0748562B2 (ja) 半導体装置の製造方法
JP3129867B2 (ja) 半導体装置の製造方法
JPH10125919A (ja) 半導体素子の電極形成方法
US6368960B1 (en) Double sidewall raised silicided source/drain CMOS transistor
JP2000031478A (ja) 半導体装置及びその製造方法
JPH07263682A (ja) サリサイド構造を有するｍｏｓｆｅｔの製造方法
JPH1064898A (ja) 半導体装置の製造方法
JP2534508B2 (ja) 高耐圧ｍｏｓ型半導体装置の製造方法
JPH07201777A (ja) 半導体装置の製造方法
JP3639745B2 (ja) 半導体装置の製造方法
JP3287621B2 (ja) 半導体装置の製造方法
JPH06204418A (ja) 半導体装置及び半導体装置の製造方法
KR940006675B1 (ko) 모스펫 제조방법
JPH03177027A (ja) 半導体装置およびその製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JPH07249761A (ja) 半導体装置の製造方法及び半導体装置
KR100204423B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981013

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071106

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111106

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111106

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees