JP2001119026A - ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法 - Google Patents
ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法Info
- Publication number
- JP2001119026A JP2001119026A JP2000292907A JP2000292907A JP2001119026A JP 2001119026 A JP2001119026 A JP 2001119026A JP 2000292907 A JP2000292907 A JP 2000292907A JP 2000292907 A JP2000292907 A JP 2000292907A JP 2001119026 A JP2001119026 A JP 2001119026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mos transistor
- source
- forming
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 94
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 52
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- -1 arsenic ions Chemical class 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 86
- 238000002955 isolation Methods 0.000 description 9
- 230000037230 mobility Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 電気的特性が向上したSiGeチャンネルのMOS
トランジスタ及びその製造方法を提供すること。 【解決手段】 SiGeチャンネルのMOSトランジスタは、
半導体基板１００内のソース及びドレイン領域１３０に
より限定されるチャンネル領域Ｃがキャリアの移動度が
高いSiGeチャンネル層１２０で形成されており、その上
のゲート絶縁膜としてアルミニウム酸化膜１４０を使用
する。アルミニウム酸化膜１４０上にはゲート導電層１
５０が形成される。従って素子の速度を向上させられ、
素子のコンダクタンスを増加させられる。特にアルミニ
ウム酸化膜１４０を低温で形成することによってSiGeチ
ャンネルの特性を劣化させずに良質のゲート絶縁膜を得
られる。
トランジスタ及びその製造方法を提供すること。 【解決手段】 SiGeチャンネルのMOSトランジスタは、
半導体基板１００内のソース及びドレイン領域１３０に
より限定されるチャンネル領域Ｃがキャリアの移動度が
高いSiGeチャンネル層１２０で形成されており、その上
のゲート絶縁膜としてアルミニウム酸化膜１４０を使用
する。アルミニウム酸化膜１４０上にはゲート導電層１
５０が形成される。従って素子の速度を向上させられ、
素子のコンダクタンスを増加させられる。特にアルミニ
ウム酸化膜１４０を低温で形成することによってSiGeチ
ャンネルの特性を劣化させずに良質のゲート絶縁膜を得
られる。
Description
【０００１】
【発明の属する技術分野】本発明はMOSトランジスタ及
びその製造方法に係り、より詳細には電気的特性が向上
したSiGeチャンネルのMOSトランジスタ及びその製造方
法に関する。
びその製造方法に係り、より詳細には電気的特性が向上
したSiGeチャンネルのMOSトランジスタ及びその製造方
法に関する。
【０００２】
【従来の技術】今までMOSトランジスタの高速化及び低
電圧化のために色々な構造及び製造方法が試みられてき
た。その構造及び製造方法中の一つは、IV族物質をMOS
トランジスタのチャンネルとして使用することであっ
た。最近はシリコンゲルマニウム異種構造の物質をチャ
ンネルとして使用する技術が活発に研究されている勢い
である。MOSトランジスタでのキャリアのエレクトロン
及びホールの移動度は、シリコン内でよりシリコンゲル
マニウム内でさらに高いという事実は既によく知られて
いる[C.A.King,J.L.Hoyt,C.M.Gronet,J.F.Gibbons,M.P.
Scott and J.Turner, IEEE Elec. Dev.Lett., １０, ５
２,(１９８９)]。
電圧化のために色々な構造及び製造方法が試みられてき
た。その構造及び製造方法中の一つは、IV族物質をMOS
トランジスタのチャンネルとして使用することであっ
た。最近はシリコンゲルマニウム異種構造の物質をチャ
ンネルとして使用する技術が活発に研究されている勢い
である。MOSトランジスタでのキャリアのエレクトロン
及びホールの移動度は、シリコン内でよりシリコンゲル
マニウム内でさらに高いという事実は既によく知られて
いる[C.A.King,J.L.Hoyt,C.M.Gronet,J.F.Gibbons,M.P.
Scott and J.Turner, IEEE Elec. Dev.Lett., １０, ５
２,(１９８９)]。
【０００３】しかし、シリコンゲルマニウム異種構造の
物質をチャンネルとして使用する技術を集積回路に適用
しようとする場合色々な難しさが派生される。その代表
的なもののうちの一つはシリコンゲルマニウム(SixGe
1-x)構造上に良質のゲート絶縁膜を形成することであ
る。即ち、通常的なゲート絶縁膜として用いられるシリ
コン酸化膜またはシリコンナイトライド膜をシリコンゲ
ルマニウムチャンネル上に形成させる場合に素子の電気
的特性が低下する。
物質をチャンネルとして使用する技術を集積回路に適用
しようとする場合色々な難しさが派生される。その代表
的なもののうちの一つはシリコンゲルマニウム(SixGe
1-x)構造上に良質のゲート絶縁膜を形成することであ
る。即ち、通常的なゲート絶縁膜として用いられるシリ
コン酸化膜またはシリコンナイトライド膜をシリコンゲ
ルマニウムチャンネル上に形成させる場合に素子の電気
的特性が低下する。
【０００４】より具体的に説明すれば、まずゲート絶縁
膜として用いられるシリコン酸化膜を形成するための熱
酸化工程時に、シリコンゲルマニウムが分解されてゲル
マニウムが偏析(segregation)される現象が発生する。
ゲルマニウムが偏析される現象が発生すると、周辺層に
ストレスを与え、またチャンネル内でのキャリアの移動
度を低下させる。次に、ゲート絶縁膜として用いられる
シリコンナイトライド膜を形成するためのシリコン窒化
工程は高温、例えば９００℃以上で遂行されるので、こ
の場合にもシリコンゲルマニウムが分解される問題が発
生する。
膜として用いられるシリコン酸化膜を形成するための熱
酸化工程時に、シリコンゲルマニウムが分解されてゲル
マニウムが偏析(segregation)される現象が発生する。
ゲルマニウムが偏析される現象が発生すると、周辺層に
ストレスを与え、またチャンネル内でのキャリアの移動
度を低下させる。次に、ゲート絶縁膜として用いられる
シリコンナイトライド膜を形成するためのシリコン窒化
工程は高温、例えば９００℃以上で遂行されるので、こ
の場合にもシリコンゲルマニウムが分解される問題が発
生する。
【０００５】このような問題を解決するために前記熱酸
化工程またはシリコン窒化工程をCIMD(Combined Ionand
Molecular Deposition)法に取り替える方案が提案され
たことがある。このCIMD法は低温状態でシリコン酸化膜
またはシリコンナイトライド膜を形成できるので、先に
言及した問題点は解決できる。
化工程またはシリコン窒化工程をCIMD(Combined Ionand
Molecular Deposition)法に取り替える方案が提案され
たことがある。このCIMD法は低温状態でシリコン酸化膜
またはシリコンナイトライド膜を形成できるので、先に
言及した問題点は解決できる。
【０００６】
【発明が解決しようとする課題】しかしこの方法は素子
の速度を向上させるのには限界がある。即ち素子の速度
を示す指標中の一つのコンダクタンス(G)は下の数学式
１に示した通りである。
の速度を向上させるのには限界がある。即ち素子の速度
を示す指標中の一つのコンダクタンス(G)は下の数学式
１に示した通りである。
【数１】 ここでWはチャンネルの幅を、Lはチャンネルの長さを、
μはキャリアの移動度を、Coはゲート絶縁膜のキャパシ
タンスを、Vgはゲート電圧を、そしてVthはスレッショ
ルド電圧を各々示す。素子の速度を高めるためにはコン
ダクタンスを増加させるべきであるが、物理的な限界に
よってチャンネルの幅と長さの比は増加させ難く、低消
費電力の側面で(Vg−Vth)の値も増加させ難い。従って
キャリアの移動度μを増加させたりゲート絶縁膜のキャ
パシタンスCoを増加させるべきである。しかしシリコン
酸化膜またはシリコン窒化膜のキャパシタンスを増加さ
せることも決まった誘電率によって限界がある。
μはキャリアの移動度を、Coはゲート絶縁膜のキャパシ
タンスを、Vgはゲート電圧を、そしてVthはスレッショ
ルド電圧を各々示す。素子の速度を高めるためにはコン
ダクタンスを増加させるべきであるが、物理的な限界に
よってチャンネルの幅と長さの比は増加させ難く、低消
費電力の側面で(Vg−Vth)の値も増加させ難い。従って
キャリアの移動度μを増加させたりゲート絶縁膜のキャ
パシタンスCoを増加させるべきである。しかしシリコン
酸化膜またはシリコン窒化膜のキャパシタンスを増加さ
せることも決まった誘電率によって限界がある。
【０００７】本発明は上記の点に鑑みなされたもので、
その目的は、低温で形成可能で誘電率の大きい物質がゲ
ート絶縁膜として使われて電気的特性が向上したSiGeチ
ャンネルのMOSトランジスタを提供することにある。本
発明の他の目的は、前記SiGeチャンネルのMOSトランジ
スタを製造する方法を提供することにある。
その目的は、低温で形成可能で誘電率の大きい物質がゲ
ート絶縁膜として使われて電気的特性が向上したSiGeチ
ャンネルのMOSトランジスタを提供することにある。本
発明の他の目的は、前記SiGeチャンネルのMOSトランジ
スタを製造する方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明に係るSiGeチャン
ネルのMOSトランジスタは、第１導電型の半導体基板
と、この半導体基板の上部表面下に相互離隔するように
形成された第２導電型のソース及びドレイン領域と、こ
のソース及びドレイン領域により限定されるチャンネル
領域に形成されたシリコンゲルマニウムチャンネル層
と、前記チャンネル領域上に形成されたゲート絶縁膜と
してのアルミニウム酸化膜と、このアルミニウム酸化膜
上に形成されたゲート導電層と、前記ソース及びドレイ
ン領域に各々電気的に連結されるように形成されたソー
ス及びドレイン電極とを具備することを特徴とする。
ネルのMOSトランジスタは、第１導電型の半導体基板
と、この半導体基板の上部表面下に相互離隔するように
形成された第２導電型のソース及びドレイン領域と、こ
のソース及びドレイン領域により限定されるチャンネル
領域に形成されたシリコンゲルマニウムチャンネル層
と、前記チャンネル領域上に形成されたゲート絶縁膜と
してのアルミニウム酸化膜と、このアルミニウム酸化膜
上に形成されたゲート導電層と、前記ソース及びドレイ
ン領域に各々電気的に連結されるように形成されたソー
ス及びドレイン電極とを具備することを特徴とする。
【０００９】前記シリコンゲルマニウムチャンネル層の
厚さは５０〜１０００Åであることが望ましいし、前記
アルミニウム酸化膜の厚さは２０〜５００Åであること
が望ましい。また前記ゲート導電層の側壁に形成された
ゲートスペーサをさらに具備することができ、この場合
に前記ゲートスペーサは、シリコン酸化膜とシリコンナ
イトライド膜が順次に積層された構造であることが望ま
しい。前記ソース及びドレイン領域上には第２導電型の
上昇したソース及びドレイン領域をさらに具備する場合
があり、この場合に前記上昇したソース及びドレイン領
域は、第２導電型の不純物がドーピングされたシリコン
層より形成されることが望ましい。また前記ソース及び
ドレイン領域と前記ゲート導電層上に形成されて各々が
前記ソース及びドレイン電極とゲート電極を構成する金
属シリサイド層をさらに具備する場合がある。この時、
前記金属シリサイド層を構成する金属はTi、Co、Ni、Pt
またはZrであることが望ましい。
厚さは５０〜１０００Åであることが望ましいし、前記
アルミニウム酸化膜の厚さは２０〜５００Åであること
が望ましい。また前記ゲート導電層の側壁に形成された
ゲートスペーサをさらに具備することができ、この場合
に前記ゲートスペーサは、シリコン酸化膜とシリコンナ
イトライド膜が順次に積層された構造であることが望ま
しい。前記ソース及びドレイン領域上には第２導電型の
上昇したソース及びドレイン領域をさらに具備する場合
があり、この場合に前記上昇したソース及びドレイン領
域は、第２導電型の不純物がドーピングされたシリコン
層より形成されることが望ましい。また前記ソース及び
ドレイン領域と前記ゲート導電層上に形成されて各々が
前記ソース及びドレイン電極とゲート電極を構成する金
属シリサイド層をさらに具備する場合がある。この時、
前記金属シリサイド層を構成する金属はTi、Co、Ni、Pt
またはZrであることが望ましい。
【００１０】本発明に係るSiGeチャンネルのMOSトラン
ジスタの製造方法によれば、まず、第１導電型の半導体
基板のアクティブ領域上にシリコンゲルマニウムチャン
ネル層を形成する。次に、前記シリコンゲルマニウムチ
ャンネル層上にゲート絶縁膜としてアルミニウム酸化膜
を形成する。次に、前記アルミニウム酸化膜上にゲート
導電層を形成する。次に、前記アルミニウム酸化膜及び
前記ゲート導電層の一部を除去して前記シリコンゲルマ
ニウムチャンネル層の表面の一部を露出させ、かつアル
ミニウム酸化膜パターン及びゲート導電層パターンを形
成する。次に、前記半導体基板の露出表面上に不純物イ
オンを注入して前記半導体基板の上部一定領域に第２導
電型のソース及びドレイン領域を形成する。そして前記
ソース領域及び前記ドレイン領域に各々電気的に連結さ
れるようにソース電極及びドレイン電極を形成する。
ジスタの製造方法によれば、まず、第１導電型の半導体
基板のアクティブ領域上にシリコンゲルマニウムチャン
ネル層を形成する。次に、前記シリコンゲルマニウムチ
ャンネル層上にゲート絶縁膜としてアルミニウム酸化膜
を形成する。次に、前記アルミニウム酸化膜上にゲート
導電層を形成する。次に、前記アルミニウム酸化膜及び
前記ゲート導電層の一部を除去して前記シリコンゲルマ
ニウムチャンネル層の表面の一部を露出させ、かつアル
ミニウム酸化膜パターン及びゲート導電層パターンを形
成する。次に、前記半導体基板の露出表面上に不純物イ
オンを注入して前記半導体基板の上部一定領域に第２導
電型のソース及びドレイン領域を形成する。そして前記
ソース領域及び前記ドレイン領域に各々電気的に連結さ
れるようにソース電極及びドレイン電極を形成する。
【００１１】前記シリコンゲルマニウムチャンネル層を
形成する段階は、選択的エピタキシャル成長法を使用し
て遂行することができ、この場合にシリコンソースガス
としてSiH4、SiH2Cl2、SiCl4またはSi2H6ガスを使用
し、ゲルマニウムソースガスとしてGeH4ガスを使用する
ことが望ましい。前記アルミニウム酸化膜を形成する段
階は、原子層蒸着法を使用して遂行することができ、こ
の場合に蒸着温度は１００〜７００℃であることが望ま
しい。前記ソース及びドレイン領域を形成した後に、前
記アルミニウム酸化膜パターン及び前記ゲート導電層パ
ターンの側壁にスペーサを形成する段階をさらに含む場
合がある。望ましくは、前記ソース及びドレイン電極を
形成するために、前記シリコンゲルマニウムチャンネル
層の露出表面上にシリコン層を形成し、そのシリコン層
に不純物イオンを注入して第２導電型の上昇したソース
及びドレイン領域を形成し、その上昇したソース及びド
レイン領域を完全に覆う金属層を形成し、熱処理を遂行
することにより前記上昇したソース及びドレイン領域と
前記金属層との間にソース電極及びドレイン電極として
の金属シリサイドを形成する。そしてシリサイド化せず
に残った前記金属層を除去する。
形成する段階は、選択的エピタキシャル成長法を使用し
て遂行することができ、この場合にシリコンソースガス
としてSiH4、SiH2Cl2、SiCl4またはSi2H6ガスを使用
し、ゲルマニウムソースガスとしてGeH4ガスを使用する
ことが望ましい。前記アルミニウム酸化膜を形成する段
階は、原子層蒸着法を使用して遂行することができ、こ
の場合に蒸着温度は１００〜７００℃であることが望ま
しい。前記ソース及びドレイン領域を形成した後に、前
記アルミニウム酸化膜パターン及び前記ゲート導電層パ
ターンの側壁にスペーサを形成する段階をさらに含む場
合がある。望ましくは、前記ソース及びドレイン電極を
形成するために、前記シリコンゲルマニウムチャンネル
層の露出表面上にシリコン層を形成し、そのシリコン層
に不純物イオンを注入して第２導電型の上昇したソース
及びドレイン領域を形成し、その上昇したソース及びド
レイン領域を完全に覆う金属層を形成し、熱処理を遂行
することにより前記上昇したソース及びドレイン領域と
前記金属層との間にソース電極及びドレイン電極として
の金属シリサイドを形成する。そしてシリサイド化せず
に残った前記金属層を除去する。
【００１２】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施の形態について詳細に説明する。図
１は本発明の一実施形態に係るSiGeチャンネルのMOSト
ランジスタを示す断面図である。図１を参照すれば、シ
リコンよりなる第１導電型、例えばP型の半導体基板１
００内には素子分離膜１１０によりアクティブ領域が限
定される。前記素子分離膜１１０には、図示したように
フィールド酸化膜を使用できるが、場合によってはトレ
ンチ形態の素子分離膜を形成する場合もある。半導体基
板１００のアクティブ領域上にはシリコンゲルマニウム
チャンネル層１２０が形成される。このシリコンゲルマ
ニウムチャンネル層１２０の厚さは５０〜１０００Åで
ある。このシリコンゲルマニウムチャンネル層１２０
は、その一部領域(図面でcで示す区間)がMOSトランジス
タのチャンネル領域として使われる。シリコンゲルマニ
ウムチャンネル層１２０及び半導体基板１００の一部領
域には第２導電型、例えばN型のソース及びドレイン領
域１３０が相互一定間隔、即ちチャンネル領域の長さc
に対応する間隔だけ離隔するように形成される。MOSト
ランジスタのチャンネル領域がシリコンゲルマニウムよ
り形成されているので、シリコン内に形成されたチャン
ネル領域でよりキャリア、即ち電子の移動度がさらに高
まり、従って素子の動作速度が向上する。
発明の望ましい実施の形態について詳細に説明する。図
１は本発明の一実施形態に係るSiGeチャンネルのMOSト
ランジスタを示す断面図である。図１を参照すれば、シ
リコンよりなる第１導電型、例えばP型の半導体基板１
００内には素子分離膜１１０によりアクティブ領域が限
定される。前記素子分離膜１１０には、図示したように
フィールド酸化膜を使用できるが、場合によってはトレ
ンチ形態の素子分離膜を形成する場合もある。半導体基
板１００のアクティブ領域上にはシリコンゲルマニウム
チャンネル層１２０が形成される。このシリコンゲルマ
ニウムチャンネル層１２０の厚さは５０〜１０００Åで
ある。このシリコンゲルマニウムチャンネル層１２０
は、その一部領域(図面でcで示す区間)がMOSトランジス
タのチャンネル領域として使われる。シリコンゲルマニ
ウムチャンネル層１２０及び半導体基板１００の一部領
域には第２導電型、例えばN型のソース及びドレイン領
域１３０が相互一定間隔、即ちチャンネル領域の長さc
に対応する間隔だけ離隔するように形成される。MOSト
ランジスタのチャンネル領域がシリコンゲルマニウムよ
り形成されているので、シリコン内に形成されたチャン
ネル領域でよりキャリア、即ち電子の移動度がさらに高
まり、従って素子の動作速度が向上する。
【００１３】前記シリコンゲルマニウムチャンネル層１
２０のチャンネル領域cの表面上にはゲート絶縁膜とし
てのアルミニウム酸化膜１４０が形成される。このアル
ミニウム酸化膜１４０の厚さは２０〜５００Åである。
このアルミニウム酸化膜１４０上にはゲート導電層１５
０が形成される。このゲート導電層１５０はポリシリコ
ンまたはポリシリコン-ゲルマニウム合金より形成され
るが、必ずこれに限定されることではない。図面には示
さなかったが、ソース及びドレイン電極が各々ソース及
びドレイン領域１３０と電気的に連結されるように形成
される。前記アルミニウム酸化膜１４０はシリコン酸化
膜またはシリコン窒化膜に比べて大きい誘電率を有す
る。従って前記アルミニウム酸化膜１４０をゲート絶縁
膜として使用する場合、シリコン酸化膜またはシリコン
窒化膜をゲート絶縁膜として使用する場合より素子のコ
ンダクタンスがさらに増加し、これにより素子の動作速
度を向上できる。
２０のチャンネル領域cの表面上にはゲート絶縁膜とし
てのアルミニウム酸化膜１４０が形成される。このアル
ミニウム酸化膜１４０の厚さは２０〜５００Åである。
このアルミニウム酸化膜１４０上にはゲート導電層１５
０が形成される。このゲート導電層１５０はポリシリコ
ンまたはポリシリコン-ゲルマニウム合金より形成され
るが、必ずこれに限定されることではない。図面には示
さなかったが、ソース及びドレイン電極が各々ソース及
びドレイン領域１３０と電気的に連結されるように形成
される。前記アルミニウム酸化膜１４０はシリコン酸化
膜またはシリコン窒化膜に比べて大きい誘電率を有す
る。従って前記アルミニウム酸化膜１４０をゲート絶縁
膜として使用する場合、シリコン酸化膜またはシリコン
窒化膜をゲート絶縁膜として使用する場合より素子のコ
ンダクタンスがさらに増加し、これにより素子の動作速
度を向上できる。
【００１４】図２は、本発明の他の実施形態に係るSiGe
チャンネルのMOSトランジスタを示す断面図である。本
実施形態で用いられるSiGeチャンネルのMOSトランジス
タは、上昇したソース及びドレイン領域を有するという
点で前述した実施形態とは違う。上昇したソース及びド
レイン領域を有するMOSトランジスタは、一般のMOSトラ
ンジスタに比べてソース及びドレイン電極の接触抵抗を
より容易に低められる構造を有する。
チャンネルのMOSトランジスタを示す断面図である。本
実施形態で用いられるSiGeチャンネルのMOSトランジス
タは、上昇したソース及びドレイン領域を有するという
点で前述した実施形態とは違う。上昇したソース及びド
レイン領域を有するMOSトランジスタは、一般のMOSトラ
ンジスタに比べてソース及びドレイン電極の接触抵抗を
より容易に低められる構造を有する。
【００１５】図２を参照すれば、シリコンよりなる第１
導電型、例えばP型の半導体基板２００内には素子分離
膜２１０によりアクティブ領域が限定される。半導体基
板２００のアクティブ領域上にはシリコンゲルマニウム
チャンネル層２２０が形成される。このシリコンゲルマ
ニウムチャンネル層２２０の厚さは５０〜１０００Åで
ある。このシリコンゲルマニウムチャンネル層２２０
は、その一部領域(図面でcで示した区間)がMOSトランジ
スタのチャンネル領域として使われる。シリコンゲルマ
ニウムチャンネル層２２０及び半導体基板２００の一部
領域には第２導電型、例えばN型のソース及びドレイン
領域２３０が相互一定間隔、即ちチャンネル領域の長さ
cに対応する間隔だけ離隔するように形成される。この
ソース及びドレイン領域２３０はLDD(Lightly Doped Dr
ain)構造を有する。先に言及されたように、MOSトラン
ジスタのチャンネル領域がシリコンゲルマニウムより形
成されているので、シリコン内に形成されたチャンネル
領域でよりキャリア、即ち電子の移動度がさらに高ま
り、従って素子の動作速度が向上する。
導電型、例えばP型の半導体基板２００内には素子分離
膜２１０によりアクティブ領域が限定される。半導体基
板２００のアクティブ領域上にはシリコンゲルマニウム
チャンネル層２２０が形成される。このシリコンゲルマ
ニウムチャンネル層２２０の厚さは５０〜１０００Åで
ある。このシリコンゲルマニウムチャンネル層２２０
は、その一部領域(図面でcで示した区間)がMOSトランジ
スタのチャンネル領域として使われる。シリコンゲルマ
ニウムチャンネル層２２０及び半導体基板２００の一部
領域には第２導電型、例えばN型のソース及びドレイン
領域２３０が相互一定間隔、即ちチャンネル領域の長さ
cに対応する間隔だけ離隔するように形成される。この
ソース及びドレイン領域２３０はLDD(Lightly Doped Dr
ain)構造を有する。先に言及されたように、MOSトラン
ジスタのチャンネル領域がシリコンゲルマニウムより形
成されているので、シリコン内に形成されたチャンネル
領域でよりキャリア、即ち電子の移動度がさらに高ま
り、従って素子の動作速度が向上する。
【００１６】前記シリコンゲルマニウムチャンネル層２
２０のチャンネル領域cの表面上にはゲート絶縁膜とし
てのアルミニウム酸化膜２４０が形成される。このアル
ミニウム酸化膜２４０の厚さは２０〜５００Åである。
このアルミニウム酸化膜２４０上にはゲート導電層２５
０が形成される。このゲート導電層２５０はポリシリコ
ンまたはポリシリコン-ゲルマニウム合金を使用して形
成できる。アルミニウム酸化膜２４０及びゲート導電層
２５０の側壁にはスペーサ２６０が形成される。このス
ペーサ２６０は、LDD構造のソース及びドレイン領域２
３０を形成させるためのイオン注入マスクとして使われ
る場合もある。このスペーサ２６０はシリコン酸化膜２
６１とシリコンナイトライド膜２６２が順次に積層され
た構造である。このスペーサ２６０と素子分離膜２１０
との間でシリコンゲルマニウムチャンネル層２２０の表
面上には上昇したソース及びドレイン領域２７０が形成
される。この上昇したソース及びドレイン領域２７０は
N型不純物イオンがドーピングされたシリコン層より形
成される。上昇したソース及びドレイン領域２７０上に
は各々ソース及びドレイン電極としての機能を遂行する
金属シリサイド２８０が形成される。またゲート導電層
１５０の上部表面上にもゲート電極としての機能を遂行
する金属シリサイド２９０が形成される。これら金属シ
リサイド２８０、２９０を構成する金属はTi、Co、Ni、
PtまたはZrである。
２０のチャンネル領域cの表面上にはゲート絶縁膜とし
てのアルミニウム酸化膜２４０が形成される。このアル
ミニウム酸化膜２４０の厚さは２０〜５００Åである。
このアルミニウム酸化膜２４０上にはゲート導電層２５
０が形成される。このゲート導電層２５０はポリシリコ
ンまたはポリシリコン-ゲルマニウム合金を使用して形
成できる。アルミニウム酸化膜２４０及びゲート導電層
２５０の側壁にはスペーサ２６０が形成される。このス
ペーサ２６０は、LDD構造のソース及びドレイン領域２
３０を形成させるためのイオン注入マスクとして使われ
る場合もある。このスペーサ２６０はシリコン酸化膜２
６１とシリコンナイトライド膜２６２が順次に積層され
た構造である。このスペーサ２６０と素子分離膜２１０
との間でシリコンゲルマニウムチャンネル層２２０の表
面上には上昇したソース及びドレイン領域２７０が形成
される。この上昇したソース及びドレイン領域２７０は
N型不純物イオンがドーピングされたシリコン層より形
成される。上昇したソース及びドレイン領域２７０上に
は各々ソース及びドレイン電極としての機能を遂行する
金属シリサイド２８０が形成される。またゲート導電層
１５０の上部表面上にもゲート電極としての機能を遂行
する金属シリサイド２９０が形成される。これら金属シ
リサイド２８０、２９０を構成する金属はTi、Co、Ni、
PtまたはZrである。
【００１７】本発明の第２実施形態に係る上昇したソー
ス及びドレイン領域を有するSiGeチャンネルのMOSトラ
ンジスタの場合にも、先に言及されたように、相対的に
大きい誘電率を有するアルミニウム酸化膜２４０をゲー
ト絶縁膜として使用するので、素子のコンダクタンスが
さらに増加し、これにより素子の動作速度を向上させら
れる。
ス及びドレイン領域を有するSiGeチャンネルのMOSトラ
ンジスタの場合にも、先に言及されたように、相対的に
大きい誘電率を有するアルミニウム酸化膜２４０をゲー
ト絶縁膜として使用するので、素子のコンダクタンスが
さらに増加し、これにより素子の動作速度を向上させら
れる。
【００１８】図３乃至図７は、本発明に係るSiGeチャン
ネルのMOSトランジスタ製造方法を説明するために示す
断面図である。本実施形態では、前述した第２実施形態
の上昇したソース及びドレイン領域を有するSiGeチャン
ネルのMOSトランジスタを製造する方法に関して説明す
るが、前述した第１実施形態のSiGeチャンネルのMOSト
ランジスタに関しても同様に適用できるということは、
当業者には周知のことである。
ネルのMOSトランジスタ製造方法を説明するために示す
断面図である。本実施形態では、前述した第２実施形態
の上昇したソース及びドレイン領域を有するSiGeチャン
ネルのMOSトランジスタを製造する方法に関して説明す
るが、前述した第１実施形態のSiGeチャンネルのMOSト
ランジスタに関しても同様に適用できるということは、
当業者には周知のことである。
【００１９】まず図３に示したように、第１導電型、例
えばP型の半導体基板３００にアクティブ領域Aを限定す
る。このアクティブ領域Aは素子分離膜３１０により限
定される。素子分離膜３１０としては図示したようなフ
ィールド酸化膜を使用して形成するが、場合によっては
トレンチ形態の素子分離膜を形成することもある。アク
ティブ領域Aを限定した後には、選択的エピタキシャル
成長法を使用して前記アクティブ領域A上にシリコンゲ
ルマニウムチャンネル層３２０を形成する。このシリコ
ンゲルマニウムチャンネル層３２０は、化学気相蒸着法
または分子線エピタキシ方法を使用して形成する場合も
ある。このシリコンゲルマニウムチャンネル層３２０を
形成するために使用するシリコンソースガスとしてはSi
H4、SiH2Cl2、SiCl4またはSi2H6ガスを使用し、ゲルマ
ニウムソースガスとしてはGeH4ガスを使用できるが、こ
こで言及したガス以外のガスを使用してもよい。シリコ
ンゲルマニウムチャンネル層３２０の厚さは約５０〜１
０００Åにする。
えばP型の半導体基板３００にアクティブ領域Aを限定す
る。このアクティブ領域Aは素子分離膜３１０により限
定される。素子分離膜３１０としては図示したようなフ
ィールド酸化膜を使用して形成するが、場合によっては
トレンチ形態の素子分離膜を形成することもある。アク
ティブ領域Aを限定した後には、選択的エピタキシャル
成長法を使用して前記アクティブ領域A上にシリコンゲ
ルマニウムチャンネル層３２０を形成する。このシリコ
ンゲルマニウムチャンネル層３２０は、化学気相蒸着法
または分子線エピタキシ方法を使用して形成する場合も
ある。このシリコンゲルマニウムチャンネル層３２０を
形成するために使用するシリコンソースガスとしてはSi
H4、SiH2Cl2、SiCl4またはSi2H6ガスを使用し、ゲルマ
ニウムソースガスとしてはGeH4ガスを使用できるが、こ
こで言及したガス以外のガスを使用してもよい。シリコ
ンゲルマニウムチャンネル層３２０の厚さは約５０〜１
０００Åにする。
【００２０】次に、シリコンゲルマニウムチャンネル層
３２０の上部表面が完全に覆われるように全面にアルミ
ニウム酸化膜３３０及びゲート導電層３４０を順次に形
成する。ここでアルミニウム酸化膜３３０はゲート絶縁
膜として使われる。このアルミニウム酸化膜３３０の厚
さは２０〜５００Åにする。このアルミニウム酸化膜３
３０を形成する方法としては原子層蒸着法を含む化学的
気相蒸着法を使用するが、他の物理的気相蒸着法も使用
できる。いずれの方法を使用しても、アルミニウム酸化
膜３３０の蒸着温度は低温にする。その理由は、蒸着温
度をさらに高めれば、シリコンゲルマニウムチャンネル
層３２０内でシリコンとゲルマニウムが分解される現象
が発生されるからである。シリコンとゲルマニウムが分
解されると、ゲート絶縁膜にストレスを与えチャンネル
内でキャリアの移動度を落とすので、素子の電気的特性
が劣化する。蒸着方法として原子層蒸着法を使用する場
合、蒸着温度は１００〜７００℃に維持させる。一方、
前記ゲート導電層３４０はポリシリコンまたはポリシリ
コン-ゲルマニウム合金を使用して形成でき、それら以
外にも色々な金属物質を使用して形成することができ
る。
３２０の上部表面が完全に覆われるように全面にアルミ
ニウム酸化膜３３０及びゲート導電層３４０を順次に形
成する。ここでアルミニウム酸化膜３３０はゲート絶縁
膜として使われる。このアルミニウム酸化膜３３０の厚
さは２０〜５００Åにする。このアルミニウム酸化膜３
３０を形成する方法としては原子層蒸着法を含む化学的
気相蒸着法を使用するが、他の物理的気相蒸着法も使用
できる。いずれの方法を使用しても、アルミニウム酸化
膜３３０の蒸着温度は低温にする。その理由は、蒸着温
度をさらに高めれば、シリコンゲルマニウムチャンネル
層３２０内でシリコンとゲルマニウムが分解される現象
が発生されるからである。シリコンとゲルマニウムが分
解されると、ゲート絶縁膜にストレスを与えチャンネル
内でキャリアの移動度を落とすので、素子の電気的特性
が劣化する。蒸着方法として原子層蒸着法を使用する場
合、蒸着温度は１００〜７００℃に維持させる。一方、
前記ゲート導電層３４０はポリシリコンまたはポリシリ
コン-ゲルマニウム合金を使用して形成でき、それら以
外にも色々な金属物質を使用して形成することができ
る。
【００２１】次に、所定の食刻マスク膜パターンを使用
してパターニングされたゲート導電層３４０及びアルミ
ニウム酸化膜３３０を形成する。即ち、食刻マスク膜パ
ターンとして所定の開口部を有するフォトレジスト膜パ
ターン(図示せず)をゲート導電層３４０上に形成する。
そして、このフォトレジスト膜パターンを食刻マスクと
してゲート導電層３４０及びアルミニウム酸化膜３３０
を順次に食刻する。この食刻はシリコンゲルマニウムチ
ャンネル層３２０の表面が露出されるまで遂行する。食
刻工程が終った後はフォトレジスト膜パターンを除去
し、その結果物が図４に示されている。
してパターニングされたゲート導電層３４０及びアルミ
ニウム酸化膜３３０を形成する。即ち、食刻マスク膜パ
ターンとして所定の開口部を有するフォトレジスト膜パ
ターン(図示せず)をゲート導電層３４０上に形成する。
そして、このフォトレジスト膜パターンを食刻マスクと
してゲート導電層３４０及びアルミニウム酸化膜３３０
を順次に食刻する。この食刻はシリコンゲルマニウムチ
ャンネル層３２０の表面が露出されるまで遂行する。食
刻工程が終った後はフォトレジスト膜パターンを除去
し、その結果物が図４に示されている。
【００２２】次に、図４に示したように、全面に第２導
電型、例えばN型不純物イオンを注入する。N型不純物イ
オンとしては燐(P)または砒素(As)イオンを使用する。
この時注入濃度は１×１０13〜１×１０14/cm2にし、注
入エネルギは２〜３０KeVの低エネルギにして浅い接合
のソース及びドレイン領域３５０'を形成する。この浅
い接合のソース及びドレイン領域３５０'が形成される
ことによってシリコンゲルマニウムチャンネル層３２０
内でのチャンネル長さも決定される。
電型、例えばN型不純物イオンを注入する。N型不純物イ
オンとしては燐(P)または砒素(As)イオンを使用する。
この時注入濃度は１×１０13〜１×１０14/cm2にし、注
入エネルギは２〜３０KeVの低エネルギにして浅い接合
のソース及びドレイン領域３５０'を形成する。この浅
い接合のソース及びドレイン領域３５０'が形成される
ことによってシリコンゲルマニウムチャンネル層３２０
内でのチャンネル長さも決定される。
【００２３】次に、図５に示したように、ゲート導電層
３３０の側壁にスペーサ３６０を形成する。このスペー
サ３６０は、シリコン酸化膜３６１とシリコンナイトラ
イド膜３６２が順次に積層された構造からなる。このス
ペーサ３６０を形成するためには、まず図４の構造体全
面にシリコンゲルマニウムチャンネル層３２０が分解さ
れない程度の温度でシリコン酸化膜とシリコンナイトラ
イド膜を順次に形成する。そしてエッチバック工程を遂
行してゲート導電層３３０の側壁にのみシリコン酸化膜
３６１とシリコンナイトライド膜３６２を残らせる。次
に、選択的エピタキシャル成長法を使用してシリコンゲ
ルマニウムチャンネル層３２０の露出表面上にシリコン
層３７０'を形成する。前記ゲート導電層３４０がポリ
シリコンまたはポリシリコン-ゲルマニウム合金より形
成された場合には、前記シリコン層３７０'が形成され
ると同時にゲート導電層３４０上にはポリシリコン層３
８０が形成される。
３３０の側壁にスペーサ３６０を形成する。このスペー
サ３６０は、シリコン酸化膜３６１とシリコンナイトラ
イド膜３６２が順次に積層された構造からなる。このス
ペーサ３６０を形成するためには、まず図４の構造体全
面にシリコンゲルマニウムチャンネル層３２０が分解さ
れない程度の温度でシリコン酸化膜とシリコンナイトラ
イド膜を順次に形成する。そしてエッチバック工程を遂
行してゲート導電層３３０の側壁にのみシリコン酸化膜
３６１とシリコンナイトライド膜３６２を残らせる。次
に、選択的エピタキシャル成長法を使用してシリコンゲ
ルマニウムチャンネル層３２０の露出表面上にシリコン
層３７０'を形成する。前記ゲート導電層３４０がポリ
シリコンまたはポリシリコン-ゲルマニウム合金より形
成された場合には、前記シリコン層３７０'が形成され
ると同時にゲート導電層３４０上にはポリシリコン層３
８０が形成される。
【００２４】次に、図６に示したように、ポリシリコン
層３８０が形成された結果物にN型不純物イオンを注入
する。N型不純物イオンとしては燐または砒素イオンを
使用する。この時注入濃度は１×１０15〜１×１０16/c
m2にし、注入エネルギは１０〜８０KeVのエネルギーを
使用する。注入されたN型不純物イオンは、シリコン層
(図５の３７０')及びシリコンゲルマニウムチャンネル
層３２０を貫通して半導体基板３００に注入される。次
に、急速熱処理工程を遂行して注入された不純物イオン
をドライブイン拡散させる。すると半導体基板３００及
びシリコンゲルマニウムチャンネル層３２０の一部領域
にはN型の高濃度ソース及びドレイン領域３５０が形成
される。このソース及びドレイン領域３５０は、先に形
成された浅い接合のソース及びドレイン領域と重畳され
てLDD構造となる。これと同時にシリコン層(図５の３７
０')に注入された不純物もドライブイン拡散されて、上
昇したソース及びドレイン領域３７０が形成される。
層３８０が形成された結果物にN型不純物イオンを注入
する。N型不純物イオンとしては燐または砒素イオンを
使用する。この時注入濃度は１×１０15〜１×１０16/c
m2にし、注入エネルギは１０〜８０KeVのエネルギーを
使用する。注入されたN型不純物イオンは、シリコン層
(図５の３７０')及びシリコンゲルマニウムチャンネル
層３２０を貫通して半導体基板３００に注入される。次
に、急速熱処理工程を遂行して注入された不純物イオン
をドライブイン拡散させる。すると半導体基板３００及
びシリコンゲルマニウムチャンネル層３２０の一部領域
にはN型の高濃度ソース及びドレイン領域３５０が形成
される。このソース及びドレイン領域３５０は、先に形
成された浅い接合のソース及びドレイン領域と重畳され
てLDD構造となる。これと同時にシリコン層(図５の３７
０')に注入された不純物もドライブイン拡散されて、上
昇したソース及びドレイン領域３７０が形成される。
【００２５】次に、上昇したソース及びドレイン領域
(図６の３７０)およびポリシリコン層３８０の上部に金
属層(図示せず)を形成する。この金属層は高融点金属、
例えばTi、Co、Ni、ZrまたはPtよりなり、あるいはこれ
ら金属の合金で形成される場合もある。次いで所定の熱
を加えて上昇したソース及びドレイン領域３７０の上部
に存在するシリコンと金属層の下部に存在する金属とを
反応させる。このとき同時にポリシリコン層３８０に存
在するポリシリコンと金属層に存在する金属も反応す
る。その結果、図７に示したように、上昇したソース及
びドレイン領域３７０上に金属シリサイド３９０が形成
され、ゲート導電層３４０上にも金属シリサイド４００
が形成される。この時図面には示さなかったが、金属シ
リサイド３９０、４００上とシリコン成分が存在しない
領域には反応しない金属層が残る。そこで湿式食刻液、
例えばH2O2、H2SO4及びH2O溶液の混合溶液を使用して残
っている金属層を除去する。するとゲート導電層３４０
上にはゲート電極としての金属シリサイド４００が露出
し、上昇したソース及びドレイン領域３７０上にはソー
ス及びドレイン電極としての金属シリサイド３９０が露
出する。このような状態で層間絶縁膜を形成し、金属配
線工程を遂行すれば本発明に係る上昇したソース及びド
レイン領域を有するSiGeチャンネルのMOSトランジスタ
が完成する。
(図６の３７０)およびポリシリコン層３８０の上部に金
属層(図示せず)を形成する。この金属層は高融点金属、
例えばTi、Co、Ni、ZrまたはPtよりなり、あるいはこれ
ら金属の合金で形成される場合もある。次いで所定の熱
を加えて上昇したソース及びドレイン領域３７０の上部
に存在するシリコンと金属層の下部に存在する金属とを
反応させる。このとき同時にポリシリコン層３８０に存
在するポリシリコンと金属層に存在する金属も反応す
る。その結果、図７に示したように、上昇したソース及
びドレイン領域３７０上に金属シリサイド３９０が形成
され、ゲート導電層３４０上にも金属シリサイド４００
が形成される。この時図面には示さなかったが、金属シ
リサイド３９０、４００上とシリコン成分が存在しない
領域には反応しない金属層が残る。そこで湿式食刻液、
例えばH2O2、H2SO4及びH2O溶液の混合溶液を使用して残
っている金属層を除去する。するとゲート導電層３４０
上にはゲート電極としての金属シリサイド４００が露出
し、上昇したソース及びドレイン領域３７０上にはソー
ス及びドレイン電極としての金属シリサイド３９０が露
出する。このような状態で層間絶縁膜を形成し、金属配
線工程を遂行すれば本発明に係る上昇したソース及びド
レイン領域を有するSiGeチャンネルのMOSトランジスタ
が完成する。
【００２６】
【発明の効果】本発明に係るSiGeチャンネルのMOSトラ
ンジスタによれば、チャンネルとしてキャリアの移動度
が高いSiGe層を使用するので素子の動作速度を速くする
ことができ、ゲート絶縁膜として誘電率が高いアルミニ
ウム酸化膜を使用するので素子のコンダクタンスを増加
させられる。特に前記アルミニウム酸化膜は、７００℃
以下の低温で形成させることによって素子の電気的な特
性を劣化させずにSiGeチャンネルの長所を維持できる。
ンジスタによれば、チャンネルとしてキャリアの移動度
が高いSiGe層を使用するので素子の動作速度を速くする
ことができ、ゲート絶縁膜として誘電率が高いアルミニ
ウム酸化膜を使用するので素子のコンダクタンスを増加
させられる。特に前記アルミニウム酸化膜は、７００℃
以下の低温で形成させることによって素子の電気的な特
性を劣化させずにSiGeチャンネルの長所を維持できる。
【図面の簡単な説明】
【図１】本発明に係るSiGeチャンネルのMOSトランジス
タの第１実施形態を示す断面図である。
タの第１実施形態を示す断面図である。
【図２】本発明に係るSiGeチャンネルのMOSトランジス
タの第２実施形態を示す断面図である。
タの第２実施形態を示す断面図である。
【図３】本発明に係るSiGeチャンネルのMOSトランジス
タ製造方法の実施の形態を示す断面図である。
タ製造方法の実施の形態を示す断面図である。
【図４】本発明に係るSiGeチャンネルのMOSトランジス
タ製造方法の実施の形態を示す断面図である。
タ製造方法の実施の形態を示す断面図である。
【図５】本発明に係るSiGeチャンネルのMOSトランジス
タ製造方法の実施の形態を示す断面図である。
タ製造方法の実施の形態を示す断面図である。
【図６】本発明に係るSiGeチャンネルのMOSトランジス
タ製造方法の実施の形態を示す断面図である。
タ製造方法の実施の形態を示す断面図である。
【図７】本発明に係るSiGeチャンネルのMOSトランジス
タ製造方法の実施の形態を示す断面図である。
タ製造方法の実施の形態を示す断面図である。
１００ 半導体基板 １１０ 素子分離膜 １２０ シリコンゲルマニウムチャンネル層 １３０ ソース及びドレイン領域 １４０ アルミニウム酸化膜 １５０ ゲート導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宋 源 ▲サン▼ 大韓民国ソウル特別市瑞草区瑞草４洞1686 −４番地 錦湖アパートナ棟712号 (72)発明者 朴 正 雨 大韓民国ソウル特別市江南区逸院洞 プル ンマウル107棟1404号
Claims (24)
- 【請求項１】 第１導電型の半導体基板と、 この半導体基板の上部表面下に相互離隔するように形成
された第２導電型のソース及びドレイン領域と、 このソース及びドレイン領域により限定されるチャンネ
ル領域に形成されたシリコンゲルマニウムチャンネル層
と、 前記チャンネル領域上に形成されたゲート絶縁膜として
のアルミニウム酸化膜と、 このアルミニウム酸化膜上に形成されたゲート導電層
と、 前記ソース及びドレイン領域に各々電気的に連結される
ように形成されたソース及びドレイン電極とを具備する
ことを特徴とするSiGeチャンネルのMOSトランジスタ。 - 【請求項２】 前記基板はシリコン基板であることを特
徴とする請求項１に記載のSiGeチャンネルのMOSトラン
ジスタ。 - 【請求項３】 前記ソース及びドレイン領域はLDD構造
であることを特徴とする請求項１に記載のSiGeチャンネ
ルのMOSトランジスタ。 - 【請求項４】 前記シリコンゲルマニウムチャンネル層
の厚さは５０〜１０００Åであることを特徴とする請求
項１に記載のSiGeチャンネルのMOSトランジスタ。 - 【請求項５】 前記アルミニウム酸化膜の厚さは２０〜
５００Åであることを特徴とする請求項１に記載のSiGe
チャンネルのMOSトランジスタ。 - 【請求項６】 前記ゲート導電層はポリシリコンまたは
ポリシリコン-ゲルマニウム合金より形成されたことを
特徴とする請求項１に記載のSiGeチャンネルのMOSトラ
ンジスタ。 - 【請求項７】 前記ゲート導電層の側壁に形成されたゲ
ートスペーサをさらに具備することを特徴とする請求項
１に記載のSiGeチャンネルのMOSトランジスタ。 - 【請求項８】 前記ゲートスペーサは、シリコン酸化膜
とシリコンナイトライド膜が順次に積層された構造であ
ることを特徴とする請求項７に記載のSiGeチャンネルの
MOSトランジスタ。 - 【請求項９】 前記ソース及びドレイン領域上に第２導
電型の上昇したソース及びドレイン領域をさらに具備す
ることを特徴とする請求項１に記載のSiGeチャンネルの
MOSトランジスタ。 - 【請求項１０】 前記上昇したソース及びドレイン領域
は、第２導電型の不純物がドーピングされたシリコン層
より形成されたことを特徴とする請求項９に記載のSiGe
チャンネルのMOSトランジスタ。 - 【請求項１１】 前記上昇したソース及びドレイン領域
と前記ゲート導電層上に形成され、各々前記ソース及び
ドレイン電極とゲート電極を構成する金属シリサイド層
をさらに具備することを特徴とする請求項９に記載のSi
GeチャンネルのMOSトランジスタ。 - 【請求項１２】 前記金属シリサイド層を構成する金属
はTi、Co、Ni、PtまたはZrであることを特徴とする請求
項１１に記載のSiGeチャンネルのMOSトランジスタ。 - 【請求項１３】 (a)第１導電型の半導体基板のアクテ
ィブ領域上にシリコンゲルマニウムチャンネル層を形成
する段階と、 (b)前記シリコンゲルマニウムチャンネル層上にゲート
絶縁膜としてアルミニウム酸化膜を形成する段階と、 (c)前記アルミニウム酸化膜上にゲート導電層を形成す
る段階と、 (d)前記アルミニウム酸化膜及び前記ゲート導電層の一
部を除去して前記シリコンゲルマニウムチャンネル層の
表面の一部を露出させ、かつアルミニウム酸化膜パター
ン及びゲート導電層パターンを形成する段階と、 (e)前記半導体基板の露出表面上に不純物イオンを注入
して前記半導体基板の上部一定領域に第２導電型のソー
ス及びドレイン領域を形成する段階と、 (f)前記ソース領域及び前記ドレイン領域に各々電気的
に連結されるようにソース電極及びドレイン電極を形成
する段階とを含むことを特徴とするSiGeチャンネルのMO
Sトランジスタ製造方法。 - 【請求項１４】 前記シリコンゲルマニウムチャンネル
層を形成する段階は、選択的エピタキシャル成長法を使
用して遂行することを特徴とする請求項１３に記載のSi
GeチャンネルのMOSトランジスタ製造方法。 - 【請求項１５】 前記選択的エピタキシャル成長法によ
り前記シリコンゲルマニウムチャンネル層を形成するた
めに、シリコンソースガスとしてSiH4、SiH2Cl2、SiCl4
またはSi2H6ガスを使用し、ゲルマニウムソースガスと
してGeH4ガスを使用することを特徴とする請求項１４に
記載のSiGeチャンネルのMOSトランジスタ製造方法。 - 【請求項１６】 前記アルミニウム酸化膜を形成する段
階は、原子層蒸着法を使用して遂行することを特徴とす
る請求項１３に記載のSiGeチャンネルのMOSトランジス
タ製造方法。 - 【請求項１７】 前記原子層蒸着法を使用して前記アル
ミニウム酸化膜を形成する時に蒸着温度は１００〜７０
０℃であることを特徴とする請求項１６に記載のSiGeチ
ャンネルのMOSトランジスタ製造方法。 - 【請求項１８】 前記ソース及びドレイン領域形成のた
めに用いられる不純物イオンは燐または砒素であること
を特徴とする請求項１３に記載のSiGeチャンネルのMOS
トランジスタ製造方法。 - 【請求項１９】 前記燐または砒素イオンの注入濃度は
１×１０13〜１×１０14/cm2で、注入エネルギは２〜３
０KeVであることを特徴とする請求項１８に記載のSiGe
チャンネルのMOSトランジスタ製造方法。 - 【請求項２０】 前記ソース及びドレイン領域を形成し
た後に、前記アルミニウム酸化膜パターン及び前記ゲー
ト導電層パターンの側壁にスペーサを形成する段階をさ
らに含むことを特徴とする請求項１３に記載のSiGeチャ
ンネルのMOSトランジスタ製造方法。 - 【請求項２１】 前記スペーサを形成した後、前記スペ
ーサをイオン注入マスクとして使用して不純物イオンを
注入する段階をさらに含むことを特徴とする請求項２０
に記載のSiGeチャンネルのMOSトランジスタ製造方法。 - 【請求項２２】 前記不純物イオンとして燐または砒素
イオンを使用し、注入濃度は１×１０15〜１×１０16/c
m2で、注入エネルギは１０〜８０KeVであることを特徴
とする請求項２１に記載のSiGeチャンネルのMOSトラン
ジスタ製造方法。 - 【請求項２３】 前記ソース及びドレイン電極を形成す
る段階は、 前記シリコンゲルマニウムチャンネル層の露出表面上に
シリコン層を形成する段階と、 前記シリコン層に不純物イオンを注入して第２導電型の
上昇したソース及びドレイン領域を形成する段階と、 前記上昇したソース及びドレイン領域を完全に覆う金属
層を形成する段階と、 熱処理を遂行して前記上昇したソース及びドレイン領域
と前記金属層との間にソース電極及びドレイン電極とし
ての金属シリサイドを形成する段階と、 シリサイド化せずに残った前記金属層を除去する段階と
を含むことを特徴とする請求項１３に記載のSiGeチャン
ネルのMOSトランジスタ製造方法。 - 【請求項２４】 前記金属層を除去する段階は、H2O2、
H2SO4及びH2O溶液の混合溶液を食刻液として使用した湿
式食刻法を用いて遂行することを特徴とする請求項２３
に記載のSiGeチャンネルのMOSトランジスタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041313A KR100307635B1 (ko) | 1999-09-27 | 1999-09-27 | ＳｉＧｅ 채널의 모스 트랜지스터 및 그 제조 방법 |
| KR1999P-41313 | 1999-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001119026A true JP2001119026A (ja) | 2001-04-27 |
Family
ID=19612891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292907A Pending JP2001119026A (ja) | 1999-09-27 | 2000-09-26 | ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001119026A (ja) |
| KR (1) | KR100307635B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110586A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| WO2003088365A1 (fr) * | 2002-04-17 | 2003-10-23 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2004266278A (ja) * | 2003-02-28 | 2004-09-24 | Samsung Electronics Co Ltd | 上昇されたソース／ドレーン構造を有するｍｏｓトランジスタ及びこの製造方法 |
| JP2005150217A (ja) * | 2003-11-12 | 2005-06-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20160079856A (ko) | 2013-11-18 | 2016-07-06 | 후지필름 가부시키가이샤 | 변성 레지스트의 박리액, 이것을 이용한 변성 레지스트의 박리 방법 및 반도체 기판 제품의 제조 방법 |
| KR20160083025A (ko) | 2013-11-18 | 2016-07-11 | 후지필름 가부시키가이샤 | 반도체 기판의 처리액, 처리 방법, 이들을 이용한 반도체 기판 제품의 제조 방법 |
| KR20160083034A (ko) | 2013-11-18 | 2016-07-11 | 후지필름 가부시키가이샤 | 변성 레지스트의 박리 방법, 이것에 이용하는 변성 레지스트의 박리액 및 반도체 기판 제품의 제조 방법 |
| CN109411532A (zh) * | 2017-08-17 | 2019-03-01 | 三星电子株式会社 | 半导体装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665829B1 (ko) * | 2000-05-30 | 2007-01-09 | 삼성전자주식회사 | 반도체 장치의 게이트 구조 |
| KR100495912B1 (ko) * | 2000-06-27 | 2005-06-17 | 주식회사 하이닉스반도체 | 숏채널효과를 방지하기 위한 반도체소자 및 그의 제조 방법 |
| KR100425579B1 (ko) * | 2001-07-21 | 2004-04-03 | 한국전자통신연구원 | 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 |
| KR100437856B1 (ko) * | 2002-08-05 | 2004-06-30 | 삼성전자주식회사 | 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법. |
| KR100903278B1 (ko) * | 2002-11-01 | 2009-06-17 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR100467024B1 (ko) * | 2002-11-14 | 2005-01-24 | 삼성전자주식회사 | 소오스/드레인 영역에 확산 방지막을 구비하는 반도체소자 및 그 형성 방법 |
| KR101068135B1 (ko) * | 2003-11-21 | 2011-09-27 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
| US8099094B2 (en) | 2004-07-12 | 2012-01-17 | Interdigital Technology Corporation | Neighbor scanning in wireless local area networks |
| US7288448B2 (en) * | 2004-08-24 | 2007-10-30 | Orlowski Marius K | Method and apparatus for mobility enhancement in a semiconductor device |
| KR100678314B1 (ko) * | 2004-12-15 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 저접촉저항을 갖는 반도체 소자의 제조방법 |
| KR100610465B1 (ko) * | 2005-03-25 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101181272B1 (ko) * | 2005-06-30 | 2012-09-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR100825809B1 (ko) | 2007-02-27 | 2008-04-29 | 삼성전자주식회사 | 스트레인층을 갖는 반도체 소자의 구조 및 그 제조 방법 |
| KR101048660B1 (ko) * | 2008-12-02 | 2011-07-14 | 한국과학기술원 | 커패시터리스 디램 및 이의 제조 방법 |
| GB2473525B (en) * | 2010-07-19 | 2011-07-27 | Alexander P Fisher | System and method for growing plants |
| KR102054834B1 (ko) | 2013-03-15 | 2019-12-12 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| KR102385567B1 (ko) | 2017-08-29 | 2022-04-12 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
-
1999
- 1999-09-27 KR KR1019990041313A patent/KR100307635B1/ko not_active IP Right Cessation
-
2000
- 2000-09-26 JP JP2000292907A patent/JP2001119026A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110586A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP4542689B2 (ja) * | 2000-09-26 | 2010-09-15 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2003088365A1 (fr) * | 2002-04-17 | 2003-10-23 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| US6876045B2 (en) | 2002-04-17 | 2005-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and process for manufacturing the same |
| JP2004266278A (ja) * | 2003-02-28 | 2004-09-24 | Samsung Electronics Co Ltd | 上昇されたソース／ドレーン構造を有するｍｏｓトランジスタ及びこの製造方法 |
| JP2005150217A (ja) * | 2003-11-12 | 2005-06-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR20160079856A (ko) | 2013-11-18 | 2016-07-06 | 후지필름 가부시키가이샤 | 변성 레지스트의 박리액, 이것을 이용한 변성 레지스트의 박리 방법 및 반도체 기판 제품의 제조 방법 |
| KR20160083025A (ko) | 2013-11-18 | 2016-07-11 | 후지필름 가부시키가이샤 | 반도체 기판의 처리액, 처리 방법, 이들을 이용한 반도체 기판 제품의 제조 방법 |
| KR20160083034A (ko) | 2013-11-18 | 2016-07-11 | 후지필름 가부시키가이샤 | 변성 레지스트의 박리 방법, 이것에 이용하는 변성 레지스트의 박리액 및 반도체 기판 제품의 제조 방법 |
| US10199210B2 (en) | 2013-11-18 | 2019-02-05 | Fujifilm Corporation | Semiconductor substrate treatment liquid, treatment method, and method for manufacturing semiconductor-substrate product using these |
| CN109411532A (zh) * | 2017-08-17 | 2019-03-01 | 三星电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100307635B1 (ko) | 2001-11-02 |
| KR20010028838A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001119026A (ja) | ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法 | |
| US4757032A (en) | Method for DMOS semiconductor device fabrication | |
| US6852597B2 (en) | Method for fabricating power semiconductor device having trench gate structure | |
| US5912479A (en) | Heterojunction bipolar semiconductor device | |
| US7291524B2 (en) | Schottky-barrier mosfet manufacturing method using isotropic etch process | |
| US20070194353A1 (en) | Metal source/drain Schottky barrier silicon-on-nothing MOSFET device and method thereof | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JP2925008B2 (ja) | 半導体装置の製造方法 | |
| JPH06349853A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH11284179A (ja) | 半導体装置およびその製造方法 | |
| JP3874716B2 (ja) | 半導体装置の製造方法 | |
| JPH04305978A (ja) | 電力用ｍｏｓ半導体デバイスの製造方法 | |
| JPH11186545A (ja) | シリサイド及びｌｄｄ構造を有する半導体デバイスの製造方法 | |
| JPH05251694A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6281060B1 (en) | Method of manufacturing a semiconductor device containing a BiCMOS circuit | |
| JPH06196687A (ja) | 半導体装置の製造方法 | |
| JP2842284B2 (ja) | 半導体装置の製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| KR100216320B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0172820B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH07106569A (ja) | 半導体装置およびその製造方法 | |
| JP2926833B2 (ja) | 半導体装置の製造方法 | |
| JPH08162632A (ja) | 半導体装置およびその製造方法 |