JP2005150217A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005150217A
JP2005150217A JP2003382460A JP2003382460A JP2005150217A JP 2005150217 A JP2005150217 A JP 2005150217A JP 2003382460 A JP2003382460 A JP 2003382460A JP 2003382460 A JP2003382460 A JP 2003382460A JP 2005150217 A JP2005150217 A JP 2005150217A
Authority
JP
Japan
Prior art keywords
channel layer
gate electrode
insulating film
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003382460A
Other languages
English (en)
Inventor
Masashi Shima
昌司 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003382460A priority Critical patent/JP2005150217A/ja
Priority to US10/804,054 priority patent/US7030465B2/en
Publication of JP2005150217A publication Critical patent/JP2005150217A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オフ電流の増加やオン電流の低下を招くことなく、動作速度を向上し得る半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１０上に形成された、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層１８と、チャネル層上に、ゲート絶縁膜２０を介して形成されたゲート電極２２と、ゲート電極の両側に形成されたソース／ドレイン拡散層３２とを有している。チャネル層が薄く形成されているため、チャネル層において量子閉じ込め効果を生じさせることができ、チャネル層における実効的なバンドギャップを大きくすることができる。オフ電流の増大、オン電流の減少等を招くことなく、キャリア移動度を向上することができるため、動作速度の速い半導体装置を提供することができる。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
近時、チャネル層に歪みを導入することにより、チャネル層の物性を変化させ、キャリア移動度を向上させる技術が大きく注目されている。
例えば、シリコン基板上にＳｉＧｅより成るチャネル層を形成したＰＭＯＳトランジスタが提案されている。ＳｉＧｅの格子定数はＳｉの格子定数より大きいため、シリコン基板上にＳｉＧｅよりなるチャネル層を形成した場合には、ＳｉＧｅより成るチャネル層に圧縮歪みが導入される。このような技術を用いれば、正孔の移動度を向上することが可能となる。
また、シリコン基板上に、ＳｉＧｅより成る厚いバッファ層を形成し、ＳｉＧｅより成るバッファ層上にＳｉより成るチャネル層を形成したＮＭＯＳトランジスタも提案されている。Ｓｉの格子定数はＳｉＧｅの格子定数より小さいため、ＳｉＧｅより成るバッファ層上にＳｉより成るチャネル層を形成した場合には、Ｓｉより成るチャネル層に引っ張り歪みが導入される。このような技術を用いれば、電子の移動度を向上することが可能となる。
特開２００２−７６３４７号公報
しかしながら、提案されている技術では、キャリア移動度は向上し得るものの、オフ電流の増加を招いてしまう。ここで、オフ電流を低減すべく、チャネル層中にドーパント不純物を高濃度に導入することも考えられる。しかし、チャネル層にドーパント不純物を高濃度に導入した場合には、チャネル層内において、基板面に垂直な方向における電界強度が強くなってしまい、チャネル層とゲート絶縁膜との界面にキャリアが引き寄せられてしまう。そうすると、チャネル層とゲート絶縁膜との界面でキャリアが散乱し、キャリア移動度の低下やオン電流の低下を招いてしまう。このように、提案されている技術では、オフ電流の増加やオン電流の低下を招くことなく、キャリア移動度を向上することが困難であった。このため、提案されている技術では、オフ電流の増加やオン電流の低下を招くことなく、動作速度を向上することが困難であった。
本発明の目的は、オフ電流の増加やオン電流の低下を招くことなく、動作速度を向上し得る半導体装置及びその製造方法を提供することにある。
上記目的は、シリコン基板上に形成された、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層と、前記チャネル層上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側に形成されたソース／ドレイン拡散層とを有することを特徴とする半導体装置により達成される。
また、上記目的は、シリコン基板上に形成されたＳｉＧｅより成るバッファ層と、前記バッファ層上に形成された、厚さ２〜６ｎｍのシリコンより成るチャネル層と、前記チャネル層上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側に形成されたソース／ドレイン拡散層とを有することを特徴とする半導体装置により達成される。
また、上記目的は、シリコン基板上に、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層を形成する工程と、前記チャネル層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記シリコン基板にドーパント不純物を導入することにより、前記ゲート電極の両側に第１の不純物拡散領域を形成する工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記シリコン基板にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
また、上記目的は、シリコン基板上に、ＳｉＧｅより成るバッファ層を形成する工程と、前記バッファ層上に、厚さ２〜６ｎｍのシリコンより成るチャネル層を形成する工程と、前記チャネル層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記チャネル層及び前記バッファ層にドーパント不純物を導入することにより、前記ゲート電極の両側に第１の不純物拡散領域を形成する工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記チャネル層及び前記バッファ層にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
以上の通り、本発明によれば、チャネル層の厚さを２〜６ｎｍと薄く設定しているため、チャネル層において量子閉じ込め効果を生じさせることができる。このため、本発明によれば、チャネル層における実効的なバンドギャップＥｇを大きくすることが可能となる。本発明によれば、チャネル層における実効的なバンドギャップＥｇを大きくすることができるため、オフ電流Ｉｏｆｆを低減することが可能となる。しかも、本発明では、チャネル層に導入するドーパント不純物の濃度を高くすることを要しないため、基板面に対して垂直方向の電界が強くなってしまうことがない。このため、本発明によれば、チャネル層とゲート絶縁膜との界面におけるキャリアの散乱の増加を抑制することができる。また、チャネル層に導入するドーパント不純物の濃度を高くすることを要しないため、接合容量が増大してしまうこともない。しかも、ＳｉＧｅより成るチャネル層には、圧縮歪みが導入されているため、キャリア移動度を向上することができる。従って、本発明によれば、オフ電流の増大、オン電流の減少、及び接合容量の増大を招くことなく、キャリア移動度を向上することができる。従って、本発明によれば、オフ電流の増大、オン電流の減少等を招くことなく、動作速度を向上することができる。
また、本発明によれば、ゲート電極及びサイドウォール絶縁膜に覆われていない部分のチャネル層がエッチング除去されているため、金属シリサイドより成るソース／ドレイン電極を形成する際には、シリコン基板中のＳｉ原子と金属膜３８中の金属原子とが反応する。このため、本発明によれば、チャネル層の材料としてＳｉＧｅを用い、金属膜の材料としてコバルトを用いた場合であっても、低抵抗の金属シリサイドを形成することができる。従って、本発明によれば、ソース／ドレイン電極を形成する際に用いる金属膜の材料選択の余地を広くすることができる。
また、本発明によれば、シリコン酸化膜を異方性エッチングしてサイドウォール絶縁膜を形成する際に、オーバーエッチングを行うことにより、ゲート電極及びサイドウォール絶縁膜から露出している部分のチャネル層を除去するため、工程の増加を招くことなく、ゲート電極及びサイドウォール絶縁膜の直下のみにＳｉＧｅより成るチャネル層が形成された半導体装置を製造することができる。
また、本発明によれば、ＳｉＧｅより成るチャネル層がゲート電極の直下にのみ形成されているため、ソース／ドレイン拡散層やポケット領域はＳｉＧｅより成るチャネル層内には形成されず、シリコン基板内にのみ形成される。ソース／ドレイン拡散層やポケット領域を不純物プロファイルの制御が困難なチャネル層中に形成することを要しないため、本発明によれば、不純物プロファイルの制御を容易化することができる。
また、本発明によれば、ポリシリコン膜をパターニングしてゲート電極を形成する際に、オーバーエッチングを行うことにより、ゲート電極から露出している部分のチャネル層を除去するため、工程の増加を招くことなく、ゲート電極の直下のみにＳｉＧｅより成るチャネル層が形成された半導体装置を製造することができる。
また、本発明によれば、シリコン基板側からゲート絶縁膜に向かってチャネル層におけるＧｅ組成が小さくなっており、しかも、チャネル層において量子閉じ込め効果が生じるようにチャネル層が２〜６ｎｍと薄く形成されている。このため、本発明によれば、チャネル層における実効的なバンドギャップをより小さくすることができる。従って、本発明によれば、オフ電流の増大、オン電流の減少等をより確実に防止しつつ、キャリア移動度の向上を実現することができ、ひいては動作速度の速い半導体装置を提供することができる。
また、本発明によれば、ＳｉＧｅより成るバッファ層上に形成されたシリコンより成るチャネル層が２〜６ｎｍと薄く形成されているため、チャネル層において量子閉じ込め効果を生じさせることができ、実効的なバンドギャップを大きくすることができる。しかも、本発明によれば、シリコンより成るチャネル層に結晶歪みが導入されているため、キャリア移動度を向上することができる。従って、本発明によれば、ＳｉＧｅより成るバッファ層上にシリコンよりなるチャネル層を形成した場合であっても、オフ電流の増加やオン電流の低下等を招くことなく、キャリア移動度を向上し得る半導体装置を提供することができ、ひいては動作速度の速い半導体装置を提供することができる。
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図１２を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。
図１に示すように、シリコン基板１０上には、素子領域１２を画定する素子分離領域１４が形成されている。
素子分離領域１４により画定された素子領域１２には、ｎ型のチャネルドープ層１６が形成されている。
チャネルドープ層１６が形成された素子領域１２上には、ＳｉＧｅより成るチャネル層１８が形成されている。チャネル層１８の組成は、例えばＳｉ０．８Ｇｅ０．２に設定されている。ＳｉＧｅの格子定数はＳｉの格子定数より大きいため、ＳｉＧｅよりなるチャネル層１８には、結晶歪みが導入されている。より具体的には、ＳｉＧｅより成るチャネル層１８には、圧縮歪みが導入されている。チャネル層１８には、例えばｎ型のドーパント不純物が導入されている。
チャネル層１８の厚さは、２〜６ｎｍと薄く設定されている。本実施形態においてチャネル層１８の厚さを薄く設定している理由は、以下の通りである。
図２は、シリコン基板上にＳｉＧｅより成るチャネル層を厚く形成した場合におけるエネルギーバンド構造を示す図である。即ち、図２は、シリコン基板１１０上に、チャネル層１１８、ゲート絶縁膜１２０、及びゲート電極１２２を順次形成したＰＭＯＳトランジスタのエネルギーバンド構造を示している。チャネル層１１８の厚さは、例えば１０〜２０ｎｍ程度である。図２（ａ）は、ゲート電圧Ｖｇ＝０Ｖの場合、即ち、トランジスタがオフの場合におけるエネルギーバンド構造を示している。図２（ｂ）は、ゲート電圧Ｖｇ＝Ｖｄｄの場合、即ち、トランジスタがオンの場合におけるエネルギーバンド構造を示している。ＥＶは、価電子帯端のエネルギーを示している。ＥＣは伝導帯端のエネルギーを示している。ＥＦは、フェルミレベルを示している。Ｅｇは、バンドギャップを示している。
図２から分かるように、ＳｉＧｅより成るチャネル層１１８のバンドギャップＥｇは、シリコン基板１１０のバンドギャップより小さい。このため、シリコン基板１１０上にＳｉＧｅより成るチャネル層１１８を単に厚く形成した場合には、シリコン基板内にＳｉより成るチャネル層を形成されている場合と比較して、チャネル層１１８におけるバンドギャップが小さくなる。このため、シリコン基板１１０上にＳｉＧｅより成るチャネル層１１８を単に厚く形成した場合には、オフ電流Ｉｏｆｆ、即ち、トランジスタがオフの際におけるリーク電流が大きくなってしまうこととなる。
オフ電流Ｉｏｆｆの増加を防止するためには、チャネル層１１８にドーパント不純物を導入することが考えられる。
図３は、ＳｉＧｅより成るチャネル層にｎ型のドーパント不純物を比較的高濃度に導入した場合におけるエネルギーバンド構造を示す図である。図３のＰＭＯＳトランジスタの場合は、図２のＰＭＯＳトランジスタの場合と比較して、例えば１．７倍のｎ型のドーパント不純物がチャネル層１１８に導入されている。図３（ａ）は、ゲート電圧Ｖｇ＝０Ｖの場合、即ち、トランジスタがオフの場合におけるエネルギーバンド構造を示している。図３（ｂ）は、ゲート電圧Ｖｇ＝Ｖｄｄの場合、即ち、トランジスタがオンの場合におけるエネルギーバンド構造を示している。
ＳｉＧｅより成るチャネル層１１８にｎ型のドーパント不純物を比較的高濃度に導入した場合には、オフ電流Ｉｏｆｆを小さくすることが可能となる。
しかし、ＳｉＧｅより成るチャネル層１１８にｎ型のドーパント不純物を比較的高濃度に導入した場合には、基板面に対して垂直方向の電界がチャネル層１１８に強く加わり、キャリアがチャネル層１１８とゲート絶縁膜１２０との界面に引き寄せられる。このため、チャネル層１１８とゲート絶縁膜１２０との界面においてキャリアが散乱してしまい、キャリア移動度の低下やオン電流Ｉｏｎの低下を招いてしまうこととなる。また、チャネル層１１８にｎ型のドーパント不純物を比較的高濃度に導入した場合には、接合容量の増大をも招いてしまうため、トランジスタの動作速度が低下を招いてしまう。
図４は、本実施形態による半導体装置のエネルギーバンド構造を示す図、即ち、ＳｉＧｅより成るチャネル層の厚さを薄く設定した場合におけるエネルギーバンド構造を示す図である。即ち、図４は、シリコン基板１０上に、２〜６ｎｍのチャネル層１８、ゲート絶縁膜２０、及びゲート電極２２を順次形成したＰＭＯＳトランジスタのエネルギーバンド構造を示している。チャネル層１８に導入するｎ型のドーパント不純物の濃度は、図２に示すＰＭＯＳトランジスタの場合と同様に比較的低濃度とした。
これに対し、本実施形態では、チャネル層１８の厚さを２〜６ｎｍと薄く設定しているため、チャネル層１８において量子閉じ込め効果を生じさせることができる。このため、本実施形態によれば、チャネル層１８における実効的なバンドギャップＥｇを大きくすることが可能となる。本実施形態によれば、チャネル層１８における実効的なバンドギャップＥｇを大きくすることができるため、オフ電流Ｉｏｆｆを低減することが可能となる。しかも、本実施形態では、チャネル層１８に導入するドーパント不純物の濃度を高くすることを要しないため、基板面に対して垂直方向の電界が強くなってしまうことがない。このため、本実施形態によれば、チャネル層１８とゲート絶縁膜２０との界面におけるキャリアの散乱の増加を抑制することができる。また、チャネル層１８に導入するドーパント不純物の濃度を高くすることを要しないため、接合容量が増大してしまうこともない。一方、ＳｉＧｅより成るチャネル層１８には、圧縮歪みが導入されているため、キャリア移動度を向上することができる。従って、本実施形態によれば、オフ電流の増大、オン電流の低下、及び接合容量の増大を招くことなく、キャリア移動度を向上することが可能となる。
チャネル層１８の厚さの下限を２ｎｍとしたのは、チャネル層１８の厚さがあまりに薄すぎると、チャネルドープ層１６中を移動するキャリアの割合が増加し、全体としてキャリア移動度の向上が図れないためである。
また、チャネル層１８の厚さの上限を６ｎｍとしたのは、チャネル層１８において十分な量子閉じ込め効果を生じさせるためには、チャネル層１８の厚さを６ｎｍ以下と薄くする必要があるためである。但し、チャネル層１８の厚さを６ｎｍより若干厚くした場合であっても、量子閉じ込め効果はある程度生ずるため、チャネル層１８の厚さが６ｎｍより若干厚くてもよい。但し、チャネル層１８において十分な量子閉じ込め効果を生じさせて、バンドギャップを十分に大きくするためには、チャネル層１８の厚さを６ｎｍ以下に設定することが望ましい。
また、ここではチャネル層１８の組成をＳｉ０．８Ｇｅ０．２とする場合を例に説明したが、チャネル層１８の組成はＳｉ０．８Ｇｅ０．２に限定されるものではなく、適宜設定すればよい。チャネル層１８におけるＧｅ組成比は、例えば５〜３０％の範囲で適宜設定すればよい。
チャネル層１８上には、例えばシリコン酸化膜より成るゲート絶縁膜２０が形成されている。ゲート絶縁膜２０の膜厚は、例えば１．５ｎｍ程度とする。
ゲート絶縁膜２０上には、例えばポリシリコンより成るゲート電極２２が形成されている。
ゲート電極２２の両側のチャネル層１８内及びシリコン基板１０内には、エクステンションソース／ドレイン構造の浅い領域を構成するｐ型の不純物拡散領域２４が形成されている。このような不純物拡散領域２４は、エクステンション領域と称されている。
チャネル層１８内及びシリコン基板１０内には、ｐ型の不純物拡散領域２４に隣接して、ｎ型のポケット領域２６が形成されている。ポケット領域２６は、短チャネル効果を防止するためのものである。
ゲート電極２２の側壁部分には、例えばシリコン酸化膜より成るサイドウォール絶縁膜２８が形成されている。
側壁部分にサイドウォール絶縁膜２８が形成されたゲート電極２２の両側のチャネル層１８内及びシリコン基板１０内には、エクステンションソース／ドレイン構造の深い領域を構成するｐ型の不純物拡散領域３０が形成されている。
浅い不純物拡散領域、即ちエクステンション領域２４と深い不純物拡散領域３０とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層３２が構成されている。
ゲート電極２２上には、ニッケルシリサイド（ＮｉＳｉ）より成る金属シリサイド膜３４ａが形成されている。ポリシリコン膜２２と金属シリサイド膜３４ａとにより、ポリサイド構造のゲート電極が構成されている。
また、ソース／ドレイン拡散層３２上には、ニッケルシリサイドより成る金属シリサイド膜３４ｂが形成されている。ソース／ドレイン拡散層３２上に形成された金属シリサイド膜は、ソース／ドレイン電極３４ｂとして機能する。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、シリコン基板１０上に形成されたＳｉＧｅより成るチャネル層１８の厚さが、２〜６ｎｍと薄く設定されていることに主な特徴がある。
上述したように、シリコン基板１１０上にＳｉＧｅより成るチャネル層１１８を単に厚く形成した場合には、キャリア移動度を向上し得るものの、オフ電流Ｉｏｆｆの増大を招いてしまう。チャネル層１１８中に導入するドーパント不純物の濃度を高く設定すれば、オフ電流Ｉｏｆｆを低減し得るが、この場合には、上述したように、キャリア移動度の低下、オン電流Ｉｏｎの低下、接合容量の増加等を招いてしまうこととなる。
これに対し、本実施形態では、チャネル層の厚さを２〜６ｎｍと薄く設定しているため、チャネル層１８において量子閉じ込め効果を生じさせることができる。このため、本実施形態によれば、チャネル層１８における実効的なバンドギャップＥｇを大きくすることが可能となる。本実施形態によれば、チャネル層１８における実効的なバンドギャップＥｇを大きくすることができるため、オフ電流Ｉｏｆｆを低減することが可能となる。しかも、本実施形態では、チャネル層１８に導入するドーパント不純物の濃度を高くすることを要しないため、基板面に対して垂直方向の電界が強くなってしまうことがない。このため、本実施形態によれば、チャネル層１８とゲート絶縁膜２０との界面におけるキャリアの散乱の増加を抑制することができる。また、チャネル層１８に導入するドーパント不純物の濃度を高くすることを要しないため、接合容量が増大してしまうこともない。しかも、ＳｉＧｅより成るチャネル層１８には、圧縮歪みが導入されているため、キャリア移動度を向上することができる。従って、本実施形態によれば、オフ電流の増大、オン電流の減少、及び接合容量の増大を招くことなく、キャリア移動度を向上することができる。従って、本実施形態によれば、オフ電流の増大、オン電流の減少等を招くことなく、動作速度を向上することができる。
（評価結果）
次に、本実施形態による半導体装置の評価結果について説明する。
図５は、ゲート長とｓ値との関係を示すグラフである。横軸は、ゲート長Ｌｇを示している。縦軸は、トランジスタのｓ値を示している。□印は、本実施形態の場合、即ち、チャネル層の厚さが６ｎｍの場合を示している。△印はチャネル層の厚さが１０ｎｍの場合を示しており、○印はチャネル層の厚さが１４ｎｍの場合を示している。ＳｉＧｅより成るチャネル層１８の面方位は、＜１００＞とした。また、ドレイン電圧Ｖｄは、１．０Ｖとした。
図５から分かるように、チャネル層１８の厚さが薄くなるに伴って、ｓ値が小さくなる傾向がある。そして、チャネル層１８の厚さが６ｎｍの場合には、ｓ値が最も小さくなっている。即ち、チャネル層１８の厚さが６ｎｍの場合には、極めて良好なサブスレッショルド特性が得られている。このことから、本実施形態によれば、サブスレッショルド特性の良好な半導体装置を提供し得ることが分かる。
図６は、Ｉｏｎ−Ｉｏｆｆ特性を示すグラフである。横軸は、オン電流Ｉｏｎ、即ち、トランジスタをオンにしたときのドレイン電流を示している。縦軸は、オフ電流Ｉｏｆｆ、即ち、トランジスタをオフにしたときのリーク電流を示している。□印は、本実施形態の場合、即ち、チャネル層の厚さが６ｎｍの場合を示している。△印はチャネル層の厚さが１０ｎｍの場合を示しており、○印はチャネル層の厚さが１４ｎｍの場合を示している。ＳｉＧｅより成るチャネル層１８の面方位は、＜１００＞とした。また、ドレイン電圧Ｖｄｄは、１．０Ｖとした。
図６から分かるように、ＳｉＧｅより成るチャネル層１８の厚さが薄くなるに伴って、オン電流Ｉｏｎの大きさに対するオフ電流Ｉｏｆｆの大きさが小さくなる傾向がある。そして、ＳｉＧｅより成るチャネル層１８の厚さが６ｎｍの場合には、極めて良好なＩｏｎ−Ｉｏｆｆ特性が得られている。このことから、本実施形態によれば、オフ電流Ｉｏｆｆが小さく、オン電流Ｉｏｎの大きい半導体装置を提供し得ることがわかる。
図７は、しきい値電圧と接合容量との関係を示すグラフである。横軸は、しきい値電圧Ｖｔｈを示している。縦軸は、接合容量を示している。□印は、本実施形態の場合、即ち、チャネル層の厚さが６ｎｍの場合を示している。△印はチャネル層の厚さが１０ｎｍの場合を示しており、○印はチャネル層の厚さが１４ｎｍの場合を示している。●印は、チャネル層の厚さを１４ｎｍに設定するとともに、チャネル層にｎ型のドーパント不純物を高濃度に導入した場合を示している。具体的には、●印の場合には、□印、△印及び○印の場合と比較して、１．７倍のドーズ量でチャネル層にｎ型のドーパント不純物を導入した。
一般に、ＰＭＯＳトランジスタにおいて、オフ電流を低減するためには、しきい値電圧Ｖｔｈを低く設定することが重要である。
チャネル層の厚さを薄くすることなく、チャネル層にｎ型のドーパント不純物を導入することにより、しきい値電圧Ｖｔｈを低くした場合には、○印の場合と●印の場合とを比較して分かるように、接合容量が大きくなってしまう。
これに対し、チャネル層の厚さを薄くすることにより、しきい値電圧Ｖｔｈを低くした場合には、○印と△印と□印とを比較して分かるように、接合容量の増加を招くことなく、しきい値電圧Ｖｔｈを低くすることができる。
これらのことから、本実施形態によれば、接合容量の増加を招くことなく、しきい値電圧Ｖｔｈを低くし得ることがわかる。従って、本実施形態によれば、接合容量の増加を招くことなく、オフ電流Ｉｏｆｆを低減することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図８乃至図１２を用いて説明する。図８乃至図１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図８（ａ）に示すように、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域１２を画定する素子分離領域１４を形成する。
次に、例えばイオン注入法により、シリコン基板１０にｎ型のドーパント不純物を導入する。これにより、シリコン基板１０内に、チャネルドープ層１６が形成される。チャネルドープ層１６は、しきい値電圧Ｖｔｈを制御するためのものである。ｎ型のドーパント不純物としては、例えばＡｓを用いる。イオン注入条件は、例えば加速電圧を２００ｋｅＶ程度とする。
次に、図８（ｂ）に示すように、例えばＣＶＤ法により、素子領域１２上にＳｉＧｅより成るチャネル層１８を形成する。チャネル層１８の組成は、例えばＳｉ０．８Ｇｅ０．２とする。チャネル層１８の厚さは、例えば２〜６ｎｍ程度とする。
次に、例えばＣＶＤ法により、チャネル層１６上に、シリコンより成るキャップ膜（図示せず）を形成する。キャップ膜の厚さは、例えば１．５ｎｍ程度とする。キャップ膜は、後工程においてゲート絶縁膜２０を熱酸化法により形成する際に、チャネル層１８を酸化することなく、ゲート絶縁膜２０を形成するためのものである。熱酸化法によりゲート絶縁膜２０を形成する際には、シリコンより成るキャップ膜が酸化され、シリコン酸化膜より成るゲート絶縁膜２０が形成される。
次に、図８（ｃ）に示すように、熱酸化法により、ゲート絶縁膜２０を形成する。ゲート絶縁膜２０を形成する際には、上述したように、シリコンより成るキャップ膜が酸化され、シリコン酸化膜より成るゲート絶縁膜２０が形成される。
次に、図９（ａ）に示すように、全面に、例えばＣＶＤ法により、ポリシリコン膜２２を形成する。ポリシリコン膜２２の膜厚は、例えば１００ｎｍ程度とする。
次に、例えばスピンコート法により、フォトレジスト膜３６を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、ポリシリコン膜２２をパターニングするためのフォトレジストマスク３６が形成される。
次に、図９（ｂ）に示すように、フォトレジスト膜３６をマスクとして、ポリシリコン膜２２をドライエッチングする。これにより、ポリシリコン膜より成るゲート電極２２が形成される。
次に、図９（ｃ）に示すように、ゲート電極２２上のフォトレジスト膜３６を剥離する。
次に、図１０（ａ）に示すように、例えばイオン注入法により、基板面に対して斜めにｎ型のドーパント不純物を導入する。これにより、ｎ型のポケット領域２６が形成される。この際、チャネル層１６にも、ｎ型のドーパント不純物が導入されることとなる。ｎ型のドーパント不純物としては、例えばＡｓを導入する。イオン注入条件は、例えば加速電圧を２０ｋｅＶ程度とする。
次に、図１０（ｂ）に示すように、例えばイオン注入法により、ゲート電極２２をマスクとして、シリコン基板１０にｐ型のドーパント不純物を導入する。この際、チャネル層１８にはドーパント不純物を導入しないようにする。ｐ型のドーパント不純物としては、例えばボロンを用いる。イオン注入条件は、例えば加速電圧を２ｋｅＶ程度とする。これにより、エクステンション領域を構成する不純物拡散領域２４が形成される。
次に、図１０（ｃ）に示すように、全面に、例えばＣＶＤ法により、シリコン酸化膜２８を形成する。
次に、図１１（ａ）に示すように、シリコン酸化膜２８を異方性エッチングする。これにより、ゲート電極２２の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜２８が形成される。
なお、ここではサイドウォール絶縁膜２８の材料としてシリコン酸化膜を用いたが、サイドウォール絶縁膜２８の材料はシリコン酸化膜に限定されるものではなく、他のあらゆる絶縁膜を適宜用いることが可能である。
次に、図１１（ｂ）に示すように、ゲート電極２２及びサイドウォール絶縁膜２８をマスクとして、チャネル層１８及びシリコン基板１０にｐ型のドーパント不純物を導入する。これにより、ソース／ドレイン拡散層の深い領域を構成する不純物拡散領域３０が形成される。ｐ型のドーパント不純物としては、例えばボロンを用いる。イオン注入条件は、例えば加速電圧を５ｋｅＶとする。エクステンション領域、即ち、浅い不純物拡散領域２４と、深い不純物拡散領域３０とにより、ソース／ドレイン拡散層３２が構成される。
次に、図１１（ｃ）に示すように、例えばスパッタ法により、全面に、例えばＮｉより成る金属膜３８を形成する。金属膜３８の膜厚は、例えば１０ｎｍ程度とする。
次に、熱処理を行うことにより、金属膜３８中のＮｉとチャネル層１８中のＳｉとを反応させる。また、金属膜３８中のＮｉとゲート電極２２中のＳｉとを反応させる。熱処理条件は、例えば５００℃程度とする。
次に、図１２に示すように、未反応の金属膜３８をエッチング除去する。こうして、ソース／ドレイン拡散層３２上に、ニッケルシリサイド（ＮｉＳｉ）より成るソース／ドレイン電極３４ｂが形成される。また、ポリシリコン膜２２上に、ニッケルシリサイドより成る金属シリサイド膜３４ａが形成される。ポリシリコン膜２２とニッケルシリサイド膜３４ａとにより、ポリサイド構造のゲート電極が構成される。
こうして、本実施形態による半導体装置が製造される。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図１３乃至図１５を用いて説明する。図１３は、本実施形態による半導体装置を示す断面図である。図１乃至図１２に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（半導体装置）
本実施形態による半導体装置は、ゲート電極２２及びサイドウォール絶縁膜２８の直下にのみ、ＳｉＧｅより成るチャネル層１８が形成されていることに主な特徴がある。
図１３に示すように、ＳｉＧｅより成るチャネル層１８は、ゲート電極２２及びサイドウォール絶縁膜２８の直下にのみ形成されている。ゲート電極２２及びサイドウォール絶縁膜２８の直下を除く領域のチャネル層１８は、エッチング除去されている。
ソース／ドレイン拡散層３２上には、コバルトシリサイド（ＣｏＳｉ２）より成るソース／ドレイン電極３４ｂが形成されている。
なお、ここでは、コバルトシリサイドより成るソース／ドレイン電極３４ｂを形成する場合を例に説明したが、ソース／ドレイン電極３４ｂの材料はコバルトシリサイドに限定されるものではなく、他のあらゆる金属シリサイドを適宜用いることにより、ソース／ドレイン電極３４ｂを形成してもよい。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、上述したように、ゲート電極２２及びサイドウォール絶縁膜２８の直下にのみ、ＳｉＧｅより成るチャネル層１８が形成されていることに主な特徴がある。
第１実施形態による半導体装置では、ＳｉＧｅより成るチャネル層１８と金属膜３８とを反応させることにより、金属シリサイドより成るソース／ドレイン電極３４ｂを形成するが、金属膜３８の材料としてコバルトを用いた場合には、低抵抗の金属シリサイドを形成することができず、ソース／ドレイン電極３４ｂのコンタクト抵抗が高くなってしまう。このため、ＳｉＧｅより成るチャネル層１８上に金属シリサイドより成るソース／ドレイン電極３４ｂを形成する場合には、金属膜３８の材料としてコバルトを用いることはできなかった。このため、第１実施形態による半導体装置では、ソース／ドレイン電極３２を形成するために用いられることが可能な金属膜３８の材料は狭く限定されていた。
これに対し、本実施形態では、ゲート電極２２及びサイドウォール絶縁膜２８に覆われていない部分のチャネル層１８がエッチング除去されているため、金属シリサイドより成るソース／ドレイン電極３４ｂを形成する際には、シリコン基板１０中のＳｉ原子と金属膜３８中の金属原子とが反応する。このため、本実施形態によれば、チャネル層１８の材料としてＳｉＧｅを用い、金属膜３８の材料としてコバルトを用いた場合であっても、低抵抗の金属シリサイドを形成することができる。従って、本実施形態によれば、ソース／ドレイン電極３２を形成する際に用いる金属膜３８の材料選択の余地を広くすることができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１４及び図１５を用いて説明する。図１４及び図１５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、シリコン酸化膜２８を形成する工程までは、図８（ａ）乃至図１０（ｃ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。
次に、シリコン酸化膜２８を異方性エッチングすることにより、ゲート電極２２の側壁部分にシリコン酸化膜より成るサイドウォール絶縁膜２８を形成する。この際、オーバーエッチングを行うことにより、ゲート電極２２及びサイドウォール絶縁膜２８の直下を除く領域のチャネル層１８をもエッチング除去する（図１４（ａ）参照）。
次に、図１４（ｂ）に示すように、例えばイオン注入法により、ゲート電極２２及びサイドウォール絶縁膜２８をマスクとして、ｐ型のドーパント不純物を導入する。これにより、エクステンションソース／ドレイン構造の深い領域を構成するソース／ドレイン拡散層が形成される。
次に、図１５（ａ）に示すように、例えばスパッタ法により、全面に、コバルト（Ｃｏ）より成る金属膜３８ａを形成する。金属膜３８ａの膜厚は、例えば１０ｎｍ程度とする。
次に、熱処理を行うことにより、金属膜３８ａ中のＣｏとシリコン基板１０中のＳｉとを反応させる。また、金属膜３８ａ中のＣｏとゲート電極２２中のＳｉとを反応させる。熱処理条件は、例えば８００℃程度とする。
次に、図１５（ｂ）に示すように、未反応の金属膜３８ａをエッチング除去する。これにより、ソース／ドレイン拡散層３２上に、コバルトシリサイド（ＣｏＳｉ）より成るソース／ドレイン電極３４ｂが形成される。また、ポリシリコン膜２２上にコバルトシリサイド膜３４ａが形成されたポリサイド構造のゲート電極が形成される。
こうして、本実施形態による半導体装置が製造される。
本実施形態によれば、シリコン酸化膜を異方性エッチングしてサイドウォール絶縁膜２８を形成する際に、オーバーエッチングを行うことにより、ゲート電極２２及びサイドウォール絶縁膜２８から露出している部分のチャネル層１８を除去するため、工程の増加を招くことなく、ゲート電極２２及びサイドウォール絶縁膜２８の直下のみにＳｉＧｅより成るチャネル層１８が形成された半導体装置を製造することができる。
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法を図１６乃至図２０を用いて説明する。図１６は、本実施形態による半導体装置を示す断面図である。図１乃至図１５に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（半導体装置）
本実施形態による半導体装置は、ゲート電極２２の直下にのみチャネル層１８が形成されていることに主な特徴がある。
図１６に示すように、チャネル層１８はゲート電極２２の直下にのみ形成されている。ゲート電極２２の直下を除く領域のチャネル層１８は、エッチング除去されている。
ソース／ドレイン拡散層３２上には、コバルトシリサイド（ＣｏＳｉ２）より成るソース／ドレイン電極が形成されている。
なお、ここでは、コバルトシリサイドより成るソース／ドレイン電極３４ｂを形成する場合を例に説明したが、ソース／ドレイン電極３４ｂの材料はコバルトシリサイドに限定されるものではなく、他のあらゆる金属シリサイドを適宜用いることによりソース／ドレイン電極３４ｂを形成してもよい。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、上述したように、ゲート電極２２の直下にのみチャネル層１８が形成されていることに主な特徴がある。
一般に、ＳｉＧｅより成るチャネル層１８中においては、ボロン（Ｂ）等のｐ型のドーパント不純物の拡散は抑制される一方、砒素（Ａｓ）等のｎ型のドーパント不純物の拡散は助長される。このため、チャネル層１８の材料としてＳｉＧｅを用いた場合には、チャネル近傍における不純物プロファイルを適切に制御することは、必ずしも容易ではない。
本実施形態では、ＳｉＧｅより成るチャネル層１８がゲート電極２２の直下にのみ形成されているため、ソース／ドレイン拡散層３２やポケット領域２６はＳｉＧｅより成るチャネル層１８内には形成されず、シリコン基板１０内にのみ形成される。ソース／ドレイン拡散層３２やポケット領域２６を不純物プロファイルの制御が困難なチャネル層１８中に形成することを要しないため、本実施形態によれば、不純物プロファイルの制御を容易化することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１７乃至図２０を用いて説明する。図１７乃至図２０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、フォトレジスト膜３６をパターニングする工程までは、図８（ａ）乃至図９（ｂ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１７（ａ）参照）。
次に、図１７（ｂ）に示すように、フォトレジスト膜３６をマスクとして、ポリシリコン膜２２をドライエッチングする。この際、オーバーエッチングを行うことにより、フォトレジスト膜２２が形成されていない領域のチャネル層１８をもエッチング除去する。こうして、ゲート電極２２が形成されるとともに、ゲート電極２２の直下を除く領域のチャネル層１８がエッチング除去される。
この後の半導体装置の製造方法は、図１０（ａ）乃至図１１（ｂ）を用いて上述した半導体装置の製造方法及び図１５（ａ）及び図１５（ｂ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１８（ａ）乃至図２０（ｂ）参照）。
こうして、本実施形態による半導体装置が製造される。
本実施形態によれば、ポリシリコン膜をパターニングしてゲート電極２２を形成する際に、オーバーエッチングを行うことにより、ゲート電極２２から露出しているチャネル層１８を除去するため、工程の増加を招くことなく、ゲート電極２２の直下のみにＳｉＧｅより成るチャネル層１８が形成された半導体装置を製造することができる。
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法を図２１乃至図２３を用いて説明する。図２１は、本実施形態による半導体装置を示す断面図である。図１乃至図２０に示す第１乃至第３実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（半導体装置）
本実施形態による半導体装置は、ＳｉＧｅより成るチャネル層１８ａにおいて、シリコン基板１０側からゲート絶縁膜２０側に向かってＧｅ組成が徐々に小さくなるような傾斜組成が存在していることに主な特徴がある。
図２１に示すように、シリコン基板１０上には、ＳｉＧｅより成るチャネル層１８ａが形成されている。チャネル層１８ａの厚さは、例えば２〜６ｎｍ程度である。チャネル層１８ａにおけるＧｅ組成は、シリコン基板１０側からゲート絶縁膜２０側に向かって徐々に小さくなっている。チャネル層１８ａの上面側におけるＧｅ組成は、例えば０％である。チャネル層１８ａの下面側におけるＧｅ組成は、例えば３０％である。
図２２は、本実施形態による半導体装置のエネルギーバンド構造を示す図である。シリコン基板１０側からゲート絶縁膜２０に向かってチャネル層１８ａにおけるＧｅ組成が小さくなっており、しかも、チャネル層１８ａにおいて量子閉じ込め効果が生じるようにチャネル層１８ａが２〜６ｎｍと薄く形成されているため、本実施形態によれば、チャネル層１８ａにおける実効的なバンドギャップをより小さくすることができる。
従って、本実施形態によれば、オフ電流の増大、オン電流の減少等をより確実に防止しつつ、キャリア移動度の向上を実現することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２３を用いて説明する。図２３は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、チャネルドープ層１６を形成する工程までは、図８（ａ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。
次に、図２３（ａ）に示すように、例えばＣＶＤ法により、ＳｉＧｅより成るチャネル層１８ａを形成する。チャネル層１８ａを形成する際には、Ｇｅ組成が徐々に小さくなるように、チャネル層１８ａを形成する。Ｓｉの供給源となる原料ガスに対するＧｅの供給源となる原料ガスの流量比を徐々に小さくすることにより、チャネル層１８ａにおけるＧｅ組成を徐々に小さくすることが可能である。
この後の半導体装置の製造方法は、図８（ｃ）乃至図１２を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。
こうして本実施形態による半導体装置が製造される（図２３（ｂ）参照）。
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法を図２４乃至図２９を用いて説明する。図２４は、本実施形態による半導体装置を示す断面図である。図１乃至図２３に示す第１乃至第４実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（半導体装置）
本実施形態による半導体装置は、シリコン基板１０上にＳｉＧｅより成るバッファ層４０が形成されており、ＳｉＧｅより成るバッファ層４０上にシリコンより成るチャネル層１８ｂが形成されていることに主な特徴がある。
図２４に示すように、シリコン基板１０上には、ＳｉＧｅより成るバッファ層４０が形成されている。バッファ層４０の厚さは、例えば２μｍ程度である。バッファ層４０の厚さが十分に厚いため、バッファ層４０の上部では、シリコン基板１０とバッファ層４０との格子不整合に起因する格子歪みは殆ど存在していない。
バッファ層４０には、素子領域１２を画定する素子分離領域１４が形成されている。
バッファ層４０には、ｐ型のチャネルドープ層１６ａが形成されている。
バッファ層４０上には、シリコンより成るチャネル層１８ｂが形成されている。シリコンの格子定数はＳｉＧｅの格子定数より小さいため、シリコンより成るチャネル層１８ｂには圧縮歪みが生じている。
ゲート電極２２の両側のチャネル層１８ｂ内及びバッファ層４０内には、エクステンションソース／ドレイン構造の浅い領域を構成するｎ型の不純物拡散領域２４ａが形成されている。
チャネル層１８ｂ内及びバッファ層４０内には、ｎ型の不純物拡散領域２４ａに隣接して、ｐ型のポケット領域２６ａが形成されている。
側壁部分にサイドウォール絶縁膜２８が形成されたゲート電極２２の両側のチャネル領域１８ｂ内及びバッファ層４０内には、エクステンションソース／ドレイン構造の深い領域を構成するｎ型の不純物拡散領域３０ａが形成されている。浅い不純物拡散領域２４ａと深い不純物拡散領域３０ａとにより、ｎ型のソース／ドレイン拡散層３２ａが構成されている。
図２５は、シリコン基板上にＳｉＧｅより成るバッファ層及びシリコンより成るチャネル層を順次形成した場合におけるエネルギーバンド構造を示す図である。図２５（ａ）は、ＳｉＧｅより成るバッファ層１４０上に、シリコンより成るチャネル層１１８ａを例えば２０ｎｍ程度と厚く形成した場合を示している。図２５（ｂ）は、本実施形態の場合、即ち、Ｓｉより成るチャネル層１８ｂを２〜６ｎｍと薄く形成した場合を示している。
本実施形態による半導体装置の場合には、シリコンより成るチャネル層１８ｂが２〜６ｎｍと薄く形成されているため、シリコンより成るチャネル層において量子閉じ込め効果を生じさせることができる。このため、本実施形態によれば、図２５（ｂ）に示すように、シリコンより成るチャネル層における実効的なバンドギャップＥｇをより大きくすることができる。
こうして本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、上述したように、シリコン基板１０上にＳｉＧｅより成るバッファ層４０が形成されており、ＳｉＧｅより成るバッファ層４０上にシリコンより成るチャネル層１８ｂが２〜６ｎｍ程度と薄く形成されていることに主な特徴がある。
本実施形態による半導体装置によれば、チャネル層１８ｂが２〜６ｎｍと薄く形成されているため、チャネル層１８ｂにおいて量子閉じ込め効果を生じさせることができ、実効的なバンドギャップを大きくすることができる。しかも、本実施形態によれば、チャネル層１８ｂに結晶歪みが導入されているため、上記実施形態による半導体装置と同様に、キャリア移動度を向上することができる。従って、本実施形態によっても、オフ電流の増加やオン電流の低下等を招くことなく、キャリア移動度を向上し得る半導体装置を提供することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２６乃至図２９を用いて説明する。図２６乃至図２９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図２６（ａ）に示すように、シリコン基板１０上に、ＳｉＧｅより成るバッファ層４０を形成する。バッファ層４０の厚さは、例えば２μｍ程度とする。
次に、例えばＳＴＩ法により、バッファ層４０に、素子領域１２を画定する素子分離領域１４を形成する。
次に、図２６（ｂ）に示すように、例えばイオン注入法により、シリコン基板１０にｐ型のドーパント不純物を導入する。これにより、シリコン基板１０内に、ｐ型のチャネルドープ層１６ａが形成される。チャネルドープ層１６は、しきい値電圧Ｖｔｈを制御するためのものである。ｐ型のドーパント不純物としては、例えばＢ（ボロン）を用いる。イオン注入条件は、例えば加速電圧を５０ｋｅＶとする。
次に、図２７（ａ）に示すように、例えばＣＶＤ法により、素子領域１２上にシリコンより成るチャネル層１８ａを形成する。チャネル層１８ｂの厚さは、例えば８ｎｍ程度とする。
次に、熱酸化法により、チャネル層１８ｂ上にゲート絶縁膜２０を形成する。ゲート絶縁膜２０を形成する際には、チャネル層１８ｂの表面部分が酸化され、シリコン酸化膜より成るゲート絶縁膜２０が形成される。チャネル層１８ｂの表面部分を酸化することによりゲート絶縁膜２０が形成されるため、ゲート絶縁膜２０が形成された後におけるチャネル層１８ｂの厚さは、２〜６ｎｍ程度となる。
この後のポリシリコン膜２２を形成する工程からゲート電極２２を形成する工程までは、図９（ａ）乃至図９（ｃ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。
次に、図２７（ｂ）に示すように、例えばイオン注入法により、基板面に対して斜めにｐ型のドーパント不純物を導入する。これにより、ｐ型のポケット領域２６ａが形成される。この際、チャネル層１６ｂにも、ｐ型のドーパント不純物が導入されることとなる。ｐ型のドーパント不純物としては、例えばボロンを導入する。イオン注入条件は、例えば加速電圧を１０ｋｅＶとする。
次に、図２８（ａ）に示すように、例えばイオン注入法により、ゲート電極２２をマスクとして、バッファ層４０にｎ型のドーパント不純物を導入する。ｎ型のドーパント不純物としては、例えばＡｓを用いる。イオン注入条件は、例えば加速電圧を５ｋｅＶとする。これにより、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域２４ａが形成される。
この後、シリコン酸化膜２８を形成する工程からサイドウォール絶縁膜２８を形成する工程までは、図１０（ｃ）及び図１１（ａ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。
次に、図２８（ｂ）に示すように、ゲート電極２２及びサイドウォール絶縁膜２８をマスクとして、チャネル層１８ｂ及びバッファ層４０にｎ型のドーパント不純物を導入する。これにより、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域３０ａが形成される。ｎ型のドーパント不純物としては、例えばＡｓを用いる。イオン注入条件は、例えば加速電圧を１０ｋｅＶとする。エクステンション領域、即ち、浅い不純物拡散領域２４ａと、深い不純物拡散領域３０ａとにより、ソース／ドレイン拡散層３２ａが構成される。
この後の半導体装置の製造方法は、図１１（ｂ）及び図１２を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。
こうして、本実施形態による半導体装置が製造される（図２９参照）。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１乃至第４実施形態では、ＰＭＯＳトランジスタを例に説明したが、本発明の原理は、ＰＭＯＳトランジスタに限定されるものではなく、他のあらゆる半導体装置に適用することが可能である。
また、第５実施形態では、ＮＭＯＳトランジスタを例に説明したが、本発明の原理は、ＮＭＯＳトランジスタに限定されるものではなく、他のあらゆる半導体装置に適用することが可能である。
（付記１） シリコン基板上に形成された、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層と、
前記チャネル層上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側に形成されたソース／ドレイン拡散層と
を有することを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置において、
前記チャネル層には、前記シリコン基板側から前記ゲート絶縁膜側に向かって、Ｇｅ組成が徐々に小さくなるような傾斜組成が存在している
ことを特徴とする半導体装置。
（付記３） 付記１又は２記載の半導体装置において、
前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜を更に有し、
前記チャネル層は、前記ゲート電極及び前記サイドウォール絶縁膜の直下のみに形成されている
ことを特徴とする半導体装置。
（付記４） 付記１又は２記載の半導体装置において、
前記チャネル層は、前記ゲート電極の直下のみに形成されている
ことを特徴とする半導体装置。
（付記５） シリコン基板上に形成されたＳｉＧｅより成るバッファ層と、
前記バッファ層上に形成された、厚さ２〜６ｎｍのシリコンより成るチャネル層と、
前記チャネル層上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側に形成されたソース／ドレイン拡散層と
を有することを特徴とする半導体装置。
（付記６） 付記１乃至５のいずれかに記載の半導体装置において、
前記ソース／ドレイン拡散層上に形成された、ニッケルシリサイドより成るソース／ドレイン電極を更に有する
ことを特徴とする半導体装置。
（付記７） 付記３乃至５のいずれかに記載の半導体装置において、
前記ソース／ドレイン拡散層上に形成された、コバルトシリサイドより成るソース／ドレイン電極を更に有する
ことを特徴とする半導体装置。
（付記８） シリコン基板上に、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層を形成する工程と、
前記チャネル層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記シリコン基板にドーパント不純物を導入することにより、前記ゲート電極の両側に第１の不純物拡散領域を形成する工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記シリコン基板にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記９） 付記８記載の半導体装置の製造方法において、
前記サイドウォール絶縁膜を形成する工程は、前記シリコン基板上に前記ゲート電極を覆うように絶縁膜を形成する工程と、前記絶縁膜を異方性エッチングすることにより、前記ゲート電極の前記側壁部分に、前記絶縁膜より成る前記サイドウォール絶縁膜を形成する工程とを有し、
前記絶縁膜を異方性エッチングする工程では、前記ゲート電極及び前記サイドウォール絶縁膜の直下を除く領域の前記チャネル層をもエッチング除去する
ことを特徴とする半導体装置の製造方法。
（付記１０） 付記８記載の半導体装置の製造方法において、
前記ゲート電極を形成する工程は、前記ゲート絶縁膜上に半導体膜を形成する工程と、前記半導体膜上にマスクを形成する工程と、前記マスクを用いて前記半導体膜をエッチングすることにより、前記半導体膜より成る前記ゲート電極を形成する工程とを有し、
前記半導体膜をエッチングする工程では、前記ゲート電極の直下を除く領域の前記チャネル層をもエッチング除去する
ことを特徴とする半導体装置の製造方法。
（付記１１） 付記９乃至１０のいずれかに記載の半導体装置の製造方法において、
前記金属シリサイドは、コバルトシリサイドである
ことを特徴とする半導体装置の製造方法。
（付記１２） シリコン基板上に、ＳｉＧｅより成るバッファ層を形成する工程と、
前記バッファ層上に、厚さ２〜６ｎｍのシリコンより成るチャネル層を形成する工程と、
前記チャネル層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記チャネル層及び前記バッファ層にドーパント不純物を導入することにより、前記ゲート電極の両側に第１の不純物拡散領域を形成する工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記チャネル層及び前記バッファ層にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。
本発明の第１実施形態による半導体装置を示す断面図である。 シリコン基板上にＳｉＧｅより成るチャネル層を厚く形成した場合におけるエネルギーバンド構造を示す図である。 ＳｉＧｅより成るチャネル層にｎ型のドーパント不純物を高濃度に導入した場合におけるエネルギーバンド構造を示す図である。 本発明の第１実施形態による半導体装置のエネルギーバンド構造を示す図である。 ゲート長とｓ値との関係を示すグラフである。 Ｉｏｎ−Ｉｏｆｆ特性を示すグラフである。 しきい値電圧と接合容量との関係を示すグラフである。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第２実施形態による半導体装置を示す断面図である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による半導体装置を示す断面図である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第４実施形態による半導体装置を示す断面図である。 本発明の第４実施形態による半導体装置のエネルギーバンド構造を示す図である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図である。 本発明の第５実施形態による半導体装置を示す断面図である。 シリコン基板上にＳｉＧｅより成るバッファ層及びシリコンより成るチャネル層を順次形成した場合におけるエネルギーバンド構造を示す図である。 本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
符号の説明
１０…シリコン基板
１２…素子領域
１４…素子分離領域
１６、１６ａ…チャネルドープ層
１８、１８ａ、１８ｂ…チャネル層
２０…ゲート絶縁膜
２２…ゲート電極、ポリシリコン膜
２４、２４ａ…不純物拡散領域
２６、２６ａ…ポケット領域
２８…サイドウォール絶縁膜、シリコン酸化膜
３０…不純物拡散領域
３２…ソース／ドレイン拡散層
３４ａ…金属シリサイド膜
３４ｂ…金属シリサイド膜、ソース／ドレイン電極
３６…フォトレジスト膜
３８…金属膜
４０…バッファ層
１１０…シリコン基板
１１８、１１８ａ…チャネル層
１２０…ゲート絶縁膜
１２２…ゲート電極
１４０…バッファ層

Claims (10)

  1. シリコン基板上に形成された、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層と、
    前記チャネル層上に、ゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の両側に形成されたソース／ドレイン拡散層と
    を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記チャネル層には、前記シリコン基板側から前記ゲート絶縁膜側に向かって、Ｇｅ組成が徐々に小さくなるような傾斜組成が存在している
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記ゲート電極の側壁部分に形成されたサイドウォール絶縁膜を更に有し、
    前記チャネル層は、前記ゲート電極及び前記サイドウォール絶縁膜の直下のみに形成されている
    ことを特徴とする半導体装置。
  4. 請求項１又は２記載の半導体装置において、
    前記チャネル層は、前記ゲート電極の直下のみに形成されている
    ことを特徴とする半導体装置。
  5. シリコン基板上に形成されたＳｉＧｅより成るバッファ層と、
    前記バッファ層上に形成された、厚さ２〜６ｎｍのシリコンより成るチャネル層と、
    前記チャネル層上に、ゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の両側に形成されたソース／ドレイン拡散層と
    を有することを特徴とする半導体装置。
  6. 請求項３乃至５のいずれか１項に記載の半導体装置において、
    前記ソース／ドレイン拡散層上に形成された、コバルトシリサイドより成るソース／ドレイン電極を更に有する
    ことを特徴とする半導体装置。
  7. シリコン基板上に、厚さ２〜６ｎｍのＳｉＧｅより成るチャネル層を形成する工程と、
    前記チャネル層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極をマスクとして、前記シリコン基板にドーパント不純物を導入することにより、前記ゲート電極の両側に第１の不純物拡散領域を形成する工程と、
    前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
    前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記シリコン基板にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記サイドウォール絶縁膜を形成する工程は、前記シリコン基板上に前記ゲート電極を覆うように絶縁膜を形成する工程と、前記絶縁膜を異方性エッチングすることにより、前記ゲート電極の前記側壁部分に、前記絶縁膜より成る前記サイドウォール絶縁膜を形成する工程とを有し、
    前記絶縁膜を異方性エッチングする工程では、前記ゲート電極及び前記サイドウォール絶縁膜の直下を除く領域の前記チャネル層をもエッチング除去する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項７記載の半導体装置の製造方法において、
    前記ゲート電極を形成する工程は、前記ゲート絶縁膜上に半導体膜を形成する工程と、前記半導体膜上にマスクを形成する工程と、前記マスクを用いて前記半導体膜をエッチングすることにより、前記半導体膜より成る前記ゲート電極を形成する工程とを有し、
    前記半導体膜をエッチングする工程では、前記ゲート電極の直下を除く領域の前記チャネル層をもエッチング除去する
    ことを特徴とする半導体装置の製造方法。
  10. シリコン基板上に、ＳｉＧｅより成るバッファ層を形成する工程と、
    前記バッファ層上に、厚さ２〜６ｎｍのシリコンより成るチャネル層を形成する工程と、
    前記チャネル層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極をマスクとして、前記チャネル層及び前記バッファ層にドーパント不純物を導入することにより、前記ゲート電極の両側に第１の不純物拡散領域を形成する工程と、
    前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
    前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記チャネル層及び前記バッファ層にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2003382460A 2003-11-12 2003-11-12 半導体装置及びその製造方法 Pending JP2005150217A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003382460A JP2005150217A (ja) 2003-11-12 2003-11-12 半導体装置及びその製造方法
US10/804,054 US7030465B2 (en) 2003-11-12 2004-03-19 Semiconductor device that can increase the carrier mobility and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382460A JP2005150217A (ja) 2003-11-12 2003-11-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005150217A true JP2005150217A (ja) 2005-06-09

Family

ID=34544695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382460A Pending JP2005150217A (ja) 2003-11-12 2003-11-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7030465B2 (ja)
JP (1) JP2005150217A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023700A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 電界効果トランジスタ及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673280B2 (en) 2003-06-12 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Cobalt silicidation process for substrates comprised with a silicon-germanium layer
US7244654B2 (en) * 2003-12-31 2007-07-17 Texas Instruments Incorporated Drive current improvement from recessed SiGe incorporation close to gate
US7528447B2 (en) * 2005-04-06 2009-05-05 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory and method for controlling a non-volatile semiconductor memory
JP2010093029A (ja) * 2008-10-07 2010-04-22 Toshiba Corp 半導体装置およびその製造方法
EP3540768A1 (en) 2018-03-12 2019-09-18 Applied Materials, Inc. Multicolor self-aligned contact selective etch

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183153A (ja) * 1992-01-06 1993-07-23 Toshiba Corp 半導体装置
JPH11251393A (ja) * 1998-02-27 1999-09-17 Dainippon Screen Mfg Co Ltd 基板搬送装置および基板搬送方法
JP2001119026A (ja) * 1999-09-27 2001-04-27 Samsung Electronics Co Ltd ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法
JP2001291864A (ja) * 2000-04-07 2001-10-19 Toshiba Corp 電界効果トランジスタ及びこれを用いた集積化論理回路
JP2002094060A (ja) * 2000-07-26 2002-03-29 Internatl Business Mach Corp <Ibm> デバイス分離形成後にＳｉ選択エピタキシャル堆積を使用する歪みＳｉＣＭＯＳ構造の製造方法
WO2003025984A2 (en) * 2001-09-21 2003-03-27 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
JP2003092399A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
JP3712599B2 (ja) 2000-08-25 2005-11-02 株式会社東芝 半導体装置及び半導体基板
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US6544854B1 (en) * 2000-11-28 2003-04-08 Lsi Logic Corporation Silicon germanium CMOS channel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183153A (ja) * 1992-01-06 1993-07-23 Toshiba Corp 半導体装置
JPH11251393A (ja) * 1998-02-27 1999-09-17 Dainippon Screen Mfg Co Ltd 基板搬送装置および基板搬送方法
JP2001119026A (ja) * 1999-09-27 2001-04-27 Samsung Electronics Co Ltd ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法
JP2001291864A (ja) * 2000-04-07 2001-10-19 Toshiba Corp 電界効果トランジスタ及びこれを用いた集積化論理回路
JP2002094060A (ja) * 2000-07-26 2002-03-29 Internatl Business Mach Corp <Ibm> デバイス分離形成後にＳｉ選択エピタキシャル堆積を使用する歪みＳｉＣＭＯＳ構造の製造方法
JP2003092399A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2003025984A2 (en) * 2001-09-21 2003-03-27 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023700A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US7030465B2 (en) 2006-04-18
US20050098854A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
US6703648B1 (en) Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
KR100994857B1 (ko) 트랜지스터, 트랜지스터 제조 방법 및 반도체 장치
EP2528099B1 (en) Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method
US6313487B1 (en) Vertical channel floating gate transistor having silicon germanium channel layer
TWI382495B (zh) 半導體裝置及其製造方法
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
US8710557B2 (en) MOS transistor having combined-source structure with low power consumption and method for fabricating the same
US6509609B1 (en) Grooved channel schottky MOSFET
JP2011181617A (ja) 半導体装置及びその製造方法
JP2008071814A (ja) 半導体装置及びその製造方法
US20100283107A1 (en) MOS Transistor With Better Short Channel Effect Control and Corresponding Manufacturing Method
US20090134388A1 (en) Semiconductor device and fabrication method of same
JP2007250781A (ja) 半導体装置およびその製造方法
JP2007019129A (ja) 半導体装置の製造方法及び半導体装置
KR100719342B1 (ko) 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법
US20130032877A1 (en) N-channel transistor comprising a high-k metal gate electrode structure and a reduced series resistance by epitaxially formed semiconductor material in the drain and source areas
US7833867B2 (en) Semiconductor device and method for manufacturing the same
JP2005150217A (ja) 半導体装置及びその製造方法
US7618868B2 (en) Method of manufacturing field effect transistors using sacrificial blocking layers
JP2000036593A (ja) 半導体装置
JP5194805B2 (ja) 半導体装置及びその製造方法
US10249744B2 (en) Tunnel field-effect transistor and method for manufacturing tunnel field-effect transistor
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
WO2013105550A1 (ja) 半導体装置及びその製造方法
JPH05198804A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102