JP2008071814A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008071814A JP2008071814A JP2006246989A JP2006246989A JP2008071814A JP 2008071814 A JP2008071814 A JP 2008071814A JP 2006246989 A JP2006246989 A JP 2006246989A JP 2006246989 A JP2006246989 A JP 2006246989A JP 2008071814 A JP2008071814 A JP 2008071814A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- junction
- gate electrode
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000008569 process Effects 0.000 title abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 289
- 239000002344 surface layer Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims description 72
- 230000004888 barrier function Effects 0.000 claims description 69
- 230000015572 biosynthetic process Effects 0.000 claims description 57
- 229910000765 intermetallic Inorganic materials 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 229910052732 germanium Inorganic materials 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052691 Erbium Inorganic materials 0.000 claims description 6
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 58
- 229910005883 NiSi Inorganic materials 0.000 abstract description 33
- 239000000463 material Substances 0.000 abstract description 27
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 21
- 229910021332 silicide Inorganic materials 0.000 abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 7
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 abstract description 6
- 229910006137 NiGe Inorganic materials 0.000 abstract 3
- 125000004429 atom Chemical group 0.000 description 112
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 43
- 230000004048 modification Effects 0.000 description 42
- 238000012986 modification Methods 0.000 description 42
- 238000005468 ion implantation Methods 0.000 description 30
- 238000005204 segregation Methods 0.000 description 28
- 229910052785 arsenic Inorganic materials 0.000 description 26
- 239000011669 selenium Substances 0.000 description 26
- 229910052717 sulfur Inorganic materials 0.000 description 26
- 229910052787 antimony Inorganic materials 0.000 description 25
- 229910052711 selenium Inorganic materials 0.000 description 25
- 238000002513 implantation Methods 0.000 description 23
- 229910052698 phosphorus Inorganic materials 0.000 description 23
- 229910052714 tellurium Inorganic materials 0.000 description 22
- 230000001133 acceleration Effects 0.000 description 19
- 238000000137 annealing Methods 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000004380 ashing Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- -1 hafnium aluminate Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- DDHRUTNUHBNAHW-UHFFFAOYSA-N cobalt germanium Chemical compound [Co].[Ge] DDHRUTNUHBNAHW-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZPPUVHMHXRANPA-UHFFFAOYSA-N germanium titanium Chemical compound [Ti].[Ge] ZPPUVHMHXRANPA-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910018098 Ni-Si Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910018529 Ni—Si Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- TXFYZJQDQJUDED-UHFFFAOYSA-N germanium nickel Chemical compound [Ni].[Ge] TXFYZJQDQJUDED-UHFFFAOYSA-N 0.000 description 1
- CKSRCDNUMJATGA-UHFFFAOYSA-N germanium platinum Chemical compound [Ge].[Pt] CKSRCDNUMJATGA-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- DKWSBNMUWZBREO-UHFFFAOYSA-N terbium Chemical compound [Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb][Tb] DKWSBNMUWZBREO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】nMOSFET10では、ゲート電極13がNiSiで構成されたシリサイド層で形成されている。ゲート電極13の両側におけるGe基板2の表層には、NiGeで構成されたGermanide層であるNiGe層15が形成されている。NiGe層15とGe基板2との接合界面には、所定の原子が高濃度に偏析して形成されてなる第1の層16が形成され、ゲート電極13とゲート絶縁膜12との界面には、第1の層16と同じ原子が高濃度に偏析して形成されてなる第2の層17が形成されている。
【選択図】図3
Description
以下、本発明の基本骨子として、CMOSFETを例に採り、図面を参照して詳細に説明する。
ここでは、nチャネル型MOSFET(nMOSFET)とpチャネル型MOSFET(pMOSFET)が共にGeチャネルを有しており(即ち、Geの半導体領域にチャネル領域が形成されており)、且つ各MOSFETにおける一対の接合領域であるソース領域及びドレイン領域(ソース/ドレイン領域)にGeの金属間化合物を用いるとともに、ゲート電極にソース/ドレイン領域の金属間化合物と同じ金属によるSiの金属間化合物を用いたCMOSFETを例示する。
真空準位を基準としたとき、図1(a)に示すように、Geは伝導帯(EC)が4.0eV、バンドギャップ(Eg)が0.66eVである。それに対し、例えば、ニッケル(Ni)はその仕事関数(φm,vac Ni)が4.5eV、白金(Pt)はその仕事関数(φm,vac Pt)が5.3eVである。特にPtの仕事関数は、Geバンドギャップを超える大きさになる。このように仕事関数が大きく異なるNiやPtを用いた場合でも、接合界面の準位は、ある準位、即ち図1(a),(b)に示すような電荷中性点(Charge Neutrality Level)ECNLにピンニングされるようになる。Geの場合、ECNLは、概ねその価電子帯(EV)より0.06eV〜0.1eV程度だけ高い位置になる。なお、図1中、EFはGeのフェルミ準位、Φbは電子に対するショットキー障壁高さを表している。
図3に示すCMOSFET1は、Ge基板2を用いてnMOSFET10及びpMOSFET20が形成されてなる。nMOSFET10及びpMOSFET20は、Ge基板2上で活性領域を画定する素子分離構造、ここではSTI(Shallow Trench Isolation)3によって素子分離されている。
偏析層にP,As,Sb等のV族の不純物原子を用いた場合には、図4に示すようなメカニズムでショットキー障壁高さが変調される。即ち、先ず、ショットキー接合界面の偏析層に導入されたV族の不純物原子は、電子を放出した後は、プラスイオンとなって接合界面近傍領域に固定される。その際、金属間化合物側には電子が多く存在しているため、その電子と偏析層側のプラスイオンとがクーロン力によって引き合う、いわゆる鏡像力(Image force)が発生する。この鏡像力は、概ね、V族の不純物原子が金属間化合物の極近くに高濃度で存在するほど強くなる。金属間化合物の極近くに偏析層を形成して鏡像力を発生させることにより、金属間化合物とGeとの接合によって生じるショットキー障壁高さ(偏析層を形成しないときのショットキー障壁高さ(Φb))に比べて、擬似的に低減された実効的なショットキー障壁高さ(Φbeff)が得られるようになる。それにより、その接合界面を通過するトンネル電流が増加するようになる。
それにより、そのショットキー接合界面は、エネルギー的に安定化され、その界面準位が変化する。その結果、電荷中性点がシフトし(△ECNL)、電子に対するショットキー障壁高さが低減されるようになる。
図6はAs,Sb注入量とショットキー障壁高さの関係を示す図、図7はS注入量とショットキー障壁高さの関係を示す図である。なお、図6及び図7において、横軸はAs,SbまたはSの注入量(×1014/cm2)を表し、縦軸はショットキー障壁高さ(eV)を表している。また、図6及び図7には、Geのバンドギャップも併せて図示している。
ゲート電極をNiSiで構成した場合、不純物原子を導入しない(ノンドープの)ゲート電極では、pMOSFETにおける閾値が微小値(0に近い値)となり、pMOSFETに適した値となる。詳細には、ノンドープのNiSiの真空を規準とした仕事関数は4.62eV、Geは伝導帯(EC)が4.0eV、バンドギャップ(Eg)が0.66eVであることから、NiSiの荷電子帯(EV)との間のエネルギーは0.04と微小値となる。このことは、GeチャネルのCMOSFETにおいて、NiSiを材料としたノンドープのゲート電極を備えたpMOSFETでは閾値が微小値となり、当該ゲート電極がpMOSFETに適していることを意味する。
図示のように、ノンドープのNiSiを規準として、Pをドープした場合、0.17eVだけECに近づく。同様に、Asをドープした場合には0.28eV、Sbをドープした場合には0.32eVだけECに近づく。このことは、NiSiからなるゲート電極にP,As,Sb等の不純物原子を導入し、ゲート電極とゲート絶縁膜との界面に不純物を偏析させて第2の層を形成することにより、ゲート電極の実効仕事関数を変調することができることを意味する。即ち、GeチャネルのCMOSFETにおいて、NiSiを材料としたゲート電極を備えたnMOSFETでは、ゲート電極にP,As,Sb等の不純物原子やS,Se,Te等の原子を導入して、ゲート電極とゲート絶縁膜との界面に第2の層を形成することにより、nMOSFETの閾値を適宜調整することができる。
以下で詳説するように、本発明では、製造プロセスの簡略化を考慮し、第1の層及び第2の層を、ソース/ドレイン領域のGermanide化反応及びゲート電極のシリサイド化反応時における同一の不純物原子の偏析または同一の不純物原子のイオン注入により、同一工程で形成する。
図9は、ソース/ドレイン領域となるNiGe/Ge接合の形成時における処理温度とショットキー障壁高さ及びn値との関係を示す図であり、図10は、ゲート電極及びソース/ドレイン領域の形成時における最適な処理温度を説明するための図である。
図9及び図10に示すように、ショットキー障壁高さは、アニール処理の温度に殆ど依存することなく一定値を示す。これに対してn値は、アニール処理の温度が400℃を超えるあたりから徐々に劣化してゆき、550℃付近でn=2となる。従って、図9の結果によれば、良好なn値(及びショットキー障壁高さ)を得るためには、アニール処理の温度を500℃程度以下とすることが必要である。
図10に示すように、Ni−Siのシリサイド化では、アニール処理の温度が約350℃より低温であると組成状態はNiリッチのNi2Siとなる。一方、アニール処理の温度が650℃より高温であると組成状態はSiリッチのNiSi2となる。従って、所期のNiSiを得るには、アニール処理の温度を350℃以上650℃以下とすることが必要である。
具体的には、pMOSFETのショットキー障壁高さを変調するには、ソース/ドレイン領域となる金属間化合物を形成する金属としてNi,Ptもしくはエルビウム(Er),イッテルビウム(Yb)等を用い、適当な不純物原子として、例えばIII族原子、VI族原子、又はIII族原子及びVI族原子、例えばB,インジウム(In),Ga,S等を単独或いは適宜組み合わせて用いることが好適である。
上述した本発明の基本骨子を踏まえ、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
本実施形態では、図3に示したGeチャネルのCMOSFETの製造方法について説明する。
図11〜図14は、第1の実施形態によるGeチャネルのCMOSFETの製造方法を工程順に示す概略断面図である。
イオン注入後、レジスト61を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、本実施形態によるGeチャネルのCMOSFET1を完成させる。
ここで、第1の実施形態の変形例について説明する。ここでは、第1の実施形態で説明した構成部材等と同様のものについては同符号を付す。
図17〜図19は、第1の実施形態の変形例によるGeチャネルのCMOSFETの製造方法における主要工程を工程順に示す概略断面図である。
その後、未反応のNi膜62を除去する。
イオン注入後、レジスト61を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、本変形例によるGeチャネルのCMOSFET1を完成させる。
以下、本発明の第2の実施形態について説明する。ここでは、第1の実施形態で用いたGe基板に代えて、GOI(Germanium On Insulator)基板を用いてCMOSFETを構成する場合について開示する。なお、説明の便宜上、CMOSFETの構成をその製造方法と共に説明する。
図20〜図24は、第2の実施形態によるGeチャネルのCMOSFETの製造方法における主要工程を工程順に示す概略断面図である。
イオン注入後、レジスト63を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、本実施形態によるGeチャネルのCMOSFET30を完成させる。
ここで、第2の実施形態の変形例について説明する。ここでは、第1の実施形態で説明した構成部材等と同様のものについては同符号を付す。
図25〜図27は、第2の実施形態の変形例によるGeチャネルのCMOSFETの製造方法における主要工程を工程順に示す概略断面図である。
その後、未反応のNi膜64を除去する。
イオン注入後、レジスト63を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、本変形例によるGeチャネルのCMOSFET30を完成させる。
以下、本発明の第3の実施形態について説明する。ここでは、第1の実施形態における装置構成において、ソース/ドレイン領域をNiGe層とp型又はn型不純物拡散層との一部重畳構造とする場合について開示する。なお、説明の便宜上、CMOSFETの構成をその製造方法と共に説明する。ここで、第1の実施形態で説明した構成部材等と同様のものについては同符号を付す。
図28〜図33は、第3の実施形態によるGeチャネルのCMOSFETの製造方法における主要工程を工程順に示す概略断面図である。
イオン注入後、レジスト61を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、本実施形態によるGeチャネルのCMOSFET60を完成させる。
ここで、第3の実施形態の諸変形例について説明する。ここでは、第1の実施形態で説明した構成部材等と同様のものについては同符号を付す。
図34〜図36は、第3の実施形態の変形例1によるGeチャネルのCMOSFETの製造方法における主要工程を工程順に示す概略断面図である。
先ず、図11に示したように、STI3を形成してpウェル11及びnウェル21を形成した後、図12に示したように、ゲート絶縁膜12,22、電極層13a,23a、サイドウォール14,24を形成する。その後、図28〜図30に示したように、深いソース/ドレイン領域71,72を形成する。
その後、未反応のNi膜62を除去する。
イオン注入後、レジスト61を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、変形例1によるGeチャネルのCMOSFET60を完成させる。
図37〜図44は、第3の実施形態の変形例2によるGeチャネルのCMOSFETの製造方法における主要工程を工程順に示す概略断面図である。
先ず、図11に示したように、STI3を形成してpウェル11及びnウェル21を形成する。
イオン注入後、レジスト61を灰化処理等により除去する。
しかる後、常法に従い、層間絶縁膜や配線等を形成してゆき、変形例2によるGeチャネルのCMOSFET90を完成させる。
具体的には、pMOSFET20,50,80,110のショットキー障壁高さを変調するには、ソース/ドレイン領域となる金属間化合物を形成する金属としてEr,Yb等を用い、適当な不純物原子として、例えばIII族原子、VI族原子、又はIII族原子及びVI族原子、例えばB,インジウム(In),Ga,S等を単独或いは適宜組み合わせて用いることが好適である。
前記nチャネル型トランジスタ及び前記pチャネル型トランジスタは、
Ge又はSixGe1-x(0<x<1)からなる半導体領域と、
前記半導体領域上でゲート絶縁膜を介して形成された、Si,Ge又はSixGe1-x(0<x<1)を含有する金属間化合物からなるゲート電極と、
前記ゲート電極の両側において、前記半導体領域に形成された、Geを含有する金属間化合物からなる一対の第1の接合領域と
を含むことを特徴とする半導体装置。
前記各第1の接合領域の前記半導体領域との接合界面に、前記接合が形成するショットキー障壁高さを変調させる元素を含有する第1の層と、
前記ゲート電極の前記ゲート絶縁膜との界面に、前記第1の層と同じ前記元素を含有する第2の層と
を更に含むことを特徴とする付記1に記載の半導体装置。
前記nチャネル型トランジスタに、前記第1の層及び前記第2の層が形成されており、
前記第1の層及び前記第2の層の前記元素が、V族原子、VI族原子、及びVII族原子のうちの少なくとも1種であることを特徴とする付記2に記載の半導体装置。
前記pチャネル型トランジスタに、前記第1の層及び前記第2の層が形成されており、
前記第1の層及び前記第2の層の前記元素が、III族原子及びVI族原子のうちの少なくとも1種であることを特徴とする付記2に記載の半導体装置。
前記pチャネル型トランジスタは、
前記半導体領域において、当該各第1の接合領域と一部重畳されて前記各第1の接合領域の下方へ突出するようにp型不純物が導入されてなる一対の第3の接合領域を含むことを特徴とする付記1〜4のいずれか1項に記載の半導体装置。
Si,Ge又はSixGe1-x(0<x<1)からなる半導体領域上にゲート絶縁膜を介してSi,Ge又はSixGe1-x(0<x<1)からなる電極膜を堆積した後、前記電極膜を電極形状に加工し、前記半導体領域における前記nチャネル型トランジスタの形成領域及び前記pチャネル型トランジスタの形成領域の双方に、前記電極膜を残す工程と、
前記各電極膜の両側面に側壁絶縁膜を形成する工程と、
前記各電極膜上を含む前記半導体領域上の全面に、Si及びGeと金属間化合物を形成し得る金属膜を堆積する工程と、
熱処理を行い、前記金属膜と、前記電極膜の当該金属膜との接触部位及び前記半導体領域の当該金属膜との接触部位とを反応させ、Si,Ge又はSixGe1-x(0<x<1)を含有する金属間化合物からなるゲート電極と、前記半導体領域の前記電極膜の両側における表層にGeを含有する金属間化合物からなる一対の第1の接合領域とを形成する工程と
を含むことを特徴とする半導体装置の製造方法。
前記金属膜を堆積した後、前記熱処理により、前記各第1の接合領域を形成するとともに、前記各第1の接合領域の前記半導体領域との接合界面に前記元素を偏析させて第1の層を、前記ゲート電極の前記ゲート絶縁膜との界面に前記元素を偏析させて第2の層をそれぞれ形成することを特徴とする付記8又は9に記載の半導体装置の製造方法。
前記nチャネル型トランジスタの形成領域に、前記第1の層及び前記第2の層を形成するに際して、
前記第1の層及び前記第2の層の前記元素が、V族原子、VI族原子、及びVII族原子のうちの少なくとも1種であることを特徴とする付記10に記載の半導体装置の製造方法。
前記pチャネル型トランジスタの形成領域に、前記第1の層及び前記第2の層を形成するに際して、
前記第1の層及び前記第2の層の前記元素が、III族原子及びVI族原子のうちの少なくとも1種であることを特徴とする付記10に記載の半導体装置の製造方法。
前記金属膜を堆積した後、前記熱処理により、前記nチャネル型トランジスタの形成領域では前記各第2の接合領域と一部重畳して当該第2の接合領域が下方へ突出するように、前記各第1の接合領域を形成し、前記pチャネル型トランジスタの形成領域では前記各第3の接合領域と一部重畳して当該第3の接合領域が下方へ突出するように、前記各第1の接合領域を形成することを特徴とする付記8〜12のいずれか1項に記載の半導体装置の製造方法。
前記調節側壁絶縁膜が形成された状態で前記各第2の接合領域及び前記各第3の接合領域を形成した後、前記調節側壁絶縁膜を除去する工程とを更に含み、
前記調節側壁絶縁膜を除去した後、前記側壁絶縁膜を形成し、前記各第1の接合領域を形成することを特徴とする付記14に記載の半導体装置の製造方法。
2 Ge基板
3,32 STI
10,40,70,100 nMOSFET
11 pウェル
12,22,41,51 ゲート絶縁膜
13,23,42,52 ゲート電極
14,24,43,53,91,92 サイドウォール
15,25,44,54 NiGe層
16,45 第1の層
17,46 第2の層
18,19,47,48,66,68 注入領域
20,50,80,110 pMOSFET
21 nウェル
31 GOI基板
31a 支持基板
31b 絶縁膜
31c Ge層
61,63,65,67 レジスト
62,64 Ni膜
71,72,73,74 深いソース/ドレイン領域
Claims (10)
- nチャネル型トランジスタ及びpチャネル型トランジスタを備えた相補型の半導体装置であって、
前記nチャネル型トランジスタ及び前記pチャネル型トランジスタは、
Ge又はSixGe1-x(0<x<1)からなる半導体領域と、
前記半導体領域上でゲート絶縁膜を介して形成された、Si,Ge又はSixGe1-x(0<x<1)を含有する金属間化合物からなるゲート電極と、
前記ゲート電極の両側において、前記半導体領域に形成された、Geを含有する金属間化合物からなる一対の第1の接合領域と
を含むことを特徴とする半導体装置。 - 前記nチャネル型トランジスタ及び前記pチャネル型トランジスタの少なくとも一方は、
前記各第1の接合領域の前記半導体領域との接合界面に、前記接合が形成するショットキー障壁高さを変調させる元素を含有する第1の層と、
前記ゲート電極の前記ゲート絶縁膜との界面に、前記第1の層と同じ前記元素を含有する第2の層と
を更に含むことを特徴とする請求項1に記載の半導体装置。 - 前記ゲート電極及び前記各第1の接合領域を構成する前記金属間化合物の金属は、Ni又はPtを含むものであり、
前記nチャネル型トランジスタに、前記第1の層及び前記第2の層が形成されており、
前記第1の層及び前記第2の層の前記元素が、V族原子、VI族原子、及びVII族原子のうちの少なくとも1種であることを特徴とする請求項2に記載の半導体装置。 - 前記ゲート電極及び前記各第1の接合領域を構成する前記金属間化合物の金属は、Er又はYbを含むものであり、
前記pチャネル型トランジスタに、前記第1の層及び前記第2の層が形成されており、
前記第1の層及び前記第2の層の前記元素が、III族原子及びVI族原子のうちの少なくとも1種であることを特徴とする請求項2に記載の半導体装置。 - 前記nチャネル型トランジスタは、前記半導体領域において、当該各第1の接合領域と一部重畳されて前記各第1の接合領域の下方へ突出するようにn型不純物が導入されてなる一対の第2の接合領域を含み、
前記pチャネル型トランジスタは、
前記半導体領域において、当該各第1の接合領域と一部重畳されて前記各第1の接合領域の下方へ突出するようにp型不純物が導入されてなる一対の第3の接合領域を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。 - 前記各第1の接合領域における前記ゲート電極側の端部は、前記各第2の接合領域及び前記各第3の接合領域における前記ゲート電極側の端部よりも、前記ゲート電極に近い箇所に位置することを特徴とする請求項5に記載の半導体装置。
- 前記半導体領域がSixGe1-x(0<x≦0.3)からなることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- nチャネル型トランジスタ及びpチャネル型トランジスタを備えた相補型の半導体装置の製造方法であって、
Si,Ge又はSixGe1-x(0<x<1)からなる半導体領域上にゲート絶縁膜を介してSi,Ge又はSixGe1-x(0<x<1)からなる電極膜を堆積した後、前記電極膜を電極形状に加工し、前記半導体領域における前記nチャネル型トランジスタの形成領域及び前記pチャネル型トランジスタの形成領域の双方に、前記電極膜を残す工程と、
前記各電極膜の両側面に側壁絶縁膜を形成する工程と、
前記各電極膜上を含む前記半導体領域上の全面に、Si及びGeと金属間化合物を形成し得る金属膜を堆積する工程と、
熱処理を行い、前記金属膜と、前記電極膜の当該金属膜との接触部位及び前記半導体領域の当該金属膜との接触部位とを反応させ、Si,Ge又はSixGe1-x(0<x<1)を含有する金属間化合物からなるゲート電極と、前記半導体領域の前記電極膜の両側における表層にGeを含有する金属間化合物からなる一対の第1の接合領域とを形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記側壁絶縁膜を形成した後、前記金属膜を堆積する前に、前記半導体領域における前記nチャネル型トランジスタの形成領域及び前記pチャネル型トランジスタの形成領域の少なくとも一方に、前記各第1の接合領域の前記半導体領域との接合界面で形成されるショットキー障壁高さを変調させる元素を導入する工程を更に含み、
前記金属膜を堆積した後、前記熱処理により、前記各第1の接合領域を形成するとともに、前記各第1の接合領域の前記半導体領域との接合界面に前記元素を偏析させて第1の層を、前記ゲート電極の前記ゲート絶縁膜との界面に前記元素を偏析させて第2の層をそれぞれ形成することを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記側壁絶縁膜を形成した後、前記金属膜を堆積する前に、前記nチャネル型トランジスタの形成領域には、電極形状とされた前記電極膜をマスクとして当該電極膜の両側における前記半導体領域の表層にn型不純物を導入して一対の第2の接合領域を形成し、前記pチャネル型トランジスタの形成領域には、電極形状とされた前記電極膜をマスクとして当該電極膜の両側における前記半導体領域の表層にp型不純物を導入して一対の第3の接合領域を形成する工程を更に含み、
前記金属膜を堆積した後、前記熱処理により、前記nチャネル型トランジスタの形成領域では前記各第2の接合領域と一部重畳して当該第2の接合領域が下方へ突出するように、前記各第1の接合領域を形成し、前記pチャネル型トランジスタの形成領域では前記各第3の接合領域と一部重畳して当該第3の接合領域が下方へ突出するように、前記各第1の接合領域を形成することを特徴とする請求項8又は9に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006246989A JP2008071814A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置及びその製造方法 |
US11/790,549 US7655516B2 (en) | 2006-09-12 | 2007-04-26 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006246989A JP2008071814A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071814A true JP2008071814A (ja) | 2008-03-27 |
Family
ID=39170217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006246989A Pending JP2008071814A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7655516B2 (ja) |
JP (1) | JP2008071814A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073865A (ja) * | 2008-09-18 | 2010-04-02 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
JP2011139049A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2011181617A (ja) * | 2010-02-26 | 2011-09-15 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2013105331A1 (ja) * | 2012-01-11 | 2013-07-18 | 独立行政法人産業技術総合研究所 | 半導体装置及びその製造方法 |
WO2014178204A1 (ja) * | 2013-05-01 | 2014-11-06 | 株式会社 東芝 | 半導体装置及びその製造方法 |
KR20160019859A (ko) | 2014-08-12 | 2016-02-22 | 도쿄엘렉트론가부시키가이샤 | 게르마늄 막의 성막 방법 및 성막 장치 |
KR20170104380A (ko) | 2016-03-07 | 2017-09-15 | 도쿄엘렉트론가부시키가이샤 | 오목부의 매립 방법 및 처리 장치 |
KR20180108455A (ko) | 2017-03-23 | 2018-10-04 | 도쿄엘렉트론가부시키가이샤 | 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680629B2 (en) * | 2009-06-03 | 2014-03-25 | International Business Machines Corporation | Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices |
US8274116B2 (en) * | 2009-11-16 | 2012-09-25 | International Business Machines Corporation | Control of threshold voltages in high-k metal gate stack and structures for CMOS devices |
CN103165457A (zh) * | 2011-12-15 | 2013-06-19 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN103515217A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物层的形成方法和nmos晶体管的形成方法 |
US9576949B2 (en) * | 2012-09-05 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode formed of PMOSFET and schottky diodes |
KR102061265B1 (ko) | 2013-07-23 | 2019-12-31 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
US10553718B2 (en) | 2014-03-14 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices with core-shell structures |
US9768313B2 (en) * | 2015-10-05 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices having transition metal dichalcogenide layers with different thicknesses and methods of manufacture |
US9812543B2 (en) * | 2016-03-04 | 2017-11-07 | Globalfoundries Inc. | Common metal contact regions having different Schottky barrier heights and methods of manufacturing same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101588A (ja) * | 2003-09-05 | 2005-04-14 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
US6703291B1 (en) * | 2002-12-17 | 2004-03-09 | Intel Corporation | Selective NiGe wet etch for transistors with Ge body and/or Ge source/drain extensions |
JP4864498B2 (ja) * | 2006-03-15 | 2012-02-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2006
- 2006-09-12 JP JP2006246989A patent/JP2008071814A/ja active Pending
-
2007
- 2007-04-26 US US11/790,549 patent/US7655516B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101588A (ja) * | 2003-09-05 | 2005-04-14 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073865A (ja) * | 2008-09-18 | 2010-04-02 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
JP2011139049A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8415667B2 (en) | 2009-12-04 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011181617A (ja) * | 2010-02-26 | 2011-09-15 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2013105331A1 (ja) * | 2012-01-11 | 2013-07-18 | 独立行政法人産業技術総合研究所 | 半導体装置及びその製造方法 |
US9543376B2 (en) | 2013-05-01 | 2017-01-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
WO2014178204A1 (ja) * | 2013-05-01 | 2014-11-06 | 株式会社 東芝 | 半導体装置及びその製造方法 |
KR20160019859A (ko) | 2014-08-12 | 2016-02-22 | 도쿄엘렉트론가부시키가이샤 | 게르마늄 막의 성막 방법 및 성막 장치 |
US9607830B2 (en) | 2014-08-12 | 2017-03-28 | Tokyo Electron Limited | Method of forming germanium film and apparatus therefor |
KR20170104380A (ko) | 2016-03-07 | 2017-09-15 | 도쿄엘렉트론가부시키가이샤 | 오목부의 매립 방법 및 처리 장치 |
US9824919B2 (en) | 2016-03-07 | 2017-11-21 | Tokyo Electron Limited | Recess filling method and processing apparatus |
KR20180108455A (ko) | 2017-03-23 | 2018-10-04 | 도쿄엘렉트론가부시키가이샤 | 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치 |
US10475665B2 (en) | 2017-03-23 | 2019-11-12 | Tokyo Electron Limited | Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7655516B2 (en) | 2010-02-02 |
US20080064156A1 (en) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940682B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
US7655516B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4553173B2 (ja) | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 | |
US8373219B2 (en) | Method of fabricating a gate stack integration of complementary MOS device | |
US8836038B2 (en) | CMOS dual metal gate semiconductor device | |
US7968397B2 (en) | Semiconductor device and method of manufacturing the same | |
US8159035B2 (en) | Metal gates of PMOS devices having high work functions | |
JP5178152B2 (ja) | 相補型半導体装置及びその製造方法 | |
US9384986B2 (en) | Dual-metal gate CMOS devices and method for manufacturing the same | |
US9899270B2 (en) | Methods for manufacturing semiconductor devices | |
EP1911088A2 (en) | Metal gate mosfet by full semiconductor metal alloy conversion | |
JP2008124393A (ja) | 半導体装置の製造方法 | |
JP5367340B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011009712A (ja) | 半導体装置及びその製造方法 | |
JP5117740B2 (ja) | 半導体装置の製造方法 | |
WO2007148600A1 (ja) | 半導体装置およびその製造方法 | |
JP5386271B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20120319213A1 (en) | Semiconductor structure and method for manufacturing the same | |
JP2008047586A (ja) | 半導体装置およびその製造方法 | |
WO2009084376A1 (ja) | 半導体装置及びその製造方法 | |
JP4828982B2 (ja) | 半導体装置の製造方法 | |
JP5338042B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2008277420A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120522 |