JP4553173B2 - デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 - Google Patents
デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4553173B2 JP4553173B2 JP2002382563A JP2002382563A JP4553173B2 JP 4553173 B2 JP4553173 B2 JP 4553173B2 JP 2002382563 A JP2002382563 A JP 2002382563A JP 2002382563 A JP2002382563 A JP 2002382563A JP 4553173 B2 JP4553173 B2 JP 4553173B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- oxide film
- type
- annealing
- decaborane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000000034 method Methods 0.000 claims description 89
- 239000002019 doping agent Substances 0.000 claims description 76
- 238000000137 annealing Methods 0.000 claims description 65
- 229910052796 boron Inorganic materials 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 45
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 150000001639 boron compounds Chemical class 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 78
- 230000008569 process Effects 0.000 description 58
- 125000006850 spacer group Chemical group 0.000 description 16
- 239000013078 crystal Substances 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000001133 acceleration Effects 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 12
- -1 boron ions Chemical class 0.000 description 12
- 238000002513 implantation Methods 0.000 description 12
- 238000011084 recovery Methods 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 230000004913 activation Effects 0.000 description 10
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 238000010884 ion-beam technique Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000010405 reoxidation reaction Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005596 ionic collisions Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に、チャネル長さが１００ｎｍ以下である超薄型エピチャネルを有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、ＭＯＳＦＥＴ、またはＭＩＳＦＥＴのようなトランジスタにおいて、ゲート電極及びゲート酸化膜下部の半導体基板の表面地域は、ゲート電極に電圧が印加された状態で、ソース／ドレーンに印加した電界により電流が流れるようにする役割をし、これによってこの地域をチャネルという。
また、これらトランジスタの特性は、チャネルのドーパント濃度により決定され、ドーパント濃度によってトランジスタのしきい電圧（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ； ＶＴ）、ドレーン電流（Ｉｄ）などの諸般の特性が左右されるので、チャネルの精密なドープが非常に重要となる。
【０００３】
このようなチャネルのドープ方法には、イオン注入法によるウェルイオン注入とチャネルイオン注入（またはしきい電圧イオン注入）が広く用いられており、上述したイオン注入法で形成可能なチャネル構造は、チャネル内で深さ方向に一定濃度を有するフラットチャネル、特定の深さでチャネルが形成される埋め込みチャネル、表面濃度が低く、かつ深さ方向に濃度が増加するレトログレードチャネル（ｒｅｔｒｏｇｒａｄｅ Ｃｈａｎｎｅｌ）などがある（例えば、非特許文献１参照）。
【０００４】
上述したチャネルの中で、チャネル深さ０．２μｍ以下の高性能マイクロプロセッサ等に採用されるチャネルは、インジウム（Ｉｎ）、砒素（Ａｓ）、アンチモン（Ｓｂ）のような、重元素イオン注入（ｈｅａｖｙ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）によって形成されるレトログレードチャネルが広く用いられており、レトログレードチャネルは、表面ドーパント濃度が低くて表面移動度が増加される効果を見せるので、高い駆動電流特性を有する高性能素子に適用している。
【０００５】
しかし、チャネル長さが縮小されることによって要求されるチャネル深さはより一層薄くなるべきであり、イオン注入方法のみでチャネル深さが５０ｎｍ以下であるレトログレードチャネルを具現するのに限界がある。
このような要求を満たすため、チャネルドープ層上にエピ層を形成させたエピチャネル構造が提案された。
【０００６】
図１は、従来の技術に係るエピチャネル構造の半導体素子を示す断面図である。
図１に示すように、導体基板１１上にゲート酸化膜１２とゲート電極１３が形成され、ゲート酸化膜１２の下部の半導体基板１１にエピ層１４とチャネルドープ層１５とからなるエピチャネルが形成され、エピチャネルの両側に高農度ソース／ドレーン拡張領域（Ｓｏｕｒｃｅ／Ｄｒａｉｎ ｅｘｔｅｎｓｉｏｎ； ＳＤＥ）１６とソース／ドレーン領域１７が形成される。
【０００７】
しかし、上述した従来の技術は、エピ層形成工程及び後続熱工程によるチャネルドープ層１５のドーパント損失及び拡散を制御するのが困難であるため、エピチャネル構造の半導体素子が目的とする向上したオンオフ電流（ｏｎ／ｏｆｆ Ｃｕｒｒｅｎｔ）特性を具現できないという問題がある。
これを解決するため、図２のように階段型にデルタドープされたエピチャネルを具現する方法が提案された。
【０００８】
図２は、デルタドープされたエピチャネルのＴＥＤ（Ｔｒａｎｓｉｅｎｔ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）、または熱履歴（Ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）によるドーププロファイルの変化を示す図面であって、ゲート酸化膜Ｇｏｘ下部のエピチャネルの階段型デルタドーププロファイルがＴＥＤ、または熱履歴により理想的なデルタドーププロファイルＰ１を維持できず、ドーププロファイルが広くなる現像Ｐ２が発生する。
【０００９】
したがって、ドープド（ｄｏｐｅｄ）及びアンドープド（ｕｎｄｏｐｅｄ）エピ層にデルタドープされてエピチャネルを形成しても、ＴＥＤ、または熱履歴によりドーパントが拡散（Ｄ）することによって、チャネル深さが３０ｎｍ以下であるデルタドープされたエピチャネルを具現するのに限界がある。
このような問題を改善する一つの方法に極低エネルギー（ｕｌｔｒａＬｏｗ ｅｎｅｒｇｙ）イオン注入によって、要求する濃度のデルタドープされたチャネルドープ層を形成した後、瞬間的にレーザーアニーリング（Ｌａｓｅｒ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ；ＬＴＡ）することによって、デルタドープされたチャネルドープ層の拡散を抑制する方法が提案された（図３、図４参照）。
【００１０】
図３及び図４は、極低エネルギーイオン注入とレーザーアニーリング（ＬＴＡ）によるエピチャネルを有する半導体素子の製造方法を説明するための工程断面図である。
図３に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造のフィールド酸化膜２２が形成された半導体基板２１にｐ型ドーパントをイオン注入して深いｐ型ウェル２３を形成し、連続して極低エネルギー（１ｋｅＶ）のホウ素イオンをイオン注入して、デルタドープされチャネルドープ層２４を形成する。
【００１１】
次いで、半導体基板２１表面の非晶質化のためのイオン注入工程（Ｐｒｅ−Ａｍｏｒｐｈｉｚａｔｉｏｎ）なしに直に０．３６Ｊ／ｃｍ２ないし０．４４Ｊ／ｃｍ２のレーザーアニーリング（ＬＴＡ）を行う。この結果は、図４から分かるように、レーザーアニーリングによりチャネルドープ層２４内のホウ素の再分布がなされるが、ＴＥＤが抑制されたチャネルドープ層２４Ａに改質される。
【００１２】
図４に示すように、チャネルドープ層２４Ａ上に６００℃乃至８００℃でエピ層２５を５０Å乃至３００Åの厚さに選択的にエピ成長させてＳＳＲエピチャネル構造を形成する。
一方、レーザーアニーリングの他に急速アニーリング（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ； ＲＴＡ）によってデルタドープされたチャネルドープ層のＴＥＤを抑制できる。
【００１３】
図５は、１ｋｅＶでホウ素イオン（Ｂ＋）がドープされた試片上に選択的にエピ成長により形成されたＳＳＲエピチャネルのドーププロファイルを示すグラフあり、図６は、５ｋｅＶでホウ素イオン（Ｂ＋）がドープされた試片上に選択的にエプ成長により形成されたＳＳＲエピチャネルのドーププロファイルを示すグラフである。
図５及び図６に示すように、極低エネルギーイオン注入により形成したＳＳＲエピチャネルのドーププロファイルにおいて、イオン注入エネルギーが低いほどデルタドープの分布範囲が狭くなり、このような狭い分布のデルタドープは、素子の接合キャパシタンスを相当に減少させることができ、また接合漏れ電流を減少させるので、低電力高効率の半導体素子を製造することにおいて核心技術と言える。
【００１４】
しかし、極低エネルギーのイオン注入は、極低エネルギーにおけるイオン注入ソースであるイオンビーム抽出の困難さによって、使用可能なエネルギーが制限されるという短所があり、ＳＳＲエピチャネルのためのドーププロファイルを具現するために工程時間が長くなる問題がある。
【００１５】
【非特許文献１】
Ｙｏｎｇｓｕｎ Ｓｏｈｎ ｅｔ．Ａｌ．、Ｉｏｎ ＩｍｐｌａｎｔＣｏｎｆｅｒｅｎｅｃｅ ２００１「Ｕｌｔｒａ−ｓｈａｌｌｏｗ Ｓｕｐｅｒ−Ｓｔｅｅｐ−Ｒｅｔｒｏｇａｔｉｏｎ Ｃｈａｎｎｅｌ Ｄｏｐｉｎｇ ｆｏｒ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｕｂ−１００ｎｍ ＭＯＳＦＥＴ」。
【００１６】
【発明が解決しようとする課題】
そこで、本発明は上記従来の半導体素子の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、極低エネルギーイオン注入法による使用可能なエネルギーの限界を解消し、長時間の工程で要求される極低エネルギーイオン注入法の生産性低下を改善するのに好適なエピチャネル構造を有する半導体素子の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法は、半導体基板内にホウ素またはホウ素化合物をドーパントとして用いてウェルを形成するステップと、前記ウェル内の前記半導体基板の表面下部にデカボランをイオン注入して第１パンチストップ層を形成するステップと、前記半導体基板の溶融点より低い第１温度で第１アニーリングを行うステップと、前記第１パンチストップ層上にエピ層を形成するステップと、前記エピ層上に前記第１温度より低い第２温度範囲でゲート酸化膜を形成し、前記ゲート酸化膜上にゲート電極を形成するステップと、前記ゲート電極の両側エッジに整列される第１ソース／ドレーン領域を形成するステップと、前記第１ソース／ドレーン領域の下部に前記ウェルと同じドーパントとしてホウ素またはホウ素化合物をイオン注入して、第２パンチストップ層を形成するステップと、前記第１ソース／ドレーン領域に接続しながら前記第１ソース／ドレーン領域より深い第２ソース／ドレーン領域を形成するステップと、前記第１及び第２パンチストップ層の拡散を抑制する温度で第２アニーリングを行うことによって、前記第１及び第２ソース／ドレーン領域内ドーパントを活性化させるステップと、を含んでなることを特徴とする。
【００２０】
前記ウェルを形成した後、前記ウェルの上部に前記ウェルと同じ導電型のフィールドストップ層を形成するステップをさらに含むことを特徴とする。前記第２ソース／ドレーン領域上に第３ソース／ドレーン領域を選択的にエピタキシャル成長させるステップをさらに含むことを特徴とする。前記チャネルドープ層形成後になされるゲート酸化膜、ゲート電極、第１及び第２ソース／ドレーン領域の形成は、前記チャネルドープ層の拡散を抑制する温度範囲でなされることを特徴とする。
【００２１】
【発明の実施の形態】
次に、本発明に係るデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００２２】
本発明は、超薄型ＳＳＲエピチャネル構造を具現する方法であって、低エネルギーイオン注入よりもドーパント分布の幅を極端的に減らすことができ、低エネルギーイオン注入時より工程時間を短縮することによって優れた生産性を有するデカボランイオン注入法をエピチャネルドープに応用することによって、低エネルギーイオン注入法より向上した特性及び生産性を有する超薄型ＳＳＲエピチャネルを形成方法を提案する。
【００２３】
本発明で適用しようとするイオン注入ソースであるデカボラン（Ｄｅｃａｂｏｒａｎｅ）は、分子式がＢ１０Ｈ１４である質量が大きい分子であり、イオン化された時１０個のホウ素原子を含む分子イオンを提供するので、デカボランはホウ素注入用物質の優れた供給ソースである化合物である。
特に、デカボランイオンビームは、１原子からなるホウ素イオンビームを注入できる電流単位当たりのホウ素イオン注入量の１０倍を注入できるので、このようなデカボランイオンビームは、浅い深さの接合を生成するのに用いられる高い注入量／低エネルギーイオン注入工程に適合している。
【００２４】
また、デカボランイオンビームは、イオン注入される試片（ｗｏｒｋ ｐｉｅｃｅ）表面で、本来のビームエネルギーのおおよそ１／１１の夫々のホウ素原子に分割されるので、注入量が同等な１原子からなるホウ素イオンビームエネルギーの１１倍のエネルギーで伝送される時、ホウ素イオン注入時とほとんど同じイオン注入深さを有するようになる。このような特徴によって、デカボランイオンビームは、低エネルギーイオンビーム抽出の困難さなしに用いることができる長所がある。
【００２５】
上述したデカボラン分子（Ｂ１０Ｈ１４）をイオン化してＢ１０Ｈ１４ ＋形態の質量の大きいイオンをイオン注入する場合、同じイオン注入エネルギーでそのイオン注入深さがホウ素に比べて１／１１程度に非常に浅いドープ層を形成できる。
また、ホウ素イオン注入に比べてより高い加速エネルギーを用いてもより一層浅いドープ層を形成でき、ホウ素イオン注入に比べて１０％注入量のデカボランのイオン注入でも、同じドーズ量のホウ素を試片内に注入する効果もある。
【００２６】
図７は、各々ホウ素イオン（Ｂ＋）、ＢＦ２ ＋、Ｂ１０Ｈ１４ ＋がシリコン基板にイオン注入された時の基板内のホウ素濃度の分布を示すグラフである。
図７において、横座標は基板内の深さを示し、縦座標はホウ素の濃度を示す。
そして、カーブｐ３、ｐ４、そしてカーブｐ５は、ホウ素イオン（Ｂ＋）、ＢＦ２ ＋、Ｂ１０Ｈ１４ ＋の場合を示す。ここで、ホウ素イオンのイオン注入は、５ｋｅＶの加速エネルギーと１×１０１４／ｃｍ２のドーズからなり、ＢＦ２ ＋のイオン注入は、５ｋｅＶの加速エネルギーと１×１０１４／ｃｍ２のドーズからなり、Ｂ１０Ｈ１４ ＋のイオン注入は、５ｋｅＶの加速エネルギーと１×１０１３／ｃｍ２のドーズからなる。
【００２７】
ホウ素イオンのイオン注入時、ホウ素イオンは基板内に深くイオン注入され、１０ｎｍより深い位置にプロファイルのピック値が位置する。ＢＦ２ ＋の場合とＢ１０Ｈ１４ ＋のイオン注入時には、共通的に約３ｎｍにプロファイルのピック値が位置し、より深い位置では急速にホウ素の濃度が減少する。
そして、カーブｐ３とｐ４は、互いに異なる減少プロファイルを示しており、カーブｐ３は、ホウ素がより狭い分布を示し、カーブｐ３とカーブｐ４とを比較すると、カーブｐ３のピック高さはカーブｐ４のピック高さより高い。これは、Ｂ１０Ｈ１４ ＋のイオン注入時、ＢＦ２ ＋のイオン注入ドーズの１／１０の注入量（ｄｏｓｅ）で同じホウ素のイオン注入量が得られることを意味する。
【００２８】
Ｂ１０Ｈ１４ ＋とＢＦ２ ＋イオンは、同じ加速エネルギーでイオン注入される。同じ加速エネルギーでイオン注入がなされる時、Ｂ１０Ｈ１４ ＋は、ＢＦ２ ＋より浅くイオン注入できることが分かる。また、同じ深さにホウ素をイオン注入する場合、Ｂ１０Ｈ１４ ＋のための加速エネルギーは、ＢＦ２ ＋の加速エネルギーより高くセッティングできることが分かる。
【００２９】
図８は、Ｂ１０Ｈ１４ ＋とＢＦ２ ＋を殆ど同じ深さにイオン注入した場合の実験結果であって、横座標は、基板内の深さを、縦座標は、ホウ素濃度を示す。カーブｐ７は、１０ｋｅＶの加速エネルギーと１×１０１３／ｃｍ２の注入量でＢ１０Ｈ１４ ＋をイオン注入した時の結果であり、カーブｐ８は、５ｋｅＶの加速エネルギーと１×１０１４／ｃｍ２の注入量でＢＦ２ ＋をイオン注入した時の結果である。図に示すように、カーブｐ７とカーブｐ８とは同じ分布を示す。結局、イオン注入ソースにＢ１０Ｈ１４ ＋を用いてホウ素をイオン注入する場合、その加速エネルギーは、イオン注入ソースにＢＦ２ ＋を用いたイオン注入の加速エネルギーの２倍となる。
【００３０】
上述したように、Ｂ１０Ｈ１４ ＋（以下、「デカボラン」と記す）イオン注入で非常に効率的に極度に浅いドープが可能であり、特に、超薄型ＳＳＲエピチャネル形成に適用する時、極低エネルギーイオン注入法よりドープ幅が狭いＳＳＲドープが可能な長所があるので、極度に非常に浅いソース／ドレーン構造のトランジスタ性能改善効果が大きい。
【００３１】
図９乃至図１３は、本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
図９に示すように、半導体基板３１の所定部分にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）、またはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）工程を通して素子隔離のためのフィールド酸化膜３２を形成した後、半導体基板３１にｐ型ドーパントをイオン注入して深いｐ型ウェル３３を形成し、続いてｐ型ドーパントをイオン注入してｐ型ウェル３３より浅いｐ型フィールドストップ層３４を形成する。ここで、ｐ型ウェル３３とｐ型フィールドストップ層３４を形成するためのｐ型ドーパントにはホウ素を用いる。
【００３２】
次いで、ｐ型ドーパントとしてデカボランイオン（Ｂ１０Ｈ１４ ＋）をイオン注入して、半導体基板３１の表面から１０ｎｍ乃至５０ｎｍ深さの浅いｐ型ｎチャネルドープ層３５を形成する。
【００３３】
次に、図１０に示すように、ｐ型ｎチャネルドープ層３５の形成のためのイオン注入時のイオン衝突（ｉｏｎ ｂｏｍｂａｒｄｍｅｎｔ）によって発生する半導体基板３１の表面の結晶欠陥を回復させ、ｐ型ｎチャネルドープ層３５内に注入されたドーパントが結晶内で隣接したシリコン原子と安定な結合を形成するようにし、かつドーパント拡散を最大に抑制するためにシリコン溶融点（１４１４℃）以下の温度で急速アニーリング、またはスパイク急速アニーリングのような回復アニーリング工程を行う。
【００３４】
ここで、スパイク急速アニーリング（ＳＲＴＡ）は、短い時間内に常温で目標温度まで温度を増加させた後、目標温度で遅延なしに直ちに常温に温度を下げるアニーリング工程（ランピング率（ｒａｍｐｉｎｇ ｒａｔｅ）：１５０℃／ｓｅｃ以上、遅延時間：１ｓｅｃ以下）を言う。
好ましくは、急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）は、シリコンの溶融点である１４１４℃より低いながら結晶欠陥を回復させることのできる温度、例えば９５０℃乃至１１５０℃の範囲で行う。
【００３５】
結局、回復アニーリングを介して、ｐ型ｎチャネルドープ層３５は、イオン注入されたドーパントと半導体基板３１内のシリコンとが安定した結合を形成しながら結晶欠陥が除去された層に改質される。すなわち、アニーリング時に、デカボランの中の水素が抜けて、ドーパントであるホウ素とシリコンとが安定した結合をなす。
次いで、回復アニーリング後にｐ型ｎチャネルドープ層３５上に生成された自然酸化膜（ｎａｔｉｖｅ ｏｘｉｄｅ）（図示せず）を除去するため、水素雰囲気で表面処理工程を行う。この場合、水素雰囲気で表面処理すると、水素（Ｈ２）が自然酸化膜（ＳｉＯ２）と反応してＨ２Ｏなどに揮発されることによって自然酸化膜が除去され、表面処理時温度は、ｐ型ｎチャネルドープ層３５内のドーパントの拡散を防止する温度が好ましい。
【００３６】
次に、図１１に示すように、自然酸化膜が除去された半導体基板３１、好ましくは、ｐ型ｎチャネルドープ層３５上に選択的にエピタキシャル成長法（Ｓｅｌｅｃｔｉｖｅｌｙ Ｅｐｉｔａｘｉｉａｌ Ｇｒｏｗｔｈ； ＳＥＧ）で５ｎｍないし３０ｎｍ厚さのエピ層３６を成長させる。
上述したように、回復アニーリングによりｐ型ｎチャネルドープ層３５が化学的に安定した非常に薄いｐ型ｎチャネルドープ層３５Ａに活性化されることによって、水素雰囲気での表面処理及びエピ層３６成長時にもドーパントの損失及び再分布が最小化されたＳＳＲデルタドーププロファイルを有するＳＳＲエピチャネル構造が形成される。
【００３７】
次いで、図１２に示すように、ＳＳＲエピチャネル構造、例えば、デカボランイオン注入で形成されたｐ型ｎチャネルドープ層３５Ａが下部に位置するエピ層３６上に６５０℃乃至７５０℃の温度範囲でゲート酸化膜３７を形成する。この場合、ゲート酸化膜３７を形成する温度範囲を相対的に低温とするが、ｐ型ｎチャネルドープ層３５Ａ内のドーパントの再分布及び拡散を抑制するためである。
このため、ゲート酸化膜３７には、低温で形成される酸化膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ； ＬＴＯ）、窒化酸化膜（Ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）、高誘電膜、または酸化膜／高誘電膜の積層膜を用い、これらゲート酸化膜３７の形成の時、低温で形成する低熱工程を行うことによって、ｐ型ｎチャネルドープ層３５Ａ内のドーパントの再分布及び拡散を抑制させて、ＳＳＲドーププロファイルを維持させることができる。
【００３８】
例えば、シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、窒化酸化膜は、６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、高誘電率膜は３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後、６００℃乃至８００℃で急速アニーリングして形成する。そして、高誘電率膜を用いる場合、高誘電率膜の膜質改善のために熱処理を行う場合、最高温度を３００℃乃至７００℃の範囲に制限する。
次いで、ゲート酸化膜３７上にゲート電極用の導電膜を蒸着及び所定の線幅にパターニングしてゲート電極３８を形成した後、別の感光膜マスク（図示せず）やゲート電極３８をイオン注入マスクにして、低エネルギーで高い注入量のｎ型ドーパント（ｎ＋）をイオン注入して、ｎ＋ソース／ドレーン拡張領域３９を形成する。
【００３９】
ここで、ゲート電極３８を形成するための導電膜は、ポリシリコン膜、ポリシリコン膜と金属膜との積層膜であっても良く、ポリシリコン膜とシリサイド膜との積層膜であっても良い。そして、ｎ＋ソース／ドレーン拡張領域３９を形成するためのｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を用いる。
【００４０】
次いで、ゲート電極３８を含む全面にスペーサ用絶縁膜を蒸着した後、スペーサ用絶縁膜をエッチバックしてゲート電極３８の側壁に接するスペーサ４０を形成する。ここで、スペーサ４０は、窒化膜または酸化膜を用いる。
次いで、別の感光膜マスクやゲート電極３８及びスペーサ４０をイオン注入マスクにして、高い注入量のｎ型ドーパントをイオン注入して、ｎ＋ソース／ドレーン拡張領域３９に電気的に接続するｎ＋ソース／ドレーン領域４１を形成する。この場合、ｎ＋ソース／ドレーン領域４１は、ｎ＋ソース／ドレーン拡張領域３９のイオン注入より深い。
【００４１】
次に図１３に示すように、ｎ＋ソース／ドレーン領域４１とｎ＋ソース／ドレーン拡張領域３９内のドーパントを電気的に活性化させるために活性化アニーリングを行うが、活性化アニーリングは、ｐ型ｎチャネルドープ層３５ａの拡散とｎ＋ソース／ドレーン領域４１とｎ＋ソース／ドレーン拡張領域３９との接合深さが深くなることを同時に抑制する温度で行う。
好ましくは、活性化アニーリングは、６００℃乃至１０００℃の急速アニーリング（ＲＴＡ）、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリング（ＳＲＴＡ）の中から選択される。
一方、ゲート電極３８及びｎ＋ソース／ドレーン領域４１の形成工程を熱履歴が低い低熱工程を通して行うと、ドーパントの拡散が抑制されたＳＳＲエピチャネル構造を維持させることができる。
【００４２】
上述した実施例において、ｐ型ｎチャネルドープ層３５Ａは、ショットチャネル効果を抑制するパンチストップ層の役割も同時に行う。そして、ｐ型ｎチャネルドープ層３５Ａの最大ドープの深さをｎ＋ソース／ドレーン領域４１の接合の深さより浅くすることによって、ｎ＋−ｐ接合に対する接合キャパシタンス及び接合漏れ電流を減少させる。
【００４３】
図１４乃至図１９は、本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
図１４に示すように、半導体基板５１の所定部分にＳＴＩ、またはＬＯＣＯＳ工程を介して素子隔離のためのフィールド酸化膜５２を形成した後、半導体基板５１上に感光膜を塗布し、露光及び現像によりパターニングして半導体基板５１のｐＭＯＳＦＥＴが形成される領域（以下、「ｐＭＯＳ領域」と記す）を露出させる第１マスク５３を形成する。
【００４４】
次いで、第１マスク５３により露出された半導体基板５１にｎ型ドーパントをイオン注入して深いｎ型ウェル５４を形成し、連続してｎ型ドーパントをイオン注入してｎ型ウェル５４より浅いｎ型フィールドストップ層５５を形成する。
次いで、ｎ型フィールドストップ層５５を形成するためのイオン注入エネルギーより低いエネルギーでｎ型ドーパントをイオン注入することによって、表面から１０ｎｍないし５０ｎｍの深さの浅いｎ型ｐチャネルドープ層５６を形成する。
【００４５】
ここで、ｎ型ドーパントには燐（Ｐ）、または砒素（Ａｓ）を用いる。
次に、図１５に示すように、第１マスク５３を除去した後、再び感光膜を塗布し露光及び現像によりパターニングして、半導体基板５１のｎＭＯＳＦＥＴが形成される領域（以下、「ｎＭＯＳ領域」と記す）を露出させる第２マスク５７を形成する。
次いで、第２マスク５７により露出された半導体基板５１にｐ型ドーパントをイオン注入して深いｐ型ウェル５８を形成し、連続してｐ型ドーパントをイオン注入してｐ型ウェル５８より浅いｐ型フィールドストップ層５９を形成する。
次いで、デカボランイオン（Ｂ１０Ｈ１４ ＋）をイオン注入して、半導体基板５１の表面から１０ｎｍ乃至５０ｎｍの深さの非常に浅いｐ型ｎチャネルドープ層６０を形成する。
【００４６】
次に、図１６に示すように、第２マスク５７を除去した後、ｎ型ｐチャネルドープ層５６及びｐ型ｎチャネルドープ層６０の形成のためのイオン注入時のイオン衝突によって発生する半導体基板５１表面の結晶欠陥を回復させ、注入されたドーパントが結晶内で隣接したシリコン原子と安定な結合を形成するようにし、かつドーパント拡散を最大に抑制するために、シリコン溶融点（１４１４℃）以下の温度で急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）のような回復アニーリング工程を行う。
【００４７】
好ましくは、急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）は、シリコンの溶融点である１４１４℃より低いながら結晶欠陥を回復させることのできる温度、例えば９５０℃乃至１１５０℃の範囲で行う。
結局、ｎ型ｐチャネルドープ層５６とｐ型ｎチャネルドープ層６０は、各々イオン注入されたドーパントと半導体基板３１内のシリコンとが安定した結合を形成しながら結晶欠陥が除去された層に改質される。以下、改質されたｎ型ｐチャネルドープ層５６とｐ型ｎチャネルドープ層６０とを図面符号５６Ａ、６０Ａで示す。
【００４８】
次いで、回復アニーリング後、結晶欠陥が除去されたｎ型ｐチャネルドープ層５６ａ及びｐ型ｎチャネルドープ層６０ａ上に回復アニーリング時に生成された自然酸化膜（図示せず）を除去するため、水素雰囲気下で表面処理工程を行う。
この場合、水素雰囲気で表面処理すると、水素（Ｈ２）が自然酸化膜（ＳｉＯ２）と反応してＨ２Ｏなどに揮発されることによって、自然酸化膜が除去される。
【００４９】
次に、図１７に示すように、自然酸化膜が除去された半導体基板５１、好ましくは、ｎ型ｐチャネルドープ層５６Ａ及びｐ型ｎチャネルドープ層６０Ａ上に同時に選択的にエピタキシャル成長法（ＳＥＧ）で５ｎｍ乃至３０ｎｍ厚さのエピ層６１、６２を成長させる。
上述したような回復アニーリングによって、ｎ型ｐチャネルドープ層５６Ａ及びｐ型ｎチャネルドープ層６０Ａが化学的に安定した、非常に浅いｎ型ｐチャネルドープ層５６Ｂ及びｐ型ｎチャネルドープ層６０Ｂに活性化されることによって、水素雰囲気での表面処理及びエピ層６１、６２の成長時にも各々ｎＭＯＳ領域とｐＭＯＳ領域にドーパント損失及び再分布が最小化されたＳＳＲデルタドーププロファイルを有するＳＳＲエピチャネル構造が形成される。
【００５０】
次いで、図１８に示すように、ＳＳＲエピチャネル構造、例えばｎ型ｐチャネルドープ層５６Ｂ及びｐ型ｎチャネルドープ層６０Ｂ上に６５０℃乃至７５０℃の温度範囲でゲート酸化膜６３を形成する。この場合、ゲート酸化膜６３を形成する温度範囲を相対的に低温とするが、その理由はｐ型ｎチャネルドープ層６０Ｂ内のドーパントの拡散を抑制するためである。
このため、ゲート酸化膜６３には低温で形成される酸化膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ；ＬＴＯ）、窒化酸化膜（Ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）、高誘電膜、または酸化膜／高誘電膜の積層膜を用い、これらゲート酸化膜６３を形成する時、低温で形成する低熱工程を行うことによって、ｐ型ｎチャネルドープ層６０ｂ内のドーパントの再分布及び拡散を抑制させて、ＳＳＲドーププロファイルを維持させることができる。
【００５１】
例えば、シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、窒化酸化膜は６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、高誘電率膜は３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後６００℃乃至８００℃で急速アニーリングして形成する。そして、高誘電率膜を利用する場合、高誘電率膜の膜質改善のための熱処理を行う場合、最高温度を３００℃乃至７００℃の範囲に制限する。
【００５２】
次いで、ゲート酸化膜６３上にゲート電極用導電膜を蒸着及び所定の線幅にパターニングしてゲート電極６４を形成した後、別の感光膜マスク（図示せず）及びゲート電極６４をイオン注入マスクにして、ｐＭＯＳ領域に低エネルギーで高い注入量のｐ型ドーパント（ｐ＋）をイオン注入してｐ＋ソース／ドレーン拡張領域６５を形成し、ｎＭＯＳ領域に低エネルギーで高い注入量のｎ型ドーパントｎ＋をイオン注入して、ｎ＋ソース／ドレーン拡張領域６６を形成する。
ここで、ゲート電極６４を形成するための導電膜には、ポリシリコン膜、ポリシリコン膜と金属膜との積層膜であっても良く、ポリシリコン膜とシリサイド膜との積層膜であっても良い。そして、ｎ＋ソース／ドレーン拡張領域６６を形成するためのｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を利用し、ｐ＋ソース／ドレーン拡張領域６５を形成するためのｐ型ドーパントには、ホウ素，または二フッ化ホウ素（ＢＦ２）のようなホウ素化合物イオンを用いる。
【００５３】
次いで、ゲート電極６４を含む全面にスペーサ用絶縁膜を蒸着した後、スペーサ用絶縁膜をエッチバックして、ゲート電極６４の側壁に接するスペーサ６７を形成する。ここで、スペーサ６７は、窒化膜または酸化膜を用いる。
次いで、別の感光膜マスクやゲート電極６４及びスペーサ６７をイオン注入マスクにして、ｐＭＯＳ領域に高い注入量のｐ型ドーパント（ホウ素、またはホウ素化合物）をイオン注入して、ｐ＋ソース／ドレーン拡張領域６５に電気的に接続されするｐ＋ソース／ドレーン領域６８を形成し、ｎＭＯＳ領域に高い注入量のｎ型ドーパント（燐、たは砒素）をイオン注入して、ｎ＋ソース／ドレーン拡張領域６６に電気的に接続されるｎ＋ソース／ドレーン領域６９を形成する。この場合、ｎ＋ソース／ドレーン領域６９とｐ＋ソース／ドレーン領域６８は、各々ｎ＋ソース／ドレーン拡張領域６６とｐ＋ソース／ドレーン拡張領域６５のイオン注入の深さより深い。
【００５４】
次に図１９に示すように、ｎ＋ソース／ドレーン領域６９、ｎ＋ソース／ドレーン拡張領域６６、ｐ＋ソース／ドレーン領域６８及びｐ＋ソース／ドレーン拡張領域６５内のドーパントを電気的に活性化させるため、活性化アニーリングを行う。
この場合、活性化アニーリングは、ｐ型ｎチャネルドープ層６０ｂの拡散とｐ＋ソース／ドレーン領域６８とｐ＋ソース／ドレーン拡張領域６５との接合深さが深くなることを同時に抑制する温度で行う。
【００５５】
一方、活性化アニーリングの時、ｐ＋ソース／ドレーン領域６８とｐ＋ソース／ドレーン拡張領域６５との接合深さが深くなる温度で行う理由は、ｐ＋ソース／ドレーン領域６８とｐ＋ソース／ドレーン拡張領域６５とがｎ＋ソース／ドレーン領域６９とｎ＋ソース／ドレーン拡張領域６６より拡散変化が激しいためである。
好ましくは、活性化アニーリングは、６００℃乃至１０００℃の急速アニーリング（ＲＴＡ）、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリング（ＳＲＴＡ）の中から選択される。
【００５６】
一方、ゲート電極６４、ｐ＋ソース／ドレーン拡張領域６５、ｎ＋ソース／ドレーン拡張領域６６、ｐ＋ソース／ドレーン領域６８、ｎ＋ソース／ドレーン領域６９の形成工程を熱履歴が低い低熱工程を通して行うと、ドーパントの拡散が抑制されたＳＳＲエピチャネル構造を維持させることができる。
上述した第２の実施例において、ｎ型ｐチャネルドープ層５６Ｂとｐ型ｎチャネルドープ層６０Ｂは、ショットチャネル効果を抑制するパンチストップ層の役割も同時に行う。そして、ｎ型ｐチャネルドープ層５６Ｂとｐ型ｎチャネルドープ層６０Ｂの最大ドープ深さを各々ｐ＋ソース／ドレーン領域６８とｎ＋ソース／ドレーン領域６９との接合深さより浅くすることによって、ｐ＋−ｎ接合及びｎ＋−ｐ接合各々に対する接合キャパシタンス及び接合漏れ電流を減少させる。
【００５７】
図２０は、本発明の第３の実施例に係るＣＭＯＳＦＥＴを示す構造断面図であって、第１ｎ型パンチストップ層７０、第２ｎ型パンチストップ層７２、第１ｐ型パンチストップ層７１と第２ｐ型パンチストップ層７３を除外した部分は、第２の実施例の構造と同一である。以下、図１９に示す図面符号をそのまま利用し、同じ部分に対する詳細な説明は省略する。
第２の実施例と同様に、ｐＭＯＳ領域には、燐、または砒素がイオン注入された第１ｎ型パンチストップ層７０と第１ｎ型パンチストップ層７０上に成長されたエピ層６１とからなるエピチャネル構造を形成し、ｎＭＯＳ領域には、デカボランイオンがイオン注入された第１ｐ型パンチストップ層７１と第１ｐ型パンチストップ層７１上に成長されたエピ層６２とからなるエピチャネル構造が形成される。
【００５８】
そして、ｐ＋ソース／ドレーン拡張領域６５とｎ＋ソース／ドレーン拡張領域６６との下部に各々第２ｎ型パンチストップドープ層７２と第２ｐ型パンチストップ層７３とを形成する。この場合、第２ｎ型パンチストップ層７２は、第１ｎ型パンチストップ層７０と同じｎ型ドーパント（燐、または砒素）をイオン注入して形成し、第２ｐ型パンチストップ層７３は、デカボランイオン注入により形成された第１ｐ型パンチストップ層７１と異なって、ホウ素、またはホウ素化合物をイオン注入して形成する。
【００５９】
ここで、第２ｎ型パンチストップ層７２と第２ｐ型パンチストップ層７３とは、各々ｐ＋ソース／ドレーン拡張領域６５とｎ＋ソース／ドレーン拡張領域６６との下部に形成するために、ｐ＋ソース／ドレーン領域６８とｎ＋ソース／ドレーン領域６９とを形成する前にドーパントをイオン注入して形成する。
上述した第２ｐ型パンチストップ層７３と第２ｎ型パンチストップ層７２とは、ショットチャネル効果を抑制するパンチストップ層であると共に、チャネルドープ層として作用する。
【００６０】
結局、第３の実施例に係るＣＭＯＳＦＥＴは、二重パンチストップ層構造を有する。このような二重パンチストップ層構造を有するＣＭＯＳＦＥＴは、単一パンチストップ層構造に比べてパンチスルー特性に優れている。
【００６１】
図２１は、本発明の第４の実施例に係るＣＭＯＳＦＥＴを示す断面図であって、エレベイティッドソース／ドレーン領域を除外した部分は第３の実施例の構造と同一である。以下、図１９及び図２０に示す図面符号をそのまま利用して、同じ部分に対する詳細な説明は省略する。
図２１を参照しながら述べると、第３の実施例と同様に、ｐＭＯＳ領域では第１ｎ型パンチストップ層７０と第２ｎ型パンチストップ層７２との二重パンチストップ層構造を有し、ｎＭＯＳ領域では、第１ｐ型パンチストップ層７１と第２ｐ型パンチストップ層７３との二重パンチストップ層構造を有する。そして、各々ｐ＋ソース／ドレーン領域６８とｎ＋ソース／ドレーン領域６９上に追加にエピ層を成長させて、エレベイティッドソース／ドレーン領域７４、７５を形成している。
【００６２】
図２１に示す第４の実施例は、デカボランのイオン注入による二重パンチストップ層を備えることによって、パンチスルー特性を向上させると同時にエレベイティッドソース／ドレーン構造を有するため、ソース／ドレーンの接合抵抗が増加することを抑制する長所がある。
【００６３】
図２２乃至図２７は、本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
図２２に示すように、半導体基板８１の所定部分にＳＴＩ、またはＬＯＣＯＳ工程を通して素子隔離のためのフィールド酸化膜８２を形成した後、半導体基板８１上に感光膜を塗布し、露光及び現像によりパターニングして半導体基板８１のｐＭＯＳＦＥＴが形成される領域（以下、「ｐＭＯＳ領域」と記す）を露出させる第１マスク８３を形成する。
【００６４】
次いで、第１マスク８３により露出された半導体基板８１にｎ型ドーパントをイオン注入して深いｎ型ウェル８４を形成し、連続してｎ型ドーパントをイオン注入してｎ型ウェル８４より浅いｎ型フィールドストップ層８５を形成する。
次いで、ｎ型フィールドストップ層８５を形成するためのイオン注入エネルギーより低いエネルギーでｎ型ドーパントをイオン注入して、表面から１０ｎｍないし５０ｎｍ深さの浅いｎ型ｐチャネルドープ層８６を形成する。ここで、ｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を利用する。
【００６５】
つぎに、図２３に示すように、第１マスク８３を除去した後、再び感光膜を塗布し、露光及び現像によりパターニングして半導体基板８１のｎＭＯＳＦＥＴが形成される領域（以下、「ｎＭＯＳ領域」と記す）を露出させる第２マスク８７を形成する。
次いで、第２マスク８７により露出された半導体基板８１にｐ型ドーパントをイオン注入して深いｐ型ウェル８８を形成し、続いてｐ型ドーパントをイオン注入してｐ型ウェル８８より浅いｐ型フィールドストップ層８９を形成する。
次いで、デカボランイオン（Ｂ１０Ｈ１４ ＋）をイオン注入して半導体基板８１の表面から１０ｎｍないし５０ｎｍの深さの非常に浅いｐ型ｎチャネルドープ層９０を形成する。
【００６６】
次に、図２４に示すように、第２マスク８７を除去した後、ｎ型ｐチャネルドープ層８６及びｐ型ｎチャネルドープ層９０の形成のためのイオン注入時のイオン衝突によって発生する半導体基板８１の表面の結晶欠陥を回復させ、注入されたドーパントが結晶内で隣接したシリコン原子と安定な結合を形成するようにしながら、ドーパント拡散を最大に抑制するため、シリコン溶融点（１４１４℃）以下の温度で急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）のような回復アニーリング工程を行う。
【００６７】
好ましくは、急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）は、シリコンの溶融点である１４１４℃より低いながら結晶欠陥を回復させることのできる温度、例えば９５０℃乃至１１５０℃の範囲で行う。
結局、ｎ型ｐチャネルドープ層８６とｐ型ｎチャネルドープ層９０とは、各々イオン注入されたドーパントと半導体基板８１内のシリコンとが安定した結合を形成しながら、結晶欠陥が除去された層に改質される。以下、改質されたｎ型ｐチャネルドープ層８６とｐ型ｎチャネルドープ層９０とを図面符号８６Ａ、９０Ａで示す。
【００６８】
回復アニーリング後、結晶欠陥が除去されたｎ型ｐチャネルドープ層８６Ａ及びｐ型ｎチャネルドープ層９０Ａ上に回復アニーリングの時に生成された自然酸化膜（図示せず）を除去するため、水素雰囲気で表面処理工程を行う。この場合、水素雰囲気で表面処理すると、水素（Ｈ２）が自然酸化膜ＳｉＯ２と反応してＨ２Ｏなどに揮発されることによって、自然酸化膜が除去される。
【００６９】
次に、図２５に示すように、自然酸化膜が除去された半導体基板８１、好ましくはｎ型ｐチャネルドープ層８６ａ及びｐ型ｎチャネルドープ層９０Ａ上に同時に選択的エピタキシャル成長法（ＳＥＧ）で５ｎｍ乃至３０ｎｍ厚さのエピ層９１、９２を成長させる。
上述したような回復アニーリングによって、ｎ型ｐチャネルドープ層８６Ａ及びｐ型ｎチャネルドープ層９０Ａが化学的に安定した非常に浅いｎ型ｐチャネルドープ層８６Ｂ及びｐ型ｎチャネルドープ層９０Ｂに活性化されることによって、水素雰囲気での表面処理及びエピ層９１、９２の成長時にも、各々ｎＭＯＳ領域とｐＭＯＳ領域とにはドーパント損失及び再分布が最小化されたＳＳＲデルタドーププロファイルを有するＳＳＲエピチャネル構造が形成される。
【００７０】
次に、図２６に示すように、ＳＳＲエピチャネル構造、例えば、ｎ型ｐチャネルドープ層８６Ｂ及びｐ型ｎチャネルドープ層９０Ｂ上に６５０℃乃至７５０℃の温度範囲でゲート酸化膜９３を形成する。この場合、ゲート酸化膜９３を形成する温度範囲を相対的に低温とするが、その理由は、ｐ型ｎチャネルドープ層９０ｂ内のドーパントの拡散を抑制するためである。
このため、ゲート酸化膜９３には、低温で形成される酸化膜（ＬＴＯ）、窒化酸化膜、高誘電膜、または酸化膜／高誘電膜の積層膜を用い、これらゲート酸化膜９３の形成時に低温で形成する低熱工程を行うことによって、ｐ型ｎチャネルドープ層９０Ｂ内のドーパントの再分布及び拡散を抑制させて、ＳＳＲドーププロファイルを維持させることができる。
【００７１】
例えば、シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、窒化酸化膜は、６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、高誘電率膜は、３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後、６００℃乃至８００℃で急速アニーリングして形成する。そして、高誘電率膜を利用する場合、高誘電率膜の膜質改善のための熱処理を行う場合、最高温度を３００℃乃至７００℃の範囲に制限する。
【００７２】
次いで、ゲート酸化膜９３上にポリシリコン膜９４、金属膜９５及びハードマスク９６の順に積層する。次いで、図示しないゲートマスクを利用してハードマスク９６、金属膜９５、ポリシリコン膜９４を同時にパターニングするか、ハードマスク９６を先にパターニングした後、金属膜９５とポリシリコン膜９４とを同時にパターニングする方法で、ポリシリコン膜９４と金属膜９５との積層構造からなるゲート電極とハードマスク９６からなるゲートパターンを形成する。
【００７３】
ここで、ポリシリコン膜９４上の金属膜９５は、ゲート電極の比抵抗及び高速動作のために採用したものであって、主にタングステン、タングステンシリサイドを用い、ポリシリコン膜と金属膜との間に拡散防止膜（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ）を挿入できる。一方、拡散防止膜には、ＷＮ、ＴｉＮなどを利用する。
次いで、ゲート再酸化（Ｇａｔｅ−ｒｅｏｘｉｄａｔｉｏｎ）工程を行って、ゲート電極を形成するためのエッチング工程の際に損傷されたゲート酸化膜９３を回復させる。この場合、ゲート再酸化工程後、ゲート電極をなすポリシリコン膜９４の側面が所定の厚さに酸化されることによって、ゲート電極の両側壁に酸化物（以下、「側壁酸化物」と記す）９７が形成される。
【００７４】
ここで、ゲート再酸化工程は、ゲート電極をエッチングする時、ゲート酸化膜９３に発生したマイクロトレンチ（ｍｉｃｒｏｔｒｅｎｃｈ）及び損失を回復させ、ゲート酸化膜９３の表面に残留するエッチング残渣を酸化させ、ゲート電極のエッジにあるゲート酸化膜９３の厚さを増加させて信頼性を向上させるための目的として行われている。
一方、ゲート再酸化工程を行う場合において、過度な熱工程によるｐ型ｎチャネルドープ層９０Ｂ内のドーパントの拡散によってＳＳＲドーププロファイルが崩壊されることを防止するため、再酸化工程のような熱酸化工程を急速酸化法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ； ＲＴＯ）で行う場合、その最高温度を７５０℃乃至９５０℃に制限し、加熱炉による熱酸化方法で行う場合、その最高温度を６５０℃乃至８００℃に制限する。
【００７５】
次いで、別の感光膜マスク（図示せず）及びゲート電極をイオン注入マスクにして、ｐＭＯＳ領域に低エネルギーで高い注入量のｐ型ドーパントｐ＋をイオン注入して、ｐ＋ソース／ドレーン拡張領域９８を形成し、ｎＭＯＳ領域に低エネルギーで高い注入量のｎ型ドーパントｎ＋をイオン注入して、ｎ＋ソース／ドレーン拡張領域９９を形成する。この場合、ｎ＋ソース／ドレーン拡張領域９９を形成するためのｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を用い、ｐ＋ソース／ドレーン拡張領域９８を形成するためのｐ型ドーパントには、ホウ素、またはホウ素化合物を利用する。
次いで、ゲート電極及びハードマスク９６を含む全面にスペーサ用絶縁膜を蒸着した後、スペーサ用絶縁膜をエッチバックして、ゲート電極とハードマスク９６の積層呼構造物の側壁に接するスペーサ１００を形成する。ここで、スペーサ１００は、窒化膜または酸化膜を用いる。
【００７６】
次いで、別の感光膜マスクやゲート電極及びスペーサ１００をイオン注入マスクにして、ｐＭＯＳ領域に高い注入量のｐ型ドーパント（ホウ素、またはホウ素化合物）をイオン注入して、ｐ＋ソース／ドレーン拡張領域９８に電気的に接続されるｐ＋ソース／ドレーン領域１０１を形成し、ｎＭＯＳ領域に高い注入量のｎ型ドーパント（燐、または砒素）をイオン注入して、ｎ＋ソース／ドレーン拡張領域９９に電気的に接続されるｎ＋ソース／ドレーン領域１０２を形成する。この場合、ｎ＋ソース／ドレーン領域１０２とｐ＋ソース／ドレーン領域１０１は、各々ｎ＋ソース／ドレーン拡張領域９９とｐ＋ソース／ドレーン拡張領域９８のイオン注入の深さより深い。
【００７７】
次に、図２７に示すように、ｎ＋ソース／ドレーン領域１０２、ｎ＋ソース／ドレーン拡張領域９９、ｐ＋ソース／ドレーン領域１０１及びｐ＋ソース／ドレーン拡張領域９８内のドーパントを電気的に活性化させるため活性化アニーリングを行うが、活性化アニーリングは、ｐ型ｎチャネルドープ層９０ｂの拡散とｐ＋ソース／ドレーン領域１０１とｐ＋ソース／ドレーン拡張領域９８との接合深さが深くなることを同時に抑制する温度で行う。
好ましく、活性化アニーリングは、６００℃乃至１０００℃の急速アニーリング（ＲＴＡ）、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリング（ＳＲＴＡ）の中から選択される。
上述したように、ゲート再酸化、ゲート電極、ｐ＋ソース／ドレーン拡張領域９８、ｎ＋ソース／ドレーン拡張領域９９、ｐ＋ソース／ドレーン領域１０１、ｎ＋ソース／ドレーン領域１０２の形成工程を熱履歴の低い低熱工程を通して行うと、ドーパントの拡散が抑制されたＳＳＲエピチャネル構造を維持させることができる。
【００７８】
上述した第５の実施例において、ｎ型ｐチャネルドープ層８６Ｂとｐ型ｎチャネルドープ層９０Ｂは、ショットチャネル効果を抑制するパンチストップ層の役割も同時に行う。そして、ｎ型ｐチャネルドープ層８６Ｂとｐ型ｎチャネルドープ層９０Ｂの最大ドープ深さを各々ｐ＋ソース／ドレーン領域１０１とｎ＋ソース／ドレーン領域１０２との接合深さより浅くすることによって、ｐ＋−ｎ接合及びｎ＋−ｐ接合の各々に対する接合キャパシタンス及び接合漏れ電流を減少させる。
【００７９】
図２８は、本発明の第６の実施例に係るＣＭＯＳＦＥＴを示す構造断面図であって、第１ｎ型パンチストップ層１１０、第２ｎ型パンチストップ層１１２、第１ｐ型パンチストップ層１１１と第２ｐ型パンチストップ層１１３とを除外した部分は、第５の実施例の構造と同一である。以下、図２７に示す図面符号をそのまま利用し、同じ部分に対する詳細な説明は省略する。
第５の実施例と同様に、ｐＭＯＳ領域には、燐、または砒素がイオン注入された第１ｎ型パンチストップ層１１０と第１ｎ型パンチストップ層１１０上に成長されたエピ層９１とからなるエピチャネル構造を形成し、ｎＭＯＳ領域には、デカボランイオンがイオン注入された第１ｐ型パンチストップ層１１１と第１ｐ型パンチストップ層１１１上に成長されたエピ層９２とからなるエピチャネル構造が形成される。
【００８０】
そして、ｐ＋ソース／ドレーン拡張領域９８とｎ＋ソース／ドレーン拡張領域９９の下部に各々第２ｎ型パンチストップドープ層１１２と第２ｐ型パンチストップ層１１３とを形成する。この場合、第２ｎ型パンチストップ層１１２は、第１ｎ型パンチストップ層１１０と同じｎ型ドーパント（燐、または砒素）をイオン注入して形成し、第２ｐ型パンチストップ層１１３は、デカボランイオン注入で形成された第１ｐ型パンチストップ層１１１と異なって、ホウ素、またはホウ素化合物イオンをイオン注入して形成する。
ここで、第２ｎ型パンチストップ層１１２と第２ｐ型パンチストップ層１１３は、各々ｐ＋ソース／ドレーン拡張領域９８とｎ＋ソース／ドレーン拡張領域９９との下部に形成するために、ｐ＋ソース／ドレーン領域１０１とｎ＋ソース／ドレーン領域１０２を形成する前にドーパントをイオン注入して形成する。
【００８１】
上述した第２ｐ型パンチストップ層１１３と第２ｎ型パンチストップ層１１２は、ショットチャネル効果を抑制するパンチストップ層であると共に、チャネルドープ層として作用する。
結局、第６の実施例に係るＣＭＯＳＦＥＴは、二重パンチストップ層構造を有する。このような二重パンチストップ層構造を有するＣＭＯＳＦＥＴは、単一パンチストップ層構造に比べてパンチスルー特性に優れている。
【００８２】
図２９は、本発明の第７の実施例に係るＣＭＯＳＦＥＴを示す断面図であって、エレベイティッドソース／ドレーン領域を除外した部分は、第６の実施例の構造と同様である。以下、図２７及び図２８に示す図面符号をそのまま利用し、同じ部分に対する詳細な説明は省略する。
図２９を参照すると、第６の実施例と同様に、ｐＭＯＳ領域では、第１ｎ型パンチストップ層１１０と第２ｎ型パンチストップ層１１２との二重パンチストップ層構造を有し、ｎＭＯＳ領域では、第１ｐ型パンチストップ層１１１と第２ｐ型パンチストップ層１１３との二重パンチストップ層構造を有する。そして、各々ｐ＋ソース／ドレーン領域１０１とｎ＋ソース／ドレーン領域１０２上に追加にエピ層を成長させて、エレベイティッドソース／ドレーン領域１１４、１１５を形成している。
【００８３】
図２９に示す第７の実施例は、デカボランのイオン注入による二重パンチストップ層を備えることによって、パンチスルー特性を向上させると共に、エレベイティッドソース／ドレーン構造を有することによって、ソース／ドレーンの接合抵抗が増加することを抑制するという長所がある。
【００８４】
上述した第１乃至第７の実施例に係るｎＭＯＳＦＥＴとＣＭＯＳＦＥＴを製造する時、ＳＳＲエピチャネル構造を形成した以後に行われる後続の工程中の過度な熱工程によるチャネルドープ層内のドーパントの拡散によって、ＳＳＲドーププロファイルが崩壊されることを防止するため、後続急速アニーリング工程を行う時、最高温度を６００℃乃至１０００℃に制限し、後続のスパイク急速アニーリングを行う時の最高温度を６００℃乃至１１００℃に制限し、後続炉アニーリングを行う時の最高温度を３００℃乃至７５０℃に制限する低熱アニーリング工程を行う。
【００８５】
一方、第１乃至第７の実施例では、ソース／ドレーン拡張領域を有する半導体素子について説明したが、通常のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の半導体素子の製造工程にも適用できる。
【００８６】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００８７】
【発明の効果】
上述した本発明は、デルタドーププロファイルの幅が狭い超薄型ＳＳＲチャネル構造を容易に具現できるので、サーブ１００ｎｍ素子での接合キャパシタンスを低くすることができる効果がある。
そして、低エネルギーホウ素イオン注入によるＳＳＲドープ法に比べて生産性が改善されるので、低コストで高性能の素子製造が可能となり、ＲＤＩ（Ｒａｎｄｏｍ Ｄｏｐａｎｔ Ｉｎｄｕｃｅｄ）によるしきい電圧変動（ｖａｒｉａｔｉｏｎ）を抑制する効果とサーブ１００ｎｍゲート長さのショットチャネル効果を同時に抑制できるので、素子の収率を改善させることのできる効果がある。
【００８８】
そして、チャネル表面地域のドーパント濃度をチャネルドープ層の最大濃度対比１／１０まで低下させることができるので、表面移動度の増加及び駆動電流特性を向上させることのできる効果がある。
そして、超薄型ＳＳＲチャネル構造を容易に具現するので、低しきい電圧を有する低電圧素子及び低消費電力素子を容易に具現できる効果がある。
【図面の簡単な説明】
【図１】従来エピチャネルを有する半導体素子を示す断面図である。
【図２】ＴＥＤ、または熱履歴によるエピチャネルにおけるドーププロファイルの変化を示す図面である。
【図３】極低エネルギーイオン注入とレーザーアニ−リング（ＬＴＡ）によるエピチャネルを有する半導体素子の製造方法を示す工程断面図である。
【図４】極低エネルギーイオン注入とレーザーアニ−リング（ＬＴＡ）によるエピチャネルを有する半導体素子の製造方法を示す工程断面図である。
【図５】１ｋｅＶでホウ素がドープされた試片上に選択的にエピ成長で形成されたＳＳＲエピチャネルドーププロファイルを示す図面である。
【図６】５ｋｅＶでホウ素がドープされた試片上に選択的にエピ成長で形成されたＳＳＲエピチャネルドーププロファイルを示す図面である。
【図７】ホウ素イオン、ＢＦ２ ＋、Ｂ１０Ｈ１４ ＋がシリコン基板にイオン注入された時の基板内のホウ素濃度分布を示すグラフである。
【図８】Ｂ１０Ｈ１４ ＋とＢＦ２ ＋を殆ど同じ深さにイオン注入した時のホウ素濃度分布を示すグラフである。
【図９】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１０】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１１】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１２】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１３】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１４】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１５】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１６】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１７】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１８】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１９】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２０】本発明の第３の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【図２１】本発明の第４の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【図２２】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２３】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２４】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２５】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２６】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２７】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２８】本発明の第６の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【図２９】本発明の第７の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【符号の説明】
３１ 半導体基板
３２ フィールド酸化膜
３３ ｐ型ウェル
３４ ｐ型フィールドストップ層
３５ ｐ型ｎチャネルドープ層
３６ エピ層
３７ ゲート酸化膜
３８ ゲート電極
３９ ｎ＋ソース／ドレーン拡張領域
４０ スペーサ
４１ ｎ＋ソース／ドレーン領域
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に、チャネル長さが１００ｎｍ以下である超薄型エピチャネルを有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、ＭＯＳＦＥＴ、またはＭＩＳＦＥＴのようなトランジスタにおいて、ゲート電極及びゲート酸化膜下部の半導体基板の表面地域は、ゲート電極に電圧が印加された状態で、ソース／ドレーンに印加した電界により電流が流れるようにする役割をし、これによってこの地域をチャネルという。
また、これらトランジスタの特性は、チャネルのドーパント濃度により決定され、ドーパント濃度によってトランジスタのしきい電圧（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ； ＶＴ）、ドレーン電流（Ｉｄ）などの諸般の特性が左右されるので、チャネルの精密なドープが非常に重要となる。
【０００３】
このようなチャネルのドープ方法には、イオン注入法によるウェルイオン注入とチャネルイオン注入（またはしきい電圧イオン注入）が広く用いられており、上述したイオン注入法で形成可能なチャネル構造は、チャネル内で深さ方向に一定濃度を有するフラットチャネル、特定の深さでチャネルが形成される埋め込みチャネル、表面濃度が低く、かつ深さ方向に濃度が増加するレトログレードチャネル（ｒｅｔｒｏｇｒａｄｅ Ｃｈａｎｎｅｌ）などがある（例えば、非特許文献１参照）。
【０００４】
上述したチャネルの中で、チャネル深さ０．２μｍ以下の高性能マイクロプロセッサ等に採用されるチャネルは、インジウム（Ｉｎ）、砒素（Ａｓ）、アンチモン（Ｓｂ）のような、重元素イオン注入（ｈｅａｖｙ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）によって形成されるレトログレードチャネルが広く用いられており、レトログレードチャネルは、表面ドーパント濃度が低くて表面移動度が増加される効果を見せるので、高い駆動電流特性を有する高性能素子に適用している。
【０００５】
しかし、チャネル長さが縮小されることによって要求されるチャネル深さはより一層薄くなるべきであり、イオン注入方法のみでチャネル深さが５０ｎｍ以下であるレトログレードチャネルを具現するのに限界がある。
このような要求を満たすため、チャネルドープ層上にエピ層を形成させたエピチャネル構造が提案された。
【０００６】
図１は、従来の技術に係るエピチャネル構造の半導体素子を示す断面図である。
図１に示すように、導体基板１１上にゲート酸化膜１２とゲート電極１３が形成され、ゲート酸化膜１２の下部の半導体基板１１にエピ層１４とチャネルドープ層１５とからなるエピチャネルが形成され、エピチャネルの両側に高農度ソース／ドレーン拡張領域（Ｓｏｕｒｃｅ／Ｄｒａｉｎ ｅｘｔｅｎｓｉｏｎ； ＳＤＥ）１６とソース／ドレーン領域１７が形成される。
【０００７】
しかし、上述した従来の技術は、エピ層形成工程及び後続熱工程によるチャネルドープ層１５のドーパント損失及び拡散を制御するのが困難であるため、エピチャネル構造の半導体素子が目的とする向上したオンオフ電流（ｏｎ／ｏｆｆ Ｃｕｒｒｅｎｔ）特性を具現できないという問題がある。
これを解決するため、図２のように階段型にデルタドープされたエピチャネルを具現する方法が提案された。
【０００８】
図２は、デルタドープされたエピチャネルのＴＥＤ（Ｔｒａｎｓｉｅｎｔ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）、または熱履歴（Ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）によるドーププロファイルの変化を示す図面であって、ゲート酸化膜Ｇｏｘ下部のエピチャネルの階段型デルタドーププロファイルがＴＥＤ、または熱履歴により理想的なデルタドーププロファイルＰ１を維持できず、ドーププロファイルが広くなる現像Ｐ２が発生する。
【０００９】
したがって、ドープド（ｄｏｐｅｄ）及びアンドープド（ｕｎｄｏｐｅｄ）エピ層にデルタドープされてエピチャネルを形成しても、ＴＥＤ、または熱履歴によりドーパントが拡散（Ｄ）することによって、チャネル深さが３０ｎｍ以下であるデルタドープされたエピチャネルを具現するのに限界がある。
このような問題を改善する一つの方法に極低エネルギー（ｕｌｔｒａＬｏｗ ｅｎｅｒｇｙ）イオン注入によって、要求する濃度のデルタドープされたチャネルドープ層を形成した後、瞬間的にレーザーアニーリング（Ｌａｓｅｒ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ；ＬＴＡ）することによって、デルタドープされたチャネルドープ層の拡散を抑制する方法が提案された（図３、図４参照）。
【００１０】
図３及び図４は、極低エネルギーイオン注入とレーザーアニーリング（ＬＴＡ）によるエピチャネルを有する半導体素子の製造方法を説明するための工程断面図である。
図３に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造のフィールド酸化膜２２が形成された半導体基板２１にｐ型ドーパントをイオン注入して深いｐ型ウェル２３を形成し、連続して極低エネルギー（１ｋｅＶ）のホウ素イオンをイオン注入して、デルタドープされチャネルドープ層２４を形成する。
【００１１】
次いで、半導体基板２１表面の非晶質化のためのイオン注入工程（Ｐｒｅ−Ａｍｏｒｐｈｉｚａｔｉｏｎ）なしに直に０．３６Ｊ／ｃｍ２ないし０．４４Ｊ／ｃｍ２のレーザーアニーリング（ＬＴＡ）を行う。この結果は、図４から分かるように、レーザーアニーリングによりチャネルドープ層２４内のホウ素の再分布がなされるが、ＴＥＤが抑制されたチャネルドープ層２４Ａに改質される。
【００１２】
図４に示すように、チャネルドープ層２４Ａ上に６００℃乃至８００℃でエピ層２５を５０Å乃至３００Åの厚さに選択的にエピ成長させてＳＳＲエピチャネル構造を形成する。
一方、レーザーアニーリングの他に急速アニーリング（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ； ＲＴＡ）によってデルタドープされたチャネルドープ層のＴＥＤを抑制できる。
【００１３】
図５は、１ｋｅＶでホウ素イオン（Ｂ＋）がドープされた試片上に選択的にエピ成長により形成されたＳＳＲエピチャネルのドーププロファイルを示すグラフあり、図６は、５ｋｅＶでホウ素イオン（Ｂ＋）がドープされた試片上に選択的にエプ成長により形成されたＳＳＲエピチャネルのドーププロファイルを示すグラフである。
図５及び図６に示すように、極低エネルギーイオン注入により形成したＳＳＲエピチャネルのドーププロファイルにおいて、イオン注入エネルギーが低いほどデルタドープの分布範囲が狭くなり、このような狭い分布のデルタドープは、素子の接合キャパシタンスを相当に減少させることができ、また接合漏れ電流を減少させるので、低電力高効率の半導体素子を製造することにおいて核心技術と言える。
【００１４】
しかし、極低エネルギーのイオン注入は、極低エネルギーにおけるイオン注入ソースであるイオンビーム抽出の困難さによって、使用可能なエネルギーが制限されるという短所があり、ＳＳＲエピチャネルのためのドーププロファイルを具現するために工程時間が長くなる問題がある。
【００１５】
【非特許文献１】
Ｙｏｎｇｓｕｎ Ｓｏｈｎ ｅｔ．Ａｌ．、Ｉｏｎ ＩｍｐｌａｎｔＣｏｎｆｅｒｅｎｅｃｅ ２００１「Ｕｌｔｒａ−ｓｈａｌｌｏｗ Ｓｕｐｅｒ−Ｓｔｅｅｐ−Ｒｅｔｒｏｇａｔｉｏｎ Ｃｈａｎｎｅｌ Ｄｏｐｉｎｇ ｆｏｒ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｕｂ−１００ｎｍ ＭＯＳＦＥＴ」。
【００１６】
【発明が解決しようとする課題】
そこで、本発明は上記従来の半導体素子の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、極低エネルギーイオン注入法による使用可能なエネルギーの限界を解消し、長時間の工程で要求される極低エネルギーイオン注入法の生産性低下を改善するのに好適なエピチャネル構造を有する半導体素子の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法は、半導体基板内にホウ素またはホウ素化合物をドーパントとして用いてウェルを形成するステップと、前記ウェル内の前記半導体基板の表面下部にデカボランをイオン注入して第１パンチストップ層を形成するステップと、前記半導体基板の溶融点より低い第１温度で第１アニーリングを行うステップと、前記第１パンチストップ層上にエピ層を形成するステップと、前記エピ層上に前記第１温度より低い第２温度範囲でゲート酸化膜を形成し、前記ゲート酸化膜上にゲート電極を形成するステップと、前記ゲート電極の両側エッジに整列される第１ソース／ドレーン領域を形成するステップと、前記第１ソース／ドレーン領域の下部に前記ウェルと同じドーパントとしてホウ素またはホウ素化合物をイオン注入して、第２パンチストップ層を形成するステップと、前記第１ソース／ドレーン領域に接続しながら前記第１ソース／ドレーン領域より深い第２ソース／ドレーン領域を形成するステップと、前記第１及び第２パンチストップ層の拡散を抑制する温度で第２アニーリングを行うことによって、前記第１及び第２ソース／ドレーン領域内ドーパントを活性化させるステップと、を含んでなることを特徴とする。
【００２０】
前記ウェルを形成した後、前記ウェルの上部に前記ウェルと同じ導電型のフィールドストップ層を形成するステップをさらに含むことを特徴とする。前記第２ソース／ドレーン領域上に第３ソース／ドレーン領域を選択的にエピタキシャル成長させるステップをさらに含むことを特徴とする。前記チャネルドープ層形成後になされるゲート酸化膜、ゲート電極、第１及び第２ソース／ドレーン領域の形成は、前記チャネルドープ層の拡散を抑制する温度範囲でなされることを特徴とする。
【００２１】
【発明の実施の形態】
次に、本発明に係るデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００２２】
本発明は、超薄型ＳＳＲエピチャネル構造を具現する方法であって、低エネルギーイオン注入よりもドーパント分布の幅を極端的に減らすことができ、低エネルギーイオン注入時より工程時間を短縮することによって優れた生産性を有するデカボランイオン注入法をエピチャネルドープに応用することによって、低エネルギーイオン注入法より向上した特性及び生産性を有する超薄型ＳＳＲエピチャネルを形成方法を提案する。
【００２３】
本発明で適用しようとするイオン注入ソースであるデカボラン（Ｄｅｃａｂｏｒａｎｅ）は、分子式がＢ１０Ｈ１４である質量が大きい分子であり、イオン化された時１０個のホウ素原子を含む分子イオンを提供するので、デカボランはホウ素注入用物質の優れた供給ソースである化合物である。
特に、デカボランイオンビームは、１原子からなるホウ素イオンビームを注入できる電流単位当たりのホウ素イオン注入量の１０倍を注入できるので、このようなデカボランイオンビームは、浅い深さの接合を生成するのに用いられる高い注入量／低エネルギーイオン注入工程に適合している。
【００２４】
また、デカボランイオンビームは、イオン注入される試片（ｗｏｒｋ ｐｉｅｃｅ）表面で、本来のビームエネルギーのおおよそ１／１１の夫々のホウ素原子に分割されるので、注入量が同等な１原子からなるホウ素イオンビームエネルギーの１１倍のエネルギーで伝送される時、ホウ素イオン注入時とほとんど同じイオン注入深さを有するようになる。このような特徴によって、デカボランイオンビームは、低エネルギーイオンビーム抽出の困難さなしに用いることができる長所がある。
【００２５】
上述したデカボラン分子（Ｂ１０Ｈ１４）をイオン化してＢ１０Ｈ１４ ＋形態の質量の大きいイオンをイオン注入する場合、同じイオン注入エネルギーでそのイオン注入深さがホウ素に比べて１／１１程度に非常に浅いドープ層を形成できる。
また、ホウ素イオン注入に比べてより高い加速エネルギーを用いてもより一層浅いドープ層を形成でき、ホウ素イオン注入に比べて１０％注入量のデカボランのイオン注入でも、同じドーズ量のホウ素を試片内に注入する効果もある。
【００２６】
図７は、各々ホウ素イオン（Ｂ＋）、ＢＦ２ ＋、Ｂ１０Ｈ１４ ＋がシリコン基板にイオン注入された時の基板内のホウ素濃度の分布を示すグラフである。
図７において、横座標は基板内の深さを示し、縦座標はホウ素の濃度を示す。
そして、カーブｐ３、ｐ４、そしてカーブｐ５は、ホウ素イオン（Ｂ＋）、ＢＦ２ ＋、Ｂ１０Ｈ１４ ＋の場合を示す。ここで、ホウ素イオンのイオン注入は、５ｋｅＶの加速エネルギーと１×１０１４／ｃｍ２のドーズからなり、ＢＦ２ ＋のイオン注入は、５ｋｅＶの加速エネルギーと１×１０１４／ｃｍ２のドーズからなり、Ｂ１０Ｈ１４ ＋のイオン注入は、５ｋｅＶの加速エネルギーと１×１０１３／ｃｍ２のドーズからなる。
【００２７】
ホウ素イオンのイオン注入時、ホウ素イオンは基板内に深くイオン注入され、１０ｎｍより深い位置にプロファイルのピック値が位置する。ＢＦ２ ＋の場合とＢ１０Ｈ１４ ＋のイオン注入時には、共通的に約３ｎｍにプロファイルのピック値が位置し、より深い位置では急速にホウ素の濃度が減少する。
そして、カーブｐ３とｐ４は、互いに異なる減少プロファイルを示しており、カーブｐ３は、ホウ素がより狭い分布を示し、カーブｐ３とカーブｐ４とを比較すると、カーブｐ３のピック高さはカーブｐ４のピック高さより高い。これは、Ｂ１０Ｈ１４ ＋のイオン注入時、ＢＦ２ ＋のイオン注入ドーズの１／１０の注入量（ｄｏｓｅ）で同じホウ素のイオン注入量が得られることを意味する。
【００２８】
Ｂ１０Ｈ１４ ＋とＢＦ２ ＋イオンは、同じ加速エネルギーでイオン注入される。同じ加速エネルギーでイオン注入がなされる時、Ｂ１０Ｈ１４ ＋は、ＢＦ２ ＋より浅くイオン注入できることが分かる。また、同じ深さにホウ素をイオン注入する場合、Ｂ１０Ｈ１４ ＋のための加速エネルギーは、ＢＦ２ ＋の加速エネルギーより高くセッティングできることが分かる。
【００２９】
図８は、Ｂ１０Ｈ１４ ＋とＢＦ２ ＋を殆ど同じ深さにイオン注入した場合の実験結果であって、横座標は、基板内の深さを、縦座標は、ホウ素濃度を示す。カーブｐ７は、１０ｋｅＶの加速エネルギーと１×１０１３／ｃｍ２の注入量でＢ１０Ｈ１４ ＋をイオン注入した時の結果であり、カーブｐ８は、５ｋｅＶの加速エネルギーと１×１０１４／ｃｍ２の注入量でＢＦ２ ＋をイオン注入した時の結果である。図に示すように、カーブｐ７とカーブｐ８とは同じ分布を示す。結局、イオン注入ソースにＢ１０Ｈ１４ ＋を用いてホウ素をイオン注入する場合、その加速エネルギーは、イオン注入ソースにＢＦ２ ＋を用いたイオン注入の加速エネルギーの２倍となる。
【００３０】
上述したように、Ｂ１０Ｈ１４ ＋（以下、「デカボラン」と記す）イオン注入で非常に効率的に極度に浅いドープが可能であり、特に、超薄型ＳＳＲエピチャネル形成に適用する時、極低エネルギーイオン注入法よりドープ幅が狭いＳＳＲドープが可能な長所があるので、極度に非常に浅いソース／ドレーン構造のトランジスタ性能改善効果が大きい。
【００３１】
図９乃至図１３は、本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
図９に示すように、半導体基板３１の所定部分にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）、またはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）工程を通して素子隔離のためのフィールド酸化膜３２を形成した後、半導体基板３１にｐ型ドーパントをイオン注入して深いｐ型ウェル３３を形成し、続いてｐ型ドーパントをイオン注入してｐ型ウェル３３より浅いｐ型フィールドストップ層３４を形成する。ここで、ｐ型ウェル３３とｐ型フィールドストップ層３４を形成するためのｐ型ドーパントにはホウ素を用いる。
【００３２】
次いで、ｐ型ドーパントとしてデカボランイオン（Ｂ１０Ｈ１４ ＋）をイオン注入して、半導体基板３１の表面から１０ｎｍ乃至５０ｎｍ深さの浅いｐ型ｎチャネルドープ層３５を形成する。
【００３３】
次に、図１０に示すように、ｐ型ｎチャネルドープ層３５の形成のためのイオン注入時のイオン衝突（ｉｏｎ ｂｏｍｂａｒｄｍｅｎｔ）によって発生する半導体基板３１の表面の結晶欠陥を回復させ、ｐ型ｎチャネルドープ層３５内に注入されたドーパントが結晶内で隣接したシリコン原子と安定な結合を形成するようにし、かつドーパント拡散を最大に抑制するためにシリコン溶融点（１４１４℃）以下の温度で急速アニーリング、またはスパイク急速アニーリングのような回復アニーリング工程を行う。
【００３４】
ここで、スパイク急速アニーリング（ＳＲＴＡ）は、短い時間内に常温で目標温度まで温度を増加させた後、目標温度で遅延なしに直ちに常温に温度を下げるアニーリング工程（ランピング率（ｒａｍｐｉｎｇ ｒａｔｅ）：１５０℃／ｓｅｃ以上、遅延時間：１ｓｅｃ以下）を言う。
好ましくは、急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）は、シリコンの溶融点である１４１４℃より低いながら結晶欠陥を回復させることのできる温度、例えば９５０℃乃至１１５０℃の範囲で行う。
【００３５】
結局、回復アニーリングを介して、ｐ型ｎチャネルドープ層３５は、イオン注入されたドーパントと半導体基板３１内のシリコンとが安定した結合を形成しながら結晶欠陥が除去された層に改質される。すなわち、アニーリング時に、デカボランの中の水素が抜けて、ドーパントであるホウ素とシリコンとが安定した結合をなす。
次いで、回復アニーリング後にｐ型ｎチャネルドープ層３５上に生成された自然酸化膜（ｎａｔｉｖｅ ｏｘｉｄｅ）（図示せず）を除去するため、水素雰囲気で表面処理工程を行う。この場合、水素雰囲気で表面処理すると、水素（Ｈ２）が自然酸化膜（ＳｉＯ２）と反応してＨ２Ｏなどに揮発されることによって自然酸化膜が除去され、表面処理時温度は、ｐ型ｎチャネルドープ層３５内のドーパントの拡散を防止する温度が好ましい。
【００３６】
次に、図１１に示すように、自然酸化膜が除去された半導体基板３１、好ましくは、ｐ型ｎチャネルドープ層３５上に選択的にエピタキシャル成長法（Ｓｅｌｅｃｔｉｖｅｌｙ Ｅｐｉｔａｘｉｉａｌ Ｇｒｏｗｔｈ； ＳＥＧ）で５ｎｍないし３０ｎｍ厚さのエピ層３６を成長させる。
上述したように、回復アニーリングによりｐ型ｎチャネルドープ層３５が化学的に安定した非常に薄いｐ型ｎチャネルドープ層３５Ａに活性化されることによって、水素雰囲気での表面処理及びエピ層３６成長時にもドーパントの損失及び再分布が最小化されたＳＳＲデルタドーププロファイルを有するＳＳＲエピチャネル構造が形成される。
【００３７】
次いで、図１２に示すように、ＳＳＲエピチャネル構造、例えば、デカボランイオン注入で形成されたｐ型ｎチャネルドープ層３５Ａが下部に位置するエピ層３６上に６５０℃乃至７５０℃の温度範囲でゲート酸化膜３７を形成する。この場合、ゲート酸化膜３７を形成する温度範囲を相対的に低温とするが、ｐ型ｎチャネルドープ層３５Ａ内のドーパントの再分布及び拡散を抑制するためである。
このため、ゲート酸化膜３７には、低温で形成される酸化膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ； ＬＴＯ）、窒化酸化膜（Ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）、高誘電膜、または酸化膜／高誘電膜の積層膜を用い、これらゲート酸化膜３７の形成の時、低温で形成する低熱工程を行うことによって、ｐ型ｎチャネルドープ層３５Ａ内のドーパントの再分布及び拡散を抑制させて、ＳＳＲドーププロファイルを維持させることができる。
【００３８】
例えば、シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、窒化酸化膜は、６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、高誘電率膜は３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後、６００℃乃至８００℃で急速アニーリングして形成する。そして、高誘電率膜を用いる場合、高誘電率膜の膜質改善のために熱処理を行う場合、最高温度を３００℃乃至７００℃の範囲に制限する。
次いで、ゲート酸化膜３７上にゲート電極用の導電膜を蒸着及び所定の線幅にパターニングしてゲート電極３８を形成した後、別の感光膜マスク（図示せず）やゲート電極３８をイオン注入マスクにして、低エネルギーで高い注入量のｎ型ドーパント（ｎ＋）をイオン注入して、ｎ＋ソース／ドレーン拡張領域３９を形成する。
【００３９】
ここで、ゲート電極３８を形成するための導電膜は、ポリシリコン膜、ポリシリコン膜と金属膜との積層膜であっても良く、ポリシリコン膜とシリサイド膜との積層膜であっても良い。そして、ｎ＋ソース／ドレーン拡張領域３９を形成するためのｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を用いる。
【００４０】
次いで、ゲート電極３８を含む全面にスペーサ用絶縁膜を蒸着した後、スペーサ用絶縁膜をエッチバックしてゲート電極３８の側壁に接するスペーサ４０を形成する。ここで、スペーサ４０は、窒化膜または酸化膜を用いる。
次いで、別の感光膜マスクやゲート電極３８及びスペーサ４０をイオン注入マスクにして、高い注入量のｎ型ドーパントをイオン注入して、ｎ＋ソース／ドレーン拡張領域３９に電気的に接続するｎ＋ソース／ドレーン領域４１を形成する。この場合、ｎ＋ソース／ドレーン領域４１は、ｎ＋ソース／ドレーン拡張領域３９のイオン注入より深い。
【００４１】
次に図１３に示すように、ｎ＋ソース／ドレーン領域４１とｎ＋ソース／ドレーン拡張領域３９内のドーパントを電気的に活性化させるために活性化アニーリングを行うが、活性化アニーリングは、ｐ型ｎチャネルドープ層３５ａの拡散とｎ＋ソース／ドレーン領域４１とｎ＋ソース／ドレーン拡張領域３９との接合深さが深くなることを同時に抑制する温度で行う。
好ましくは、活性化アニーリングは、６００℃乃至１０００℃の急速アニーリング（ＲＴＡ）、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリング（ＳＲＴＡ）の中から選択される。
一方、ゲート電極３８及びｎ＋ソース／ドレーン領域４１の形成工程を熱履歴が低い低熱工程を通して行うと、ドーパントの拡散が抑制されたＳＳＲエピチャネル構造を維持させることができる。
【００４２】
上述した実施例において、ｐ型ｎチャネルドープ層３５Ａは、ショットチャネル効果を抑制するパンチストップ層の役割も同時に行う。そして、ｐ型ｎチャネルドープ層３５Ａの最大ドープの深さをｎ＋ソース／ドレーン領域４１の接合の深さより浅くすることによって、ｎ＋−ｐ接合に対する接合キャパシタンス及び接合漏れ電流を減少させる。
【００４３】
図１４乃至図１９は、本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
図１４に示すように、半導体基板５１の所定部分にＳＴＩ、またはＬＯＣＯＳ工程を介して素子隔離のためのフィールド酸化膜５２を形成した後、半導体基板５１上に感光膜を塗布し、露光及び現像によりパターニングして半導体基板５１のｐＭＯＳＦＥＴが形成される領域（以下、「ｐＭＯＳ領域」と記す）を露出させる第１マスク５３を形成する。
【００４４】
次いで、第１マスク５３により露出された半導体基板５１にｎ型ドーパントをイオン注入して深いｎ型ウェル５４を形成し、連続してｎ型ドーパントをイオン注入してｎ型ウェル５４より浅いｎ型フィールドストップ層５５を形成する。
次いで、ｎ型フィールドストップ層５５を形成するためのイオン注入エネルギーより低いエネルギーでｎ型ドーパントをイオン注入することによって、表面から１０ｎｍないし５０ｎｍの深さの浅いｎ型ｐチャネルドープ層５６を形成する。
【００４５】
ここで、ｎ型ドーパントには燐（Ｐ）、または砒素（Ａｓ）を用いる。
次に、図１５に示すように、第１マスク５３を除去した後、再び感光膜を塗布し露光及び現像によりパターニングして、半導体基板５１のｎＭＯＳＦＥＴが形成される領域（以下、「ｎＭＯＳ領域」と記す）を露出させる第２マスク５７を形成する。
次いで、第２マスク５７により露出された半導体基板５１にｐ型ドーパントをイオン注入して深いｐ型ウェル５８を形成し、連続してｐ型ドーパントをイオン注入してｐ型ウェル５８より浅いｐ型フィールドストップ層５９を形成する。
次いで、デカボランイオン（Ｂ１０Ｈ１４ ＋）をイオン注入して、半導体基板５１の表面から１０ｎｍ乃至５０ｎｍの深さの非常に浅いｐ型ｎチャネルドープ層６０を形成する。
【００４６】
次に、図１６に示すように、第２マスク５７を除去した後、ｎ型ｐチャネルドープ層５６及びｐ型ｎチャネルドープ層６０の形成のためのイオン注入時のイオン衝突によって発生する半導体基板５１表面の結晶欠陥を回復させ、注入されたドーパントが結晶内で隣接したシリコン原子と安定な結合を形成するようにし、かつドーパント拡散を最大に抑制するために、シリコン溶融点（１４１４℃）以下の温度で急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）のような回復アニーリング工程を行う。
【００４７】
好ましくは、急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）は、シリコンの溶融点である１４１４℃より低いながら結晶欠陥を回復させることのできる温度、例えば９５０℃乃至１１５０℃の範囲で行う。
結局、ｎ型ｐチャネルドープ層５６とｐ型ｎチャネルドープ層６０は、各々イオン注入されたドーパントと半導体基板３１内のシリコンとが安定した結合を形成しながら結晶欠陥が除去された層に改質される。以下、改質されたｎ型ｐチャネルドープ層５６とｐ型ｎチャネルドープ層６０とを図面符号５６Ａ、６０Ａで示す。
【００４８】
次いで、回復アニーリング後、結晶欠陥が除去されたｎ型ｐチャネルドープ層５６ａ及びｐ型ｎチャネルドープ層６０ａ上に回復アニーリング時に生成された自然酸化膜（図示せず）を除去するため、水素雰囲気下で表面処理工程を行う。
この場合、水素雰囲気で表面処理すると、水素（Ｈ２）が自然酸化膜（ＳｉＯ２）と反応してＨ２Ｏなどに揮発されることによって、自然酸化膜が除去される。
【００４９】
次に、図１７に示すように、自然酸化膜が除去された半導体基板５１、好ましくは、ｎ型ｐチャネルドープ層５６Ａ及びｐ型ｎチャネルドープ層６０Ａ上に同時に選択的にエピタキシャル成長法（ＳＥＧ）で５ｎｍ乃至３０ｎｍ厚さのエピ層６１、６２を成長させる。
上述したような回復アニーリングによって、ｎ型ｐチャネルドープ層５６Ａ及びｐ型ｎチャネルドープ層６０Ａが化学的に安定した、非常に浅いｎ型ｐチャネルドープ層５６Ｂ及びｐ型ｎチャネルドープ層６０Ｂに活性化されることによって、水素雰囲気での表面処理及びエピ層６１、６２の成長時にも各々ｎＭＯＳ領域とｐＭＯＳ領域にドーパント損失及び再分布が最小化されたＳＳＲデルタドーププロファイルを有するＳＳＲエピチャネル構造が形成される。
【００５０】
次いで、図１８に示すように、ＳＳＲエピチャネル構造、例えばｎ型ｐチャネルドープ層５６Ｂ及びｐ型ｎチャネルドープ層６０Ｂ上に６５０℃乃至７５０℃の温度範囲でゲート酸化膜６３を形成する。この場合、ゲート酸化膜６３を形成する温度範囲を相対的に低温とするが、その理由はｐ型ｎチャネルドープ層６０Ｂ内のドーパントの拡散を抑制するためである。
このため、ゲート酸化膜６３には低温で形成される酸化膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ；ＬＴＯ）、窒化酸化膜（Ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）、高誘電膜、または酸化膜／高誘電膜の積層膜を用い、これらゲート酸化膜６３を形成する時、低温で形成する低熱工程を行うことによって、ｐ型ｎチャネルドープ層６０ｂ内のドーパントの再分布及び拡散を抑制させて、ＳＳＲドーププロファイルを維持させることができる。
【００５１】
例えば、シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、窒化酸化膜は６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、高誘電率膜は３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後６００℃乃至８００℃で急速アニーリングして形成する。そして、高誘電率膜を利用する場合、高誘電率膜の膜質改善のための熱処理を行う場合、最高温度を３００℃乃至７００℃の範囲に制限する。
【００５２】
次いで、ゲート酸化膜６３上にゲート電極用導電膜を蒸着及び所定の線幅にパターニングしてゲート電極６４を形成した後、別の感光膜マスク（図示せず）及びゲート電極６４をイオン注入マスクにして、ｐＭＯＳ領域に低エネルギーで高い注入量のｐ型ドーパント（ｐ＋）をイオン注入してｐ＋ソース／ドレーン拡張領域６５を形成し、ｎＭＯＳ領域に低エネルギーで高い注入量のｎ型ドーパントｎ＋をイオン注入して、ｎ＋ソース／ドレーン拡張領域６６を形成する。
ここで、ゲート電極６４を形成するための導電膜には、ポリシリコン膜、ポリシリコン膜と金属膜との積層膜であっても良く、ポリシリコン膜とシリサイド膜との積層膜であっても良い。そして、ｎ＋ソース／ドレーン拡張領域６６を形成するためのｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を利用し、ｐ＋ソース／ドレーン拡張領域６５を形成するためのｐ型ドーパントには、ホウ素，または二フッ化ホウ素（ＢＦ２）のようなホウ素化合物イオンを用いる。
【００５３】
次いで、ゲート電極６４を含む全面にスペーサ用絶縁膜を蒸着した後、スペーサ用絶縁膜をエッチバックして、ゲート電極６４の側壁に接するスペーサ６７を形成する。ここで、スペーサ６７は、窒化膜または酸化膜を用いる。
次いで、別の感光膜マスクやゲート電極６４及びスペーサ６７をイオン注入マスクにして、ｐＭＯＳ領域に高い注入量のｐ型ドーパント（ホウ素、またはホウ素化合物）をイオン注入して、ｐ＋ソース／ドレーン拡張領域６５に電気的に接続されするｐ＋ソース／ドレーン領域６８を形成し、ｎＭＯＳ領域に高い注入量のｎ型ドーパント（燐、たは砒素）をイオン注入して、ｎ＋ソース／ドレーン拡張領域６６に電気的に接続されるｎ＋ソース／ドレーン領域６９を形成する。この場合、ｎ＋ソース／ドレーン領域６９とｐ＋ソース／ドレーン領域６８は、各々ｎ＋ソース／ドレーン拡張領域６６とｐ＋ソース／ドレーン拡張領域６５のイオン注入の深さより深い。
【００５４】
次に図１９に示すように、ｎ＋ソース／ドレーン領域６９、ｎ＋ソース／ドレーン拡張領域６６、ｐ＋ソース／ドレーン領域６８及びｐ＋ソース／ドレーン拡張領域６５内のドーパントを電気的に活性化させるため、活性化アニーリングを行う。
この場合、活性化アニーリングは、ｐ型ｎチャネルドープ層６０ｂの拡散とｐ＋ソース／ドレーン領域６８とｐ＋ソース／ドレーン拡張領域６５との接合深さが深くなることを同時に抑制する温度で行う。
【００５５】
一方、活性化アニーリングの時、ｐ＋ソース／ドレーン領域６８とｐ＋ソース／ドレーン拡張領域６５との接合深さが深くなる温度で行う理由は、ｐ＋ソース／ドレーン領域６８とｐ＋ソース／ドレーン拡張領域６５とがｎ＋ソース／ドレーン領域６９とｎ＋ソース／ドレーン拡張領域６６より拡散変化が激しいためである。
好ましくは、活性化アニーリングは、６００℃乃至１０００℃の急速アニーリング（ＲＴＡ）、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリング（ＳＲＴＡ）の中から選択される。
【００５６】
一方、ゲート電極６４、ｐ＋ソース／ドレーン拡張領域６５、ｎ＋ソース／ドレーン拡張領域６６、ｐ＋ソース／ドレーン領域６８、ｎ＋ソース／ドレーン領域６９の形成工程を熱履歴が低い低熱工程を通して行うと、ドーパントの拡散が抑制されたＳＳＲエピチャネル構造を維持させることができる。
上述した第２の実施例において、ｎ型ｐチャネルドープ層５６Ｂとｐ型ｎチャネルドープ層６０Ｂは、ショットチャネル効果を抑制するパンチストップ層の役割も同時に行う。そして、ｎ型ｐチャネルドープ層５６Ｂとｐ型ｎチャネルドープ層６０Ｂの最大ドープ深さを各々ｐ＋ソース／ドレーン領域６８とｎ＋ソース／ドレーン領域６９との接合深さより浅くすることによって、ｐ＋−ｎ接合及びｎ＋−ｐ接合各々に対する接合キャパシタンス及び接合漏れ電流を減少させる。
【００５７】
図２０は、本発明の第３の実施例に係るＣＭＯＳＦＥＴを示す構造断面図であって、第１ｎ型パンチストップ層７０、第２ｎ型パンチストップ層７２、第１ｐ型パンチストップ層７１と第２ｐ型パンチストップ層７３を除外した部分は、第２の実施例の構造と同一である。以下、図１９に示す図面符号をそのまま利用し、同じ部分に対する詳細な説明は省略する。
第２の実施例と同様に、ｐＭＯＳ領域には、燐、または砒素がイオン注入された第１ｎ型パンチストップ層７０と第１ｎ型パンチストップ層７０上に成長されたエピ層６１とからなるエピチャネル構造を形成し、ｎＭＯＳ領域には、デカボランイオンがイオン注入された第１ｐ型パンチストップ層７１と第１ｐ型パンチストップ層７１上に成長されたエピ層６２とからなるエピチャネル構造が形成される。
【００５８】
そして、ｐ＋ソース／ドレーン拡張領域６５とｎ＋ソース／ドレーン拡張領域６６との下部に各々第２ｎ型パンチストップドープ層７２と第２ｐ型パンチストップ層７３とを形成する。この場合、第２ｎ型パンチストップ層７２は、第１ｎ型パンチストップ層７０と同じｎ型ドーパント（燐、または砒素）をイオン注入して形成し、第２ｐ型パンチストップ層７３は、デカボランイオン注入により形成された第１ｐ型パンチストップ層７１と異なって、ホウ素、またはホウ素化合物をイオン注入して形成する。
【００５９】
ここで、第２ｎ型パンチストップ層７２と第２ｐ型パンチストップ層７３とは、各々ｐ＋ソース／ドレーン拡張領域６５とｎ＋ソース／ドレーン拡張領域６６との下部に形成するために、ｐ＋ソース／ドレーン領域６８とｎ＋ソース／ドレーン領域６９とを形成する前にドーパントをイオン注入して形成する。
上述した第２ｐ型パンチストップ層７３と第２ｎ型パンチストップ層７２とは、ショットチャネル効果を抑制するパンチストップ層であると共に、チャネルドープ層として作用する。
【００６０】
結局、第３の実施例に係るＣＭＯＳＦＥＴは、二重パンチストップ層構造を有する。このような二重パンチストップ層構造を有するＣＭＯＳＦＥＴは、単一パンチストップ層構造に比べてパンチスルー特性に優れている。
【００６１】
図２１は、本発明の第４の実施例に係るＣＭＯＳＦＥＴを示す断面図であって、エレベイティッドソース／ドレーン領域を除外した部分は第３の実施例の構造と同一である。以下、図１９及び図２０に示す図面符号をそのまま利用して、同じ部分に対する詳細な説明は省略する。
図２１を参照しながら述べると、第３の実施例と同様に、ｐＭＯＳ領域では第１ｎ型パンチストップ層７０と第２ｎ型パンチストップ層７２との二重パンチストップ層構造を有し、ｎＭＯＳ領域では、第１ｐ型パンチストップ層７１と第２ｐ型パンチストップ層７３との二重パンチストップ層構造を有する。そして、各々ｐ＋ソース／ドレーン領域６８とｎ＋ソース／ドレーン領域６９上に追加にエピ層を成長させて、エレベイティッドソース／ドレーン領域７４、７５を形成している。
【００６２】
図２１に示す第４の実施例は、デカボランのイオン注入による二重パンチストップ層を備えることによって、パンチスルー特性を向上させると同時にエレベイティッドソース／ドレーン構造を有するため、ソース／ドレーンの接合抵抗が増加することを抑制する長所がある。
【００６３】
図２２乃至図２７は、本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
図２２に示すように、半導体基板８１の所定部分にＳＴＩ、またはＬＯＣＯＳ工程を通して素子隔離のためのフィールド酸化膜８２を形成した後、半導体基板８１上に感光膜を塗布し、露光及び現像によりパターニングして半導体基板８１のｐＭＯＳＦＥＴが形成される領域（以下、「ｐＭＯＳ領域」と記す）を露出させる第１マスク８３を形成する。
【００６４】
次いで、第１マスク８３により露出された半導体基板８１にｎ型ドーパントをイオン注入して深いｎ型ウェル８４を形成し、連続してｎ型ドーパントをイオン注入してｎ型ウェル８４より浅いｎ型フィールドストップ層８５を形成する。
次いで、ｎ型フィールドストップ層８５を形成するためのイオン注入エネルギーより低いエネルギーでｎ型ドーパントをイオン注入して、表面から１０ｎｍないし５０ｎｍ深さの浅いｎ型ｐチャネルドープ層８６を形成する。ここで、ｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を利用する。
【００６５】
つぎに、図２３に示すように、第１マスク８３を除去した後、再び感光膜を塗布し、露光及び現像によりパターニングして半導体基板８１のｎＭＯＳＦＥＴが形成される領域（以下、「ｎＭＯＳ領域」と記す）を露出させる第２マスク８７を形成する。
次いで、第２マスク８７により露出された半導体基板８１にｐ型ドーパントをイオン注入して深いｐ型ウェル８８を形成し、続いてｐ型ドーパントをイオン注入してｐ型ウェル８８より浅いｐ型フィールドストップ層８９を形成する。
次いで、デカボランイオン（Ｂ１０Ｈ１４ ＋）をイオン注入して半導体基板８１の表面から１０ｎｍないし５０ｎｍの深さの非常に浅いｐ型ｎチャネルドープ層９０を形成する。
【００６６】
次に、図２４に示すように、第２マスク８７を除去した後、ｎ型ｐチャネルドープ層８６及びｐ型ｎチャネルドープ層９０の形成のためのイオン注入時のイオン衝突によって発生する半導体基板８１の表面の結晶欠陥を回復させ、注入されたドーパントが結晶内で隣接したシリコン原子と安定な結合を形成するようにしながら、ドーパント拡散を最大に抑制するため、シリコン溶融点（１４１４℃）以下の温度で急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）のような回復アニーリング工程を行う。
【００６７】
好ましくは、急速アニーリング（ＲＴＡ）、またはスパイク急速アニーリング（Ｓ−ＲＴＡ）は、シリコンの溶融点である１４１４℃より低いながら結晶欠陥を回復させることのできる温度、例えば９５０℃乃至１１５０℃の範囲で行う。
結局、ｎ型ｐチャネルドープ層８６とｐ型ｎチャネルドープ層９０とは、各々イオン注入されたドーパントと半導体基板８１内のシリコンとが安定した結合を形成しながら、結晶欠陥が除去された層に改質される。以下、改質されたｎ型ｐチャネルドープ層８６とｐ型ｎチャネルドープ層９０とを図面符号８６Ａ、９０Ａで示す。
【００６８】
回復アニーリング後、結晶欠陥が除去されたｎ型ｐチャネルドープ層８６Ａ及びｐ型ｎチャネルドープ層９０Ａ上に回復アニーリングの時に生成された自然酸化膜（図示せず）を除去するため、水素雰囲気で表面処理工程を行う。この場合、水素雰囲気で表面処理すると、水素（Ｈ２）が自然酸化膜ＳｉＯ２と反応してＨ２Ｏなどに揮発されることによって、自然酸化膜が除去される。
【００６９】
次に、図２５に示すように、自然酸化膜が除去された半導体基板８１、好ましくはｎ型ｐチャネルドープ層８６ａ及びｐ型ｎチャネルドープ層９０Ａ上に同時に選択的エピタキシャル成長法（ＳＥＧ）で５ｎｍ乃至３０ｎｍ厚さのエピ層９１、９２を成長させる。
上述したような回復アニーリングによって、ｎ型ｐチャネルドープ層８６Ａ及びｐ型ｎチャネルドープ層９０Ａが化学的に安定した非常に浅いｎ型ｐチャネルドープ層８６Ｂ及びｐ型ｎチャネルドープ層９０Ｂに活性化されることによって、水素雰囲気での表面処理及びエピ層９１、９２の成長時にも、各々ｎＭＯＳ領域とｐＭＯＳ領域とにはドーパント損失及び再分布が最小化されたＳＳＲデルタドーププロファイルを有するＳＳＲエピチャネル構造が形成される。
【００７０】
次に、図２６に示すように、ＳＳＲエピチャネル構造、例えば、ｎ型ｐチャネルドープ層８６Ｂ及びｐ型ｎチャネルドープ層９０Ｂ上に６５０℃乃至７５０℃の温度範囲でゲート酸化膜９３を形成する。この場合、ゲート酸化膜９３を形成する温度範囲を相対的に低温とするが、その理由は、ｐ型ｎチャネルドープ層９０ｂ内のドーパントの拡散を抑制するためである。
このため、ゲート酸化膜９３には、低温で形成される酸化膜（ＬＴＯ）、窒化酸化膜、高誘電膜、または酸化膜／高誘電膜の積層膜を用い、これらゲート酸化膜９３の形成時に低温で形成する低熱工程を行うことによって、ｐ型ｎチャネルドープ層９０Ｂ内のドーパントの再分布及び拡散を抑制させて、ＳＳＲドーププロファイルを維持させることができる。
【００７１】
例えば、シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、窒化酸化膜は、６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、高誘電率膜は、３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後、６００℃乃至８００℃で急速アニーリングして形成する。そして、高誘電率膜を利用する場合、高誘電率膜の膜質改善のための熱処理を行う場合、最高温度を３００℃乃至７００℃の範囲に制限する。
【００７２】
次いで、ゲート酸化膜９３上にポリシリコン膜９４、金属膜９５及びハードマスク９６の順に積層する。次いで、図示しないゲートマスクを利用してハードマスク９６、金属膜９５、ポリシリコン膜９４を同時にパターニングするか、ハードマスク９６を先にパターニングした後、金属膜９５とポリシリコン膜９４とを同時にパターニングする方法で、ポリシリコン膜９４と金属膜９５との積層構造からなるゲート電極とハードマスク９６からなるゲートパターンを形成する。
【００７３】
ここで、ポリシリコン膜９４上の金属膜９５は、ゲート電極の比抵抗及び高速動作のために採用したものであって、主にタングステン、タングステンシリサイドを用い、ポリシリコン膜と金属膜との間に拡散防止膜（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ）を挿入できる。一方、拡散防止膜には、ＷＮ、ＴｉＮなどを利用する。
次いで、ゲート再酸化（Ｇａｔｅ−ｒｅｏｘｉｄａｔｉｏｎ）工程を行って、ゲート電極を形成するためのエッチング工程の際に損傷されたゲート酸化膜９３を回復させる。この場合、ゲート再酸化工程後、ゲート電極をなすポリシリコン膜９４の側面が所定の厚さに酸化されることによって、ゲート電極の両側壁に酸化物（以下、「側壁酸化物」と記す）９７が形成される。
【００７４】
ここで、ゲート再酸化工程は、ゲート電極をエッチングする時、ゲート酸化膜９３に発生したマイクロトレンチ（ｍｉｃｒｏｔｒｅｎｃｈ）及び損失を回復させ、ゲート酸化膜９３の表面に残留するエッチング残渣を酸化させ、ゲート電極のエッジにあるゲート酸化膜９３の厚さを増加させて信頼性を向上させるための目的として行われている。
一方、ゲート再酸化工程を行う場合において、過度な熱工程によるｐ型ｎチャネルドープ層９０Ｂ内のドーパントの拡散によってＳＳＲドーププロファイルが崩壊されることを防止するため、再酸化工程のような熱酸化工程を急速酸化法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ； ＲＴＯ）で行う場合、その最高温度を７５０℃乃至９５０℃に制限し、加熱炉による熱酸化方法で行う場合、その最高温度を６５０℃乃至８００℃に制限する。
【００７５】
次いで、別の感光膜マスク（図示せず）及びゲート電極をイオン注入マスクにして、ｐＭＯＳ領域に低エネルギーで高い注入量のｐ型ドーパントｐ＋をイオン注入して、ｐ＋ソース／ドレーン拡張領域９８を形成し、ｎＭＯＳ領域に低エネルギーで高い注入量のｎ型ドーパントｎ＋をイオン注入して、ｎ＋ソース／ドレーン拡張領域９９を形成する。この場合、ｎ＋ソース／ドレーン拡張領域９９を形成するためのｎ型ドーパントには、燐（Ｐ）、または砒素（Ａｓ）を用い、ｐ＋ソース／ドレーン拡張領域９８を形成するためのｐ型ドーパントには、ホウ素、またはホウ素化合物を利用する。
次いで、ゲート電極及びハードマスク９６を含む全面にスペーサ用絶縁膜を蒸着した後、スペーサ用絶縁膜をエッチバックして、ゲート電極とハードマスク９６の積層呼構造物の側壁に接するスペーサ１００を形成する。ここで、スペーサ１００は、窒化膜または酸化膜を用いる。
【００７６】
次いで、別の感光膜マスクやゲート電極及びスペーサ１００をイオン注入マスクにして、ｐＭＯＳ領域に高い注入量のｐ型ドーパント（ホウ素、またはホウ素化合物）をイオン注入して、ｐ＋ソース／ドレーン拡張領域９８に電気的に接続されるｐ＋ソース／ドレーン領域１０１を形成し、ｎＭＯＳ領域に高い注入量のｎ型ドーパント（燐、または砒素）をイオン注入して、ｎ＋ソース／ドレーン拡張領域９９に電気的に接続されるｎ＋ソース／ドレーン領域１０２を形成する。この場合、ｎ＋ソース／ドレーン領域１０２とｐ＋ソース／ドレーン領域１０１は、各々ｎ＋ソース／ドレーン拡張領域９９とｐ＋ソース／ドレーン拡張領域９８のイオン注入の深さより深い。
【００７７】
次に、図２７に示すように、ｎ＋ソース／ドレーン領域１０２、ｎ＋ソース／ドレーン拡張領域９９、ｐ＋ソース／ドレーン領域１０１及びｐ＋ソース／ドレーン拡張領域９８内のドーパントを電気的に活性化させるため活性化アニーリングを行うが、活性化アニーリングは、ｐ型ｎチャネルドープ層９０ｂの拡散とｐ＋ソース／ドレーン領域１０１とｐ＋ソース／ドレーン拡張領域９８との接合深さが深くなることを同時に抑制する温度で行う。
好ましく、活性化アニーリングは、６００℃乃至１０００℃の急速アニーリング（ＲＴＡ）、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリング（ＳＲＴＡ）の中から選択される。
上述したように、ゲート再酸化、ゲート電極、ｐ＋ソース／ドレーン拡張領域９８、ｎ＋ソース／ドレーン拡張領域９９、ｐ＋ソース／ドレーン領域１０１、ｎ＋ソース／ドレーン領域１０２の形成工程を熱履歴の低い低熱工程を通して行うと、ドーパントの拡散が抑制されたＳＳＲエピチャネル構造を維持させることができる。
【００７８】
上述した第５の実施例において、ｎ型ｐチャネルドープ層８６Ｂとｐ型ｎチャネルドープ層９０Ｂは、ショットチャネル効果を抑制するパンチストップ層の役割も同時に行う。そして、ｎ型ｐチャネルドープ層８６Ｂとｐ型ｎチャネルドープ層９０Ｂの最大ドープ深さを各々ｐ＋ソース／ドレーン領域１０１とｎ＋ソース／ドレーン領域１０２との接合深さより浅くすることによって、ｐ＋−ｎ接合及びｎ＋−ｐ接合の各々に対する接合キャパシタンス及び接合漏れ電流を減少させる。
【００７９】
図２８は、本発明の第６の実施例に係るＣＭＯＳＦＥＴを示す構造断面図であって、第１ｎ型パンチストップ層１１０、第２ｎ型パンチストップ層１１２、第１ｐ型パンチストップ層１１１と第２ｐ型パンチストップ層１１３とを除外した部分は、第５の実施例の構造と同一である。以下、図２７に示す図面符号をそのまま利用し、同じ部分に対する詳細な説明は省略する。
第５の実施例と同様に、ｐＭＯＳ領域には、燐、または砒素がイオン注入された第１ｎ型パンチストップ層１１０と第１ｎ型パンチストップ層１１０上に成長されたエピ層９１とからなるエピチャネル構造を形成し、ｎＭＯＳ領域には、デカボランイオンがイオン注入された第１ｐ型パンチストップ層１１１と第１ｐ型パンチストップ層１１１上に成長されたエピ層９２とからなるエピチャネル構造が形成される。
【００８０】
そして、ｐ＋ソース／ドレーン拡張領域９８とｎ＋ソース／ドレーン拡張領域９９の下部に各々第２ｎ型パンチストップドープ層１１２と第２ｐ型パンチストップ層１１３とを形成する。この場合、第２ｎ型パンチストップ層１１２は、第１ｎ型パンチストップ層１１０と同じｎ型ドーパント（燐、または砒素）をイオン注入して形成し、第２ｐ型パンチストップ層１１３は、デカボランイオン注入で形成された第１ｐ型パンチストップ層１１１と異なって、ホウ素、またはホウ素化合物イオンをイオン注入して形成する。
ここで、第２ｎ型パンチストップ層１１２と第２ｐ型パンチストップ層１１３は、各々ｐ＋ソース／ドレーン拡張領域９８とｎ＋ソース／ドレーン拡張領域９９との下部に形成するために、ｐ＋ソース／ドレーン領域１０１とｎ＋ソース／ドレーン領域１０２を形成する前にドーパントをイオン注入して形成する。
【００８１】
上述した第２ｐ型パンチストップ層１１３と第２ｎ型パンチストップ層１１２は、ショットチャネル効果を抑制するパンチストップ層であると共に、チャネルドープ層として作用する。
結局、第６の実施例に係るＣＭＯＳＦＥＴは、二重パンチストップ層構造を有する。このような二重パンチストップ層構造を有するＣＭＯＳＦＥＴは、単一パンチストップ層構造に比べてパンチスルー特性に優れている。
【００８２】
図２９は、本発明の第７の実施例に係るＣＭＯＳＦＥＴを示す断面図であって、エレベイティッドソース／ドレーン領域を除外した部分は、第６の実施例の構造と同様である。以下、図２７及び図２８に示す図面符号をそのまま利用し、同じ部分に対する詳細な説明は省略する。
図２９を参照すると、第６の実施例と同様に、ｐＭＯＳ領域では、第１ｎ型パンチストップ層１１０と第２ｎ型パンチストップ層１１２との二重パンチストップ層構造を有し、ｎＭＯＳ領域では、第１ｐ型パンチストップ層１１１と第２ｐ型パンチストップ層１１３との二重パンチストップ層構造を有する。そして、各々ｐ＋ソース／ドレーン領域１０１とｎ＋ソース／ドレーン領域１０２上に追加にエピ層を成長させて、エレベイティッドソース／ドレーン領域１１４、１１５を形成している。
【００８３】
図２９に示す第７の実施例は、デカボランのイオン注入による二重パンチストップ層を備えることによって、パンチスルー特性を向上させると共に、エレベイティッドソース／ドレーン構造を有することによって、ソース／ドレーンの接合抵抗が増加することを抑制するという長所がある。
【００８４】
上述した第１乃至第７の実施例に係るｎＭＯＳＦＥＴとＣＭＯＳＦＥＴを製造する時、ＳＳＲエピチャネル構造を形成した以後に行われる後続の工程中の過度な熱工程によるチャネルドープ層内のドーパントの拡散によって、ＳＳＲドーププロファイルが崩壊されることを防止するため、後続急速アニーリング工程を行う時、最高温度を６００℃乃至１０００℃に制限し、後続のスパイク急速アニーリングを行う時の最高温度を６００℃乃至１１００℃に制限し、後続炉アニーリングを行う時の最高温度を３００℃乃至７５０℃に制限する低熱アニーリング工程を行う。
【００８５】
一方、第１乃至第７の実施例では、ソース／ドレーン拡張領域を有する半導体素子について説明したが、通常のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の半導体素子の製造工程にも適用できる。
【００８６】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００８７】
【発明の効果】
上述した本発明は、デルタドーププロファイルの幅が狭い超薄型ＳＳＲチャネル構造を容易に具現できるので、サーブ１００ｎｍ素子での接合キャパシタンスを低くすることができる効果がある。
そして、低エネルギーホウ素イオン注入によるＳＳＲドープ法に比べて生産性が改善されるので、低コストで高性能の素子製造が可能となり、ＲＤＩ（Ｒａｎｄｏｍ Ｄｏｐａｎｔ Ｉｎｄｕｃｅｄ）によるしきい電圧変動（ｖａｒｉａｔｉｏｎ）を抑制する効果とサーブ１００ｎｍゲート長さのショットチャネル効果を同時に抑制できるので、素子の収率を改善させることのできる効果がある。
【００８８】
そして、チャネル表面地域のドーパント濃度をチャネルドープ層の最大濃度対比１／１０まで低下させることができるので、表面移動度の増加及び駆動電流特性を向上させることのできる効果がある。
そして、超薄型ＳＳＲチャネル構造を容易に具現するので、低しきい電圧を有する低電圧素子及び低消費電力素子を容易に具現できる効果がある。
【図面の簡単な説明】
【図１】従来エピチャネルを有する半導体素子を示す断面図である。
【図２】ＴＥＤ、または熱履歴によるエピチャネルにおけるドーププロファイルの変化を示す図面である。
【図３】極低エネルギーイオン注入とレーザーアニ−リング（ＬＴＡ）によるエピチャネルを有する半導体素子の製造方法を示す工程断面図である。
【図４】極低エネルギーイオン注入とレーザーアニ−リング（ＬＴＡ）によるエピチャネルを有する半導体素子の製造方法を示す工程断面図である。
【図５】１ｋｅＶでホウ素がドープされた試片上に選択的にエピ成長で形成されたＳＳＲエピチャネルドーププロファイルを示す図面である。
【図６】５ｋｅＶでホウ素がドープされた試片上に選択的にエピ成長で形成されたＳＳＲエピチャネルドーププロファイルを示す図面である。
【図７】ホウ素イオン、ＢＦ２ ＋、Ｂ１０Ｈ１４ ＋がシリコン基板にイオン注入された時の基板内のホウ素濃度分布を示すグラフである。
【図８】Ｂ１０Ｈ１４ ＋とＢＦ２ ＋を殆ど同じ深さにイオン注入した時のホウ素濃度分布を示すグラフである。
【図９】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１０】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１１】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１２】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１３】本発明の第１の実施例に係るｎＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１４】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１５】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１６】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１７】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１８】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図１９】本発明の第２の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２０】本発明の第３の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【図２１】本発明の第４の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【図２２】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２３】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２４】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２５】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２６】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２７】本発明の第５の実施例に係るＣＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【図２８】本発明の第６の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【図２９】本発明の第７の実施例に係るＣＭＯＳＦＥＴの素子断面図である。
【符号の説明】
３１ 半導体基板
３２ フィールド酸化膜
３３ ｐ型ウェル
３４ ｐ型フィールドストップ層
３５ ｐ型ｎチャネルドープ層
３６ エピ層
３７ ゲート酸化膜
３８ ゲート電極
３９ ｎ＋ソース／ドレーン拡張領域
４０ スペーサ
４１ ｎ＋ソース／ドレーン領域
Claims (10)
- 半導体基板内にホウ素またはホウ素化合物をドーパントとして用いてウェルを形成するステップと、
前記ウェル内の前記半導体基板の表面下部にデカボランをイオン注入して第１パンチストップ層を形成するステップと、
前記半導体基板の溶融点より低い第１温度で第１アニーリングを行うステップと、
前記第１パンチストップ層上にエピ層を形成するステップと、
前記エピ層上に前記第１温度より低い第２温度範囲でゲート酸化膜を形成し、前記ゲート酸化膜上にゲート電極を形成するステップと、
前記ゲート電極の両側エッジに整列される第１ソース／ドレーン領域を形成するステップと、
前記第１ソース／ドレーン領域の下部に前記ウェルと同じドーパントとしてホウ素またはホウ素化合物をイオン注入して、第２パンチストップ層を形成するステップと、
前記第１ソース／ドレーン領域に接続しながら前記第１ソース／ドレーン領域より深い第２ソース／ドレーン領域を形成するステップと、
前記第１及び第２パンチストップ層の拡散を抑制する温度で第２アニーリングを行うことによって、前記第１及び第２ソース／ドレーン領域内ドーパントを活性化させるステップと、を含んでなることを特徴とするデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。 - 前記ウェルを形成した後、
前記ウェルの上部に前記ウェルと同じ導電型のフィールドストップ層を形成するステップをさらに含むことを特徴とする請求項１に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。 - 前記第１アニーリングは、急速アニーリング、またはスパイク急速アニーリングの中から選択される一つで行われることを特徴とする請求項１に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記第２アニーリングは、６００℃乃至１０００℃の急速アニーリング、３００℃乃至７５０℃の炉アニーリング、または６００℃乃至１１００℃のスパイク急速アニーリングの中から選択される一つで行われることを特徴とする請求項１に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記ゲート酸化膜とゲート電極とを順に形成するステップは、前記ゲート電極の形成後に露出される前記ゲート酸化膜と前記ゲート電極とを再酸化させるステップをさらに含むことを特徴とする請求項１に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記再酸化させるステップは、急速酸化法により行われ、その最高温度を７５０℃乃至９５０℃に制限することを特徴とする請求項５に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記再酸化させるステップは、加熱炉による熱酸化法によりなされ、その最高温度を６５０℃乃至８００℃に制限することを特徴とする請求項５に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記ゲート酸化膜を形成するステップは、シリコン熱酸化膜、窒化酸化膜、高誘電率膜、またはシリコン熱酸化膜と高誘電率膜の積層膜の中から選択されるいずれか一つにより形成することを特徴とする請求項１に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記シリコン熱酸化膜は、６５０℃乃至７５０℃の温度で形成し、前記窒化酸化膜は、６５０℃乃至７５０℃の温度でシリコン熱酸化膜を形成した後、前記シリコン熱酸化膜を窒素プラズマ、またはアンモニアプラズマ処理して形成し、前記高誘電率膜は、３００℃乃至６５０℃の温度で蒸着した後、４００℃乃至７００℃で炉アニーリングして形成するか、または３００℃乃至６５０℃の温度で蒸着した後、６００℃乃至８００℃で急速アニーリングして形成することを特徴とする請求項８に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
- 前記第２ソース／ドレーン領域上に第３ソース／ドレーン領域を選択的にエピタキシャル成長させるステップをさらに含むことを特徴とする請求項１に記載のデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0027616A KR100410574B1 (ko) | 2002-05-18 | 2002-05-18 | 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법 |
| KR2002-027616 | 2002-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338622A JP2003338622A (ja) | 2003-11-28 |
| JP4553173B2 true JP4553173B2 (ja) | 2010-09-29 |
Family
ID=29417435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002382563A Expired - Fee Related JP4553173B2 (ja) | 2002-05-18 | 2002-12-27 | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6753230B2 (ja) |
| JP (1) | JP4553173B2 (ja) |
| KR (1) | KR100410574B1 (ja) |
| CN (1) | CN1307696C (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7087480B1 (en) * | 2002-04-18 | 2006-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to make high-k transistor dielectrics |
| KR101094952B1 (ko) * | 2003-12-19 | 2011-12-15 | 주식회사 하이닉스반도체 | 초박형 에피채널을 갖는 반도체소자의 제조 방법 |
| KR100597460B1 (ko) * | 2003-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 및제조방법 |
| US7256465B2 (en) * | 2004-01-21 | 2007-08-14 | Sharp Laboratories Of America, Inc. | Ultra-shallow metal oxide surface channel MOS transistor |
| US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7268049B2 (en) * | 2004-09-30 | 2007-09-11 | International Business Machines Corporation | Structure and method for manufacturing MOSFET with super-steep retrograded island |
| WO2006047061A2 (en) * | 2004-10-22 | 2006-05-04 | Semequip Inc. | Use of defined compounds for the manufacture of a medicament for preventing/ treating diseases resulting from somatic mutation |
| US7192834B2 (en) * | 2005-02-23 | 2007-03-20 | Macronix International Co., Ltd | LDMOS device and method of fabrication of LDMOS device |
| JP2006245338A (ja) * | 2005-03-03 | 2006-09-14 | Nec Electronics Corp | 電界効果型トランジスタの製造方法 |
| US20060292762A1 (en) * | 2005-06-22 | 2006-12-28 | Epion Corporation | Replacement gate field effect transistor with germanium or SiGe channel and manufacturing method for same using gas-cluster ion irradiation |
| US20070069309A1 (en) * | 2005-09-26 | 2007-03-29 | Richard Lindsay | Buried well for semiconductor devices |
| US20070212861A1 (en) * | 2006-03-07 | 2007-09-13 | International Business Machines Corporation | Laser surface annealing of antimony doped amorphized semiconductor region |
| US7342244B2 (en) * | 2006-07-19 | 2008-03-11 | Tokyo Electron Limited | Spintronic transistor |
| JP2009188210A (ja) * | 2008-02-06 | 2009-08-20 | Panasonic Corp | 不純物活性化熱処理方法及び熱処理装置 |
| KR100973274B1 (ko) * | 2008-04-28 | 2010-07-30 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US7855110B2 (en) * | 2008-07-08 | 2010-12-21 | International Business Machines Corporation | Field effect transistor and method of fabricating same |
| CN102165561A (zh) * | 2008-09-25 | 2011-08-24 | 应用材料股份有限公司 | 使用十八硼烷自我非晶体化注入物的无缺陷接点形成 |
| JP4911158B2 (ja) * | 2008-10-30 | 2012-04-04 | ソニー株式会社 | 半導体装置および固体撮像装置 |
| US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| CN102640274B (zh) * | 2009-09-30 | 2016-05-11 | 三重富士通半导体股份有限公司 | 电子装置和系统及用于制造和使用该电子装置和系统的方法 |
| KR101104947B1 (ko) * | 2009-10-28 | 2012-01-12 | 삼현테크 주식회사 | 슬라이딩 장치 및 이의 조립방법과 이를 갖춘 전자기기 |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| TWI469368B (zh) * | 2010-11-17 | 2015-01-11 | Intevac Inc | 在太陽能電池製造中供固態磊晶成長之直流電離子注入 |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| CN102842616B (zh) * | 2011-06-20 | 2015-06-24 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) * | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| KR101891373B1 (ko) | 2011-08-05 | 2018-08-24 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| CN102956465A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极和mos晶体管的形成方法 |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| JP6068491B2 (ja) | 2011-11-08 | 2017-01-25 | インテヴァック インコーポレイテッド | 基板処理システムおよび基板処理方法 |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| CN103377947B (zh) * | 2012-04-28 | 2016-05-11 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| WO2014071049A2 (en) | 2012-10-31 | 2014-05-08 | Suvolta, Inc. | Dram-type device with low variation transistor peripheral circuits, and related methods |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| TWI570745B (zh) | 2012-12-19 | 2017-02-11 | 因特瓦克公司 | 用於電漿離子植入之柵極 |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
| US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
| US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| US10256152B2 (en) | 2017-07-24 | 2019-04-09 | Globalfoundries Inc. | Methods of making FinFET device comprising a piezoelectric liner for generating a surface charge |
| JP7038558B2 (ja) | 2018-02-05 | 2022-03-18 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068501A (ja) * | 1998-08-25 | 2000-03-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002009170A (ja) * | 2000-06-22 | 2002-01-11 | Asahi Kasei Microsystems Kk | アナログ回路及びその製造方法 |
| JP2002025972A (ja) * | 2000-07-04 | 2002-01-25 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
| JP2003179156A (ja) * | 2001-12-10 | 2003-06-27 | Sharp Corp | 半導体装置の製造方法、並びに半導体装置、スタティック型ランダムアクセスメモリ装置及び携帯電子機器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0606114A1 (en) * | 1989-08-11 | 1994-07-13 | Seiko Instruments Inc. | Method of producing field effect transistor |
| US5917219A (en) * | 1995-10-09 | 1999-06-29 | Texas Instruments Incorporated | Semiconductor devices with pocket implant and counter doping |
| JP3749924B2 (ja) * | 1996-12-03 | 2006-03-01 | 富士通株式会社 | イオン注入方法および半導体装置の製造方法 |
| KR100232197B1 (ko) * | 1996-12-26 | 1999-12-01 | 김영환 | 반도체 소자의 제조 방법 |
| JPH11103050A (ja) * | 1997-09-29 | 1999-04-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4109364B2 (ja) * | 1998-11-30 | 2008-07-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2000307015A (ja) * | 1999-04-22 | 2000-11-02 | Oki Electric Ind Co Ltd | デュアルゲートｃｍｏｓｆｅｔの製造方法 |
| KR100332107B1 (ko) * | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 제조 방법 |
| US6444550B1 (en) * | 1999-08-18 | 2002-09-03 | Advanced Micro Devices, Inc. | Laser tailoring retrograde channel profile in surfaces |
| US6426279B1 (en) * | 1999-08-18 | 2002-07-30 | Advanced Micro Devices, Inc. | Epitaxial delta doping for retrograde channel profile |
| US6365475B1 (en) * | 2000-03-27 | 2002-04-02 | United Microelectronics Corp. | Method of forming a MOS transistor |
| KR100522758B1 (ko) * | 2000-06-28 | 2005-10-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100372645B1 (ko) * | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 에스오아이 소자의 제조방법 |
-
2002
- 2002-05-18 KR KR10-2002-0027616A patent/KR100410574B1/ko not_active IP Right Cessation
- 2002-12-27 JP JP2002382563A patent/JP4553173B2/ja not_active Expired - Fee Related
- 2002-12-30 US US10/330,087 patent/US6753230B2/en not_active Expired - Fee Related
-
2003
- 2003-02-10 CN CNB031025277A patent/CN1307696C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068501A (ja) * | 1998-08-25 | 2000-03-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002009170A (ja) * | 2000-06-22 | 2002-01-11 | Asahi Kasei Microsystems Kk | アナログ回路及びその製造方法 |
| JP2002025972A (ja) * | 2000-07-04 | 2002-01-25 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
| JP2003179156A (ja) * | 2001-12-10 | 2003-06-27 | Sharp Corp | 半導体装置の製造方法、並びに半導体装置、スタティック型ランダムアクセスメモリ装置及び携帯電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1458675A (zh) | 2003-11-26 |
| US6753230B2 (en) | 2004-06-22 |
| JP2003338622A (ja) | 2003-11-28 |
| CN1307696C (zh) | 2007-03-28 |
| KR100410574B1 (ko) | 2003-12-18 |
| US20030215991A1 (en) | 2003-11-20 |
| KR20030089764A (ko) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4553173B2 (ja) | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 | |
| KR100464935B1 (ko) | 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법 | |
| US6881987B2 (en) | pMOS device having ultra shallow super-steep-retrograde epi-channel with dual channel doping and method for fabricating the same | |
| KR100414736B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| US9768074B2 (en) | Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants | |
| US6638802B1 (en) | Forming strained source drain junction field effect transistors | |
| JPH1079506A (ja) | 半導体装置およびその製造方法 | |
| US20060284249A1 (en) | Impurity co-implantation to improve transistor performance | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| JP2005524243A (ja) | シリサイドを使用する金属ゲート電極およびこれを形成する方法 | |
| JP2008071814A (ja) | 半導体装置及びその製造方法 | |
| KR20020016497A (ko) | 절연 게이트형 전계효과 트랜지스터 및 그 제조방법 | |
| US6380021B1 (en) | Ultra-shallow junction formation by novel process sequence for PMOSFET | |
| KR20050050714A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| JP2003203927A (ja) | 半導体デバイスの製造方法 | |
| US20020006706A1 (en) | Semiconductor device and method of manufacturing seciconductor device | |
| US11488871B2 (en) | Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate | |
| JP3425883B2 (ja) | 半導体装置の製造方法 | |
| JP3161406B2 (ja) | 半導体装置の製造方法 | |
| JPH11243065A (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| KR101094952B1 (ko) | 초박형 에피채널을 갖는 반도체소자의 제조 방법 | |
| KR20050007664A (ko) | 반도체 소자의 제조방법 | |
| KR100460757B1 (ko) | 이중 도핑 구조의 초박형 에피채널 반도체 소자의 제조 방법 | |
| KR100567030B1 (ko) | 트랜지스터 제조 방법 | |
| KR20020019462A (ko) | 반도체 디바이스 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |