KR20050007664A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20050007664A KR20050007664A KR1020030047206A KR20030047206A KR20050007664A KR 20050007664 A KR20050007664 A KR 20050007664A KR 1020030047206 A KR1020030047206 A KR 1020030047206A KR 20030047206 A KR20030047206 A KR 20030047206A KR 20050007664 A KR20050007664 A KR 20050007664A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- substrate
- ion implantation
- ldd
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 239000002210 silicon-based material Substances 0.000 claims abstract description 3
- 238000010405 reoxidation reaction Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 13
- 230000004888 barrier function Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 소자분리막에 의해 한정된 실리콘 기판의 액티브 영역 상에 실리콘 재질의 게이트를 형성하는 단계와, 상기 게이트 및 기판 내에 산화 속도를 늦춰주는 N2 이온주입을 수행하는 단계와, 상기 게이트 형성시의 식각 데미지를 제거해주기 위해 게이트 재산화 공정을 수행하여 기판 표면 및 게이트 표면에 제1두께로 산화막을 성장시킴과 동시에 상기 게이트 측벽에 상기 제1두께 보다 두꺼운 제2두께로 산화막을 성장시키는 단계와, 상기 기판 결과물에 LDD 이온주입을 수행하는 단계와, 상기 기판 결과물 상에 질화막을 증착하는 단계와, 상기 질화막과 산화막을 블랭킷 식각하여 게이트의 양측벽에 스페이서를 형성하는 단계와, 상기 기판 전면에 소오스/드레인 이온주입을 수행하는 단계와, 상기 기판 결과물을 어닐링하여 게이트 양측의 기판 표면 내에 LDD 영역을 갖는 소오스/드레인 영역을 형성하는 단계를 포함한다. 본 발명에 따르면, N 이온주입 및 게이트 재산화 공정을 통해 게이트 폴리 측벽에서 산화막이 상대적으로 두껍게 성장되도록 하고, 이를 LDD 이온주입시의 이온주입 장벽으로 이용함으로써, 단채널효과 및 역단채널효과를 효과적으로 개선시킬 수 있으며, 특히, 단위 공정들이 생략 가능하도록 만듦으로써 공정 단순화를 이룰 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 단채널효과(short channel effect)를 개선하면서 공정 단순화를 이룰 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 특성 및 공정 신뢰성을 확보하기 위한 다양한 기술들이 제안되고 있다. 특히, 0.13㎛ 및 0.15㎛급 소자를 제조함에 있어서 pMOS에서는 단채널효과(short channel effect)가 큰 문제가 되고 있는 바, 이를 해결할 수 있는 다양한 기술들이 제안되고 있다.
한 예로, 단채널효과를 억제하기 위해 초저 에너지(ultra low energy) 이온주입기 및 스파이크 급속열처리(spike RTA) 등 저온 활성화 장비를 이용하고 있다. 그러나, 이들 만으로는 현재의 소자 특성을 만족시키기란 쉽지 않다.
이와 같은 기술적 한계를 극복하기 위한 한가지 방법으로 노치드 트랜지스터 (notched transistor) 구조가 제안되었으며, ["A 100㎚ CMOS technology sidewall-notched 40㎚ transistor and SiC-capped Cu-/VLK interconnects for high performance microprocessor application" VLSI Technolpgy Digest of Technical Paper 2002 Symposium, 2002 pp 66-67, T.Sugii, et al.]에 이를 이용하여 40㎚ pMOS 를 제조하는 방법이 발표되었다.
상기 문헌에 따르면, 도 1에 도시된 바와 같은 노치드 트랜지스터 구조를 이용하여 실질적인 게이트 CD(critical dimension)를 증대시킴으로써 LDD 이온주입 및 후속 열처리시에 소오스-드레인간의 펀치스루(punchthrough)를 막을 수 있으며, 그래서, 0.13㎛ 및 0.15㎛급 소자를 안정적으로 제조할 수 있다.
그러나, 전술한 방법을 자세하게 도시하고 설명하지는 않았지만, 그 제조시, 박막 산화막과 박막 질화막의 증착, 질화막 에치백 및 산화막 습식 식각 공정 등 추가 공정이 많기 때문에 전체 공정 절차가 복잡해지는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서,단채널효과를 개선하면서도 공정 단순화를 이룰 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1은 노치드 트랜지스터 구조를 도시한 사진.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘 기판 2 : 소자분리막
3 : 게이트산화막 4 : 폴리실리콘막
5 : 게이트 6 : 산화막
7 : 스페이서 8 : 소오스/드레인 영역
상기와 같은 목적을 달성하기 위하여, 본 발명은, 소자분리막에 의해 한정된 실리콘 기판의 액티브 영역 상에 실리콘 재질의 게이트를 형성하는 단계; 상기 게이트 및 기판 내에 산화 속도를 늦춰주는 N2 이온주입을 수행하는 단계; 상기 게이트 형성시의 식각 데미지를 제거해주기 위해 게이트 재산화 공정을 수행하여 기판 표면 및 게이트 표면에 제1두께로 산화막을 성장시킴과 동시에 상기 게이트 측벽에 상기 제1두께 보다 두꺼운 제2두께로 산화막을 성장시키는 단계; 상기 기판 결과물에 LDD 이온주입을 수행하는 단계; 상기 기판 결과물 상에 질화막을 증착하는 단계; 상기 질화막과 산화막을 블랭킷 식각하여 게이트의 양측벽에 스페이서를 형성하는 단계; 상기 기판 전면에 소오스/드레인 이온주입을 수행하는 단계; 및 상기 기판 결과물을 어닐링하여 게이트 양측의 기판 표면 내에 LDD 영역을 갖는 소오스/드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 N 이온주입은 소오스로서 N+ 또는 N2+를 이용하여 수행하며, N2+ 이온주입은 에너지를 100keV 이하로 하면서 도우즈량을 5E13∼3E15원자/㎤로 하여 수행한다.
또한, 본 발명의 방법은 상기 LDD 이온주입을 수행하는 단계 후, 그리고, 상기 스페이서를 형성하는 단계 전, 데미지를 제거하기 위한 RTP(Rapid Thermal Process)를 추가로 수행할 수 있다.
본 발명에 따르면, N 이온주입 및 게이트 재산화 공정을 통해 게이트 폴리 측벽에서 산화막이 상대적으로 두껍게 성장되도록 하고, 이를 LDD 이온주입시의 이온주입 장벽으로 이용함으로써, 단채널효과 및 역단채널효과를 효과적으로 개선시킬 수 있으며, 특히, 단위 공정들이 생략 가능하도록 만듦으로써 공정 단순화를 이룰 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
본 발명은 N이 함유된 실리콘의 산화 속도가 그렇지 않은 실리콘의 산화 속도 보다 느리다는 성질을 이용하여, 게이트 형성후에 N을 이온주입하여 후속하는 게이트 재산화 공정시 기판 액티브 영역 보다 게이트 폴리의 측벽에서 더 두껍게 산화막 성장이 이루어지도록 하며, 그리고, 이렇게 상대적으로 두껍게 성장된 게이트 폴리 측벽의 산화막을 마스크로 이용하여 후속하는 이온주입 공정을 진행한다.
이 경우, 본 발명의 방법은 게이트 측벽에 별도의 스페이서 형성을 위한 산화막을 증착하지 않아도 되므로, 종래와 비교해서 공정 단순화를 이룰 수 있다.
특히, 게이트 폴리의 측벽에 형성된 산화막을 마스크로 이용하는 바, LDD 이온주입시에 이온주입을 깊게, 또한, 많은 양을 이온주입해도 단채널효과에 상대적으로 강해지게 된다.
아울러, 일반적인 방법을 사용할 경우, 포켓 이온주입시 게이트 밑 영역의 웰 농도가 국부적으로 높아짐으로써 역단채널효과(reverse short channel effect)가 일어나게 되지만, 본 발명의 방법은 이러한 역단채널효과 또한 줄일 수 있다.
자세하게, 이하에서는 도 2a 내지 도 2d를 참조해서 본 발명에 따른 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
도 2a를 참조하면, 실리콘 기판(1)의 필드 영역에 얕은 트렌치 분리(Shallow Trench Isolation) 공정에 따라 소자분리막(2)을 형성한 후, 기판(1) 내에 웰 이온주입 및 채널 이온주입을 차례로 수행한다.
그런다음, 기판(1)의 전면 상에 차례로 게이트산화막(3)과 폴리실리콘막(4)을 형성한 후, 이들을 식각하여 소자분리막(2)에 의해 한정된 기판 액티브 영역 상에 게이트(5)를 형성한다.
이어서, 상기 기판 결과물 전면에 수직으로 N을 이온주입한다. 이때, 상기 N 이온주입은 N+ 또는 N2+를 모두 이용할 수 있으며, N2+ 기준으로 에너지를 100keV 이하로 하면서 도우즈량을 5E13∼3E15원자/㎤ 정도로 하여 수행한다.
도 2b를 참조하면, 게이트 식각시의 식각 데미지를 제거하기 위해 기판 결과물에 대해 게이트 재산화(gate reoxidation) 공정을 진행한다. 여기서, 상기 게이트 재산화 공정으로 인해 기판 액티브 표면 및 게이트 표면에는 산화막(6)이 형성되며, 이때, 실리콘의 산화 속도는 N 이온을 함유한 경우에 느리다는 성질에 따라 기판 액티브 영역의 표면 및 게이트 상부 표면에서는 산화막(6)이 상대적으로 얇게 성장되는 반면, N2 이온주입시 상대적으로 N 이온이 적게 이온주입되거나 이온주입되지 못한 게이트(5)의 측벽에서는 산화막(6)이 상대적으로 두껍게 성장된다.
한편, 상기 게이트 재산화의 결과로 게이트의 측벽 일부가 산화되고, 이는게이트로 작용하지 않는 바, 실질적으로 게이트 CD는 감소하게 되며, 그래서, 리소그라피 툴로 디파인할 수 있는 것 보다 작은 미세 CD의 게이트, 즉, 소자를 구현할 수 있게 된다.
도 2c를 참조하면, 게이트(5)의 측벽에 상대적으로 두껍게 성장된 산화막(6)이 성장된 상태로 LDD 이온주입을 수행한다. 여기서, 상기 산화막(6)은 게이트 측벽에서는 두껍고 LDD 영역, 즉, 기판 표면에서는 얇기 때문에, 이온주입된 도펀트들이 측면 확산되더라도 소오스와 드레인간의 펀치스루 마진을 갖게 할 수 있으며, 아울러, 이온주입 에너지를 높이지 않아도 되어 도펀트 프로파일(dopant profile)을 정확하고 가파르게(steep) 제어할 수 있다.
이어서, 상기 LDD 이온주입이 수행된 기판 결과물에 대해 RTP(Rapid Thermal Process)를 수행한다. 이때, 상기 RTP는 후속 스페이서 물질 증착시 이온주입에 의해 형성된 결함에 의한 도펀트의 TED(Trasient Enhanced Diffusion) 현상을 막기 위한 것으로, 생략 가능하다.
도 2d를 참조하면, 스페이서 형성을 위해 필요한 질화막을 증착한다. 그런다음, 질화막 및 산화막을 블랭킷 식각하여 게이트(5)의 양측벽에 스페이서(7)를 형성한다. 그런다음, 상기 기판 전면에 소오스/드레인 이온주입을 수행하고, 연이어, 어닐링을 행하여 스페이서(7)를 포함한 게이트 양측의 기판 표면에 LDD 영역을 갖는 소오스/드레인 영역(8)을 형성한다.
이후, 공지된 일련의 후속 공정들을 진행하여 본 발명의 반도체 소자를 완성한다.
이상에서와 같이, 본 발명은 게이트 형성후에 N 이온주입을 행하여 후속하는 게이트 재산화 공정에서 게이트 폴리 측벽에서 산화막이 두껍게 성장되도록 하고, 이를 LDD 이온주입시의 이온주입 장벽으로 이용함으로써, 단채널효과 및 역단채널효과를 효과적으로 개선시킬 수 있으며, 특히, 단위 공정들을 일부 생략함으로써 공정 단순화를 이룰 수 있다.
또한, 본 발명은 실질적인 게이트 CD를 산화를 이용해서 줄일 수 있으므로, 상대적으로 더 큰 게이트 CD를 디파인하는 리소그라피 장비로도 더 작은 CD의 소자를 구현할 수 있으며, 그래서, 고집적 소자의 제조에 유용하게 적용할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 소자분리막에 의해 한정된 실리콘 기판의 액티브 영역 상에 실리콘 재질의 게이트를 형성하는 단계;상기 게이트 및 기판 내에 산화 속도를 늦춰주는 N 이온주입을 수행하는 단계;상기 게이트 형성시의 식각 데미지를 제거해주기 위해 게이트 재산화 공정을 수행하여 기판 표면 및 게이트 표면에 제1두께로 산화막을 성장시킴과 동시에 상기 게이트 측벽에 상기 제1두께 보다 두꺼운 제2두께로 산화막을 성장시키는 단계;상기 기판 전면에 LDD 이온주입을 수행하는 단계;상기 기판 결과물 상에 질화막을 증착하는 단계;상기 질화막과 산화막을 블랭킷 식각하여 게이트의 양측벽에 스페이서를 형성하는 단계;상기 기판 전면에 소오스/드레인 이온주입을 수행하는 단계; 및상기 기판 결과물을 어닐링하여 게이트 양측의 기판 표면 내에 LDD 영역을 갖는 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 N 이온주입은 소오스로서 N+ 또는 N2+를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서, 상기 N2+ 이온주입은 에너지를 100keV 이하로 하면서 도우즈량을 5E13∼3E15원자/㎤로 하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 LDD 이온주입을 수행하는 단계 후, 그리고, 상기 산화막 스페이서를 형성하는 단계 전, RTP(Rapid Thermal Process)를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047206A KR101006506B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047206A KR101006506B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050007664A true KR20050007664A (ko) | 2005-01-21 |
| KR101006506B1 KR101006506B1 (ko) | 2011-01-07 |
Family
ID=37221007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030047206A KR101006506B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101006506B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142332B1 (ko) * | 2005-12-01 | 2012-05-17 | 에스케이하이닉스 주식회사 | 모스펫 소자의 제조방법 |
| CN111276389A (zh) * | 2020-02-14 | 2020-06-12 | 上海华虹宏力半导体制造有限公司 | Bcd工艺中形成衬垫氧化层的方法 |
| CN113555318A (zh) * | 2021-09-22 | 2021-10-26 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN117371258A (zh) * | 2023-12-08 | 2024-01-09 | 深圳基本半导体有限公司 | 一种离子注入沟道效应抑制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261879A (ja) * | 1987-04-20 | 1988-10-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| KR960036021A (ko) * | 1995-03-21 | 1996-10-28 | 김주용 | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 |
| KR100564795B1 (ko) * | 2002-12-30 | 2006-03-27 | 동부아남반도체 주식회사 | 반도체 소자 제조방법 |
-
2003
- 2003-07-11 KR KR1020030047206A patent/KR101006506B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142332B1 (ko) * | 2005-12-01 | 2012-05-17 | 에스케이하이닉스 주식회사 | 모스펫 소자의 제조방법 |
| CN111276389A (zh) * | 2020-02-14 | 2020-06-12 | 上海华虹宏力半导体制造有限公司 | Bcd工艺中形成衬垫氧化层的方法 |
| CN113555318A (zh) * | 2021-09-22 | 2021-10-26 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN113555318B (zh) * | 2021-09-22 | 2021-12-14 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN117371258A (zh) * | 2023-12-08 | 2024-01-09 | 深圳基本半导体有限公司 | 一种离子注入沟道效应抑制方法 |
| CN117371258B (zh) * | 2023-12-08 | 2024-04-30 | 深圳基本半导体有限公司 | 一种离子注入沟道效应抑制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101006506B1 (ko) | 2011-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707062B2 (en) | Transistor in a semiconductor device with an elevated channel and a source drain | |
| JP4597531B2 (ja) | チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法 | |
| JP4553173B2 (ja) | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 | |
| US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| JP2003188373A (ja) | 半導体装置およびその製造方法 | |
| KR20020016497A (ko) | 절연 게이트형 전계효과 트랜지스터 및 그 제조방법 | |
| KR100948939B1 (ko) | 소스/드레인 확장부에서 도판트의 확산 유출을 방지하기위한 실리콘 산화물 라이너의 이온 주입 | |
| US7910422B2 (en) | Reducing gate CD bias in CMOS processing | |
| US6294432B1 (en) | Super halo implant combined with offset spacer process | |
| US6683356B2 (en) | Semiconductor device with oxygen doped regions | |
| KR101006506B1 (ko) | 반도체 소자의 제조방법 | |
| US7033879B2 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| US20050247976A1 (en) | Notched spacer for CMOS transistors | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR101013544B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070070457A (ko) | 반도체 소자의 제조방법 | |
| US20040238858A1 (en) | Semiconductor device and a method of manufacturing the same | |
| KR20030050196A (ko) | 반도체 소자의 제조 방법 | |
| KR20020095698A (ko) | 반도체소자의 저접합 형성방법 | |
| KR20020053397A (ko) | 반도체 소자의 소스/드레인 ｌｄｄ 구조 형성방법 | |
| KR20050070883A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR20030049362A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |