CN111276389A - Bcd工艺中形成衬垫氧化层的方法 - Google Patents

Bcd工艺中形成衬垫氧化层的方法 Download PDF

Info

Publication number
CN111276389A
CN111276389A CN202010093218.1A CN202010093218A CN111276389A CN 111276389 A CN111276389 A CN 111276389A CN 202010093218 A CN202010093218 A CN 202010093218A CN 111276389 A CN111276389 A CN 111276389A
Authority
CN
China
Prior art keywords
oxide layer
layer
hard mask
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010093218.1A
Other languages
English (en)
Inventor
吴亚贞
刘宪周
令海阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010093218.1A priority Critical patent/CN111276389A/zh
Publication of CN111276389A publication Critical patent/CN111276389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种BCD工艺中形成衬垫氧化层的方法，包括：提供一衬底，所述衬底上形成有第一氧化层；形成依次堆叠的场氧化层及硬掩膜层；对所述场氧化层执行刻蚀工艺以得到场板；利用酸性溶剂去除暴露的所述第一氧化层并露出所述衬底；以及形成与所述场板底部的所述第一氧化层处于同层高度的第二氧化层，其中，所述第二氧化层和所述第一氧化层构成衬垫氧化层。去除暴露的并被损伤的所述第一氧化层并在去除掉的所述第一氧化层的位置上沉积第二氧化层，从而得到了厚度均匀的、致密的所述衬垫氧化层，使得所述衬垫氧化层后续能够形成稳定的工艺窗口，从而更有利于后续从该工艺窗口对衬底进行离子注入以形成高压阱区，为后续工艺提供了良好的前段工艺。

Description

BCD工艺中形成衬垫氧化层的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种BCD工艺中形成衬垫氧化层的方法。
背景技术
BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor，BJT)，互补型金属氧化物半导体(CMOS)和扩散金属氧化物半导体(DMOS)器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成进了开关速度很快的DMOS功率器件。由于DMOS同时具有高速和大电流能力的特性，耐压通常也较高，因而用BCD工艺制造的电源管理芯片能工作在高频、高压和大电流下，是制造高性能电源芯片的理想工艺。
目前，在BCD工艺中形成衬垫氧化层方法通常是：提供一衬底，衬底表面形成有氧化材料层；对所述氧化材料层进行离子注入以使所述衬底中形成有源区；去除所述氧化材料层并在衬底上形成衬垫氧化层。通常所述衬垫氧化层形成之后，衬垫氧化层上还需要形成场氧化层以及硬掩膜层。该衬垫氧化层用于保护其下的半导体衬底，避免了在后续刻蚀硬掩膜层以及场氧化层时半导体衬底表面被误损伤的情况。
但是，目前在BCD工艺中，在刻蚀场氧化层之后，所述衬垫氧化层被误损伤而导致所述衬垫氧化层的厚度以及性能存在不稳定的情况，导致所述衬垫氧化层后续不能形成稳定的工艺窗口，从而影响了后续从该工艺窗口对衬底进行离子注入以形成高压阱区的进程，对后续工艺产生不良影响，甚至可能造成半导体器件的温度电压不稳定。
发明内容
本发明的目的在于提供一种BCD工艺中形成衬垫氧化层的方法，以解决衬垫氧化层性能不稳定的问题。
为解决上述技术问题，本发明提供一种BCD工艺中形成衬垫氧化层的方法，包括：
提供一衬底，所述衬底上形成有第一氧化层；
形成依次堆叠的场氧化层及硬掩膜层，所述场氧化层覆盖所述第一氧化层，所述硬掩膜层覆盖所述场氧化层；
在所述硬掩膜层上形成一光刻胶层，并对所述光刻胶层执行光刻工艺以得到图案化的光刻胶层；
利用图案化的光刻胶层为第一掩膜对所述硬掩膜层执行刻蚀工艺以得到图案化的硬掩膜层；
利用所述图案化的光刻胶层及所述图案化的硬掩膜层为第二掩膜，对所述场氧化层执行刻蚀工艺并暴露出所述第一氧化层以得到场板；
利用酸性溶剂去除暴露的所述第一氧化层并露出所述衬底；以及，
形成第二氧化层，所述第二氧化层覆盖暴露的所述衬底，其中，所述第二氧化层和位于所述场板底部的所述第一氧化层构成衬垫氧化层。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，通过热氧化工艺形成所述第二氧化层。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，采用热氧化工艺形成所述第二氧化层的温度为700℃～1000℃，通入的氧气的流量为3SLM～6SLM。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，形成的所述第二氧化层的上表面与所述场板底部的所述第一氧化层的上表面齐平，且所述第一氧化层的厚度与所述第二氧化层的厚度相同。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，所述第二氧化层的厚度为
Figure BDA0002384413850000021
所述衬垫氧化层的厚度为
Figure BDA0002384413850000022
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，利用图案化的光刻胶层为第一掩膜对所述硬掩膜层执行干法刻蚀工艺以得到图案化的硬掩膜层。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，利用所述图案化的光刻胶层及所述图案化的硬掩膜层为第二掩膜，对所述场氧化层执行湿法刻蚀工艺以得到场板。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，利用氢氟酸去除暴露的所述第一氧化层。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，在对所述场氧化层执行刻蚀工艺以得到场板之后、利用酸性溶剂去除暴露的所述第一氧化层之前，所述BCD工艺中形成衬垫氧化层的方法还包括：
去除所述图案化的光刻胶层及所述图案化的硬掩膜层。
可选的，在所述BCD工艺中形成衬垫氧化层的方法中，所述硬掩膜层的材质为氮氧化硅或氮化硅。
综上，本发明提供一种BCD工艺中形成衬垫氧化层的方法，包括：提供一衬底，所述衬底上形成有第一氧化层；形成依次堆叠的场氧化层及硬掩膜层；对所述场氧化层执行刻蚀工艺以得到场板；利用酸性溶剂去除暴露的所述第一氧化层并露出所述衬底；以及形成与所述场板底部的所述第一氧化层处于同层高度的第二氧化层，其中，所述第二氧化层和所述第一氧化层构成衬垫氧化层。去除暴露着的并被损伤的所述第一氧化层并在去除掉的所述第一氧化层的位置上沉积第二氧化层，从而得到了由所述第二氧化层和所述第一氧化层构成的厚度均匀的、致密的所述衬垫氧化层，使得所述衬垫氧化层后续能够形成稳定的工艺窗口，从而更有利于后续从该工艺窗口对衬底进行离子注入以形成高压阱区，为后续工艺提供了良好的前段工艺，从而提高了产品良率。
附图说明
图1是本发明实施例的BCD工艺中形成衬垫氧化层的方法流程图；
图2-图10是本发明实施例的形成衬垫氧化层的方法中各步骤所形成的半导体结构的示意图；
其中，附图标记说明如下：
100-衬底，110-衬垫氧化层，111-第一氧化层，112-第二氧化层，120-场氧化层，121-场板，130-硬掩膜层，131-图案化的硬掩膜层，140-光刻胶层，141-图案化的光刻胶层。
具体实施方式
以下结合附图和具体实施例对本发明提出的BCD工艺中形成衬垫氧化层的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种BCD工艺中形成衬垫氧化层的方法，参考图1，图1是本发明实施例的BCD工艺中形成衬垫氧化层的方法流程图，所述BCD工艺中形成衬垫氧化层的方法包括：
S10：提供一衬底，所述衬底上形成有第一氧化层；
S20：形成依次堆叠的场氧化层及硬掩膜层，所述场氧化层覆盖所述第一氧化层，所述硬掩膜层覆盖所述场氧化层；
S30：在所述硬掩膜层上形成一光刻胶层，并对所述光刻胶层执行光刻工艺以得到图案化的光刻胶层；
S40：利用图案化的光刻胶层为第一掩膜对所述硬掩膜层执行刻蚀工艺以得到图案化的硬掩膜层；
S50：利用所述图案化的光刻胶层及所述图案化的硬掩膜层为第二掩膜，对所述场氧化层执行刻蚀工艺并暴露出所述第一氧化层以得到场板；
S60：利用酸性溶剂去除暴露的所述第一氧化层并露出所述衬底；以及，
S70：形成第二氧化层，所述第二氧化层覆盖暴露的所述衬底，其中，所述第二氧化层和位于所述场板底部的所述第一氧化层构成衬垫氧化层。
具体的，参考图2-图10，图2-图10是本发明实施例的形成衬垫氧化层的方法中各步骤所形成的半导体结构的示意图。
首先，如图2所示，提供一衬底100，所述衬底100上形成有第一氧化层111。具体的，所述第一氧化层111的材质包括但不限于二氧化硅，所述第一氧化层111通过热氧化工艺形成，在700℃～1000℃下，往反应腔室中通入流量为3SLM～6SLM的氧气。采用热氧化工艺形成所述第一氧化层111致密性更好，可以有效地保护所述衬底100不被后续的离子注入工艺损伤表面以及不被刻蚀工艺误刻蚀。进一步的，形成所述第一氧化层111之后，在所述第一氧化层111表面对所述衬底100进行离子注入以在所述衬底100中形成有源区(未图示)，利用所述第一氧化层111作为对所述衬底100进行离子注入的掩膜，避免了所述衬底100表面被离子注入工艺损伤表面的情况。
然后，如图3所示，形成依次堆叠的场氧化层120及硬掩膜层130，所述场氧化层120覆盖所述第一氧化层111，所述硬掩膜层130覆盖所述场氧化层120。具体的，利用等离子体化学气相沉积工艺(PECVD)形成所述场氧化层120，所述场氧化层120的材质包括但不限于二氧化硅，所述场氧化层120的厚度通常介于
Figure BDA0002384413850000051
利用化学气相沉积形成所述硬掩膜层130，所述硬掩膜层130的材质通常为氮氧化硅或氮化硅，所述硬掩膜层130的厚度介于
Figure BDA0002384413850000052
Figure BDA0002384413850000053
进一步的，如图4和图5所示，在所述硬掩膜层130上形成一光刻胶层140，并对所述光刻胶层140执行光刻工艺以得到图案化的光刻胶层141。具体的，对所述光刻胶层140进行深紫外光刻以得到图案化的光刻胶层141从而露出部分所述硬掩膜层130。其中，深紫外光的波长介于200nm～350nm，参考图7，经深紫外光刻得到的所述图案化的光刻胶层141相比于中等紫外光刻得到的图案化的光刻胶层具有更精确的关键尺寸，从而可以更精确地刻蚀所述硬掩膜层130以及场氧化层120。
接着，如图6所示，利用图案化的光刻胶层141为第一掩膜对所述硬掩膜层130执行刻蚀工艺以得到图案化的硬掩膜层131。具体的，利用图案化的光刻胶层141为第一掩膜对所述硬掩膜层130执行干法刻蚀工艺以得到图案化的硬掩膜层131，所述硬掩膜层130在后续刻蚀所述场氧化层120时起到保护由所述场氧化层120刻蚀形成的场板121的作用。
进一步的，如图7所示，利用所述图案化的光刻胶层121及所述图案化的硬掩膜层131为第二掩膜，对所述场氧化层120执行刻蚀工艺并暴露出所述第一氧化层111以得到场板121。具体的，利用所述图案化的光刻胶层121及所述图案化的硬掩膜层131为第二掩膜，对所述场氧化层120执行湿法刻蚀工艺以得到场板121。所述场板121上后续会形成多晶硅栅，所述场板121可以起到承载多晶硅栅和所述衬底之间的高压的作用。
进一步的，如图8所示，在对所述场氧化层执行刻蚀工艺以得到场板之后，所述BCD工艺中形成衬垫氧化层的方法还包括：去除所述图案化的光刻胶层121及所述图案化的硬掩膜层131。具体的，利用灰化工艺去除所述图案化的光刻胶层121，以及利用干法刻蚀工艺刻蚀去除所述图案化的硬掩膜层131。在对所述场氧化层执行刻蚀工艺以得到场板之后，去除残余的所述图案化的光刻胶层121及所述图案化的硬掩膜层131以保证后续工艺的顺利执行，提高了产品良率。
接着，如图9所示，利用酸性溶剂去除暴露的所述第一氧化层111并露出所述衬底100。具体的，利用氢氟酸去除暴露的所述第一氧化层111，所述氢氟酸的浓度可以根据实际工艺需要进行调制，所述氢氟酸的浓度可以介于3％～20％。并且利用所述氢氟酸清洗去除暴露的所述第一氧化层111的时间介于60s～80s，这样可以有效去除暴露的所述第一氧化层111，从而更有利于后续在去除暴露的所述第一氧化层111的位置形成更稳定和更致密的第二氧化层112，从而提高了后续最终形成的所述衬垫氧化层110的致密性和稳定性，从而保证了最终形成的半导体器件的可靠性。
最后，如图10所示，形成第二氧化层112，所述第二氧化层112覆盖暴露的所述衬底100，其中，所述第二氧化层112和位于所述场板121底部的所述第一氧化层111构成衬垫氧化层110。具体的，所述第二氧化层112的材质包括但不限于二氧化硅，形成的所述第二氧化层112的上表面与所述场板121底部的所述第一氧化层111的上表面齐平，并且所述第一氧化层111的厚度与所述第二氧化层112的厚度相同，在本实施例中，所述第二氧化层的厚度为
Figure BDA0002384413850000062
所述衬垫氧化层的厚度为
Figure BDA0002384413850000061
进一步的，通过热氧化工艺形成所述第二氧化层，热氧化工艺的温度为700℃～1000℃，通入的氧气的流量为3SLM～6SLM，通过热氧化工艺形成的所述第二氧化层111的致密性更好，可以有效地保护所述衬底100在后续的对所述衬底100进行离子注入以形成高压阱区时不被离子注入工艺损伤表面；进一步的，去除暴露的所述第一氧化层111并在去除掉的所述第一氧化层111的位置上沉积第二氧化层112以得到所述衬垫氧化层110，这样形成的所述衬垫氧化层110的致密更好，提高了所述衬垫氧化层110的厚度以及性能的稳定性，使得所述衬垫氧化层110后续能够形成稳定的工艺窗口，从而更有利于后续从该工艺窗口对衬底进行离子注入以形成高压阱区，为后续工艺提供了良好的前段工艺，提高了半导体器件的温度电压的稳定性。
综上，本发明提供一种BCD工艺中形成衬垫氧化层的方法，包括：提供一衬底，所述衬底上形成有第一氧化层；形成依次堆叠的场氧化层及硬掩膜层；对所述场氧化层执行刻蚀工艺以得到场板；利用酸性溶剂去除暴露的所述第一氧化层并露出所述衬底；以及形成与所述场板底部的所述第一氧化层处于同层高度的第二氧化层，其中，所述第二氧化层和所述第一氧化层构成衬垫氧化层。去除暴露的并被损伤的所述第一氧化层并在去除掉的所述第一氧化层的位置上沉积第二氧化层，从而得到了由所述第二氧化层和所述第一氧化层构成的厚度均匀的、致密的所述衬垫氧化层，使得所述衬垫氧化层后续能够形成稳定的工艺窗口，从而更有利于后续从该工艺窗口对衬底进行离子注入以形成高压阱区，为后续工艺提供了良好的前段工艺。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种BCD工艺中形成衬垫氧化层的方法，其特征在于，包括：
提供一衬底，所述衬底上形成有第一氧化层；
形成依次堆叠的场氧化层及硬掩膜层，所述场氧化层覆盖所述第一氧化层，所述硬掩膜层覆盖所述场氧化层；
在所述硬掩膜层上形成一光刻胶层，并对所述光刻胶层执行光刻工艺以得到图案化的光刻胶层；
利用图案化的光刻胶层为第一掩膜对所述硬掩膜层执行刻蚀工艺以得到图案化的硬掩膜层；
利用所述图案化的光刻胶层及所述图案化的硬掩膜层为第二掩膜，对所述场氧化层执行刻蚀工艺并暴露出所述第一氧化层以得到场板；
利用酸性溶剂去除暴露的所述第一氧化层并露出所述衬底；以及，
形成第二氧化层，所述第二氧化层覆盖暴露的所述衬底，其中，所述第二氧化层和位于所述场板底部的所述第一氧化层构成衬垫氧化层。
2.如权利要求1所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，通过热氧化工艺形成所述第二氧化层。
3.如权利要求2所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，采用热氧化工艺形成所述第二氧化层的温度为700℃～1000℃，通入的氧气的流量为3SLM～6SLM。
4.如权利要求3所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，形成的所述第二氧化层的上表面与所述场板底部的所述第一氧化层的上表面齐平，且所述第一氧化层的厚度与所述第二氧化层的厚度相同。
5.如权利要求4所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，所述第二氧化层的厚度为
Figure FDA0002384413840000011
所述衬垫氧化层的厚度为
Figure FDA0002384413840000012
6.如权利要求1所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，利用图案化的光刻胶层为第一掩膜对所述硬掩膜层执行干法刻蚀工艺以得到图案化的硬掩膜层。
7.如权利要求1所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，利用所述图案化的光刻胶层及所述图案化的硬掩膜层为第二掩膜，对所述场氧化层执行湿法刻蚀工艺以得到场板。
8.如权利要求1所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，利用氢氟酸去除暴露的所述第一氧化层。
9.如权利要求1所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，在对所述场氧化层执行刻蚀工艺以得到场板之后、利用酸性溶剂去除暴露的所述第一氧化层之前，所述BCD工艺中形成衬垫氧化层的方法还包括：
去除所述图案化的光刻胶层及所述图案化的硬掩膜层。
10.如权利要求9所述的BCD工艺中形成衬垫氧化层的方法，其特征在于，所述硬掩膜层的材质为氮氧化硅或氮化硅。
CN202010093218.1A 2020-02-14 2020-02-14 Bcd工艺中形成衬垫氧化层的方法 Pending CN111276389A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010093218.1A CN111276389A (zh) 2020-02-14 2020-02-14 Bcd工艺中形成衬垫氧化层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010093218.1A CN111276389A (zh) 2020-02-14 2020-02-14 Bcd工艺中形成衬垫氧化层的方法

Publications (1)

Publication Number Publication Date
CN111276389A true CN111276389A (zh) 2020-06-12

Family

ID=70999545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010093218.1A Pending CN111276389A (zh) 2020-02-14 2020-02-14 Bcd工艺中形成衬垫氧化层的方法

Country Status (1)

Country Link
CN (1) CN111276389A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927465A (zh) * 2022-07-19 2022-08-19 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002898A (en) * 1989-10-19 1991-03-26 At&T Bell Laboratories Integrated-circuit device isolation
US5270240A (en) * 1991-07-10 1993-12-14 Micron Semiconductor, Inc. Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines
US6008517A (en) * 1998-03-02 1999-12-28 Texas Instruments - Acer Incorporated High density and low power flash memories with a high capacitive-coupling ratio
US6096613A (en) * 1998-06-26 2000-08-01 Acer Semiconductor Manufacturing Inc. Method for poly-buffered locos without pitting formation
US6133102A (en) * 1998-06-19 2000-10-17 Wu; Shye-Lin Method of fabricating double poly-gate high density multi-state flat mask ROM cells
KR20050007664A (ko) * 2003-07-11 2005-01-21 매그나칩 반도체 유한회사 반도체 소자의 제조방법
CN102270583A (zh) * 2011-08-26 2011-12-07 上海宏力半导体制造有限公司 沟槽mos及其形成方法
CN103943548A (zh) * 2013-01-23 2014-07-23 无锡华润上华半导体有限公司 分立式场氧结构的半导体器件的制造方法
CN110610898A (zh) * 2018-06-15 2019-12-24 台湾积体电路制造股份有限公司 图案化半导体装置的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002898A (en) * 1989-10-19 1991-03-26 At&T Bell Laboratories Integrated-circuit device isolation
US5270240A (en) * 1991-07-10 1993-12-14 Micron Semiconductor, Inc. Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines
US6008517A (en) * 1998-03-02 1999-12-28 Texas Instruments - Acer Incorporated High density and low power flash memories with a high capacitive-coupling ratio
US6133102A (en) * 1998-06-19 2000-10-17 Wu; Shye-Lin Method of fabricating double poly-gate high density multi-state flat mask ROM cells
US6096613A (en) * 1998-06-26 2000-08-01 Acer Semiconductor Manufacturing Inc. Method for poly-buffered locos without pitting formation
KR20050007664A (ko) * 2003-07-11 2005-01-21 매그나칩 반도체 유한회사 반도체 소자의 제조방법
CN102270583A (zh) * 2011-08-26 2011-12-07 上海宏力半导体制造有限公司 沟槽mos及其形成方法
CN103943548A (zh) * 2013-01-23 2014-07-23 无锡华润上华半导体有限公司 分立式场氧结构的半导体器件的制造方法
CN110610898A (zh) * 2018-06-15 2019-12-24 台湾积体电路制造股份有限公司 图案化半导体装置的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927465A (zh) * 2022-07-19 2022-08-19 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US9887089B2 (en) Semiconductor structures having T-shaped electrodes
KR100437451B1 (ko) 트랩형 비휘발성 메모리 장치의 제조 방법
US7208378B2 (en) Semiconductor device having multiple gate oxide layers and method of manufacturing thereof
CN111276389A (zh) Bcd工艺中形成衬垫氧化层的方法
CN110429034B (zh) 形成高压阱区的方法
KR100732591B1 (ko) 반도체 장치의 제조 방법
CN116798863A (zh) 半导体器件的制备方法
US6867143B1 (en) Method for etching a semiconductor substrate using germanium hard mask
WO2012046365A1 (ja) 半導体装置及びその製造方法
US6645819B2 (en) Self-aligned fabrication method for a semiconductor device
US20150140796A1 (en) Formation of contact/via hole with self-alignment
CN114267639A (zh) 半导体器件及其制作方法
KR100510772B1 (ko) 반도체용 실리콘 온 인슐레이터 기판의 형성 방법
US8034690B2 (en) Method of etching oxide layer and nitride layer
US11638378B2 (en) Method of fabricating semicondoctor device
JPS63124465A (ja) バイポ−ラトランジスタの製造方法
US20240355873A1 (en) Semiconductor structure and fabrication method thereof
US20230207620A1 (en) Semiconductor structure and fabrication method thereof
CN103592827B (zh) 去除高剂量离子注入后的光刻胶层的方法
KR100267396B1 (ko) 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
KR0166824B1 (ko) 반도체 소자의 제조방법
US20110223768A1 (en) Method for Forming Contact Opening
US7947545B2 (en) Method for producing a transistor gate with sub-photolithographic dimensions
CN115799180A (zh) 一种双栅氧结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612

RJ01 Rejection of invention patent application after publication