KR20160019859A - 게르마늄 막의 성막 방법 및 성막 장치 - Google Patents

게르마늄 막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20160019859A
KR20160019859A KR1020150108966A KR20150108966A KR20160019859A KR 20160019859 A KR20160019859 A KR 20160019859A KR 1020150108966 A KR1020150108966 A KR 1020150108966A KR 20150108966 A KR20150108966 A KR 20150108966A KR 20160019859 A KR20160019859 A KR 20160019859A
Authority
KR
South Korea
Prior art keywords
film
germanium
gas
processed
forming
Prior art date
Application number
KR1020150108966A
Other languages
English (en)
Other versions
KR101913461B1 (ko
Inventor
미츠히로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160019859A publication Critical patent/KR20160019859A/ko
Application granted granted Critical
Publication of KR101913461B1 publication Critical patent/KR101913461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2053—Expitaxial deposition of elements of Group IV of the Periodic System, e.g. Si, Ge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

고농도로 Ge를 함유한 Ge 리치 SiGe막, 또는 Ge막을, 피처리체의 피처리면 위에 양호한 표면 러프니스로 성막하는 것을 가능하게 하는 것이다. 피처리체의 피처리면 위에 게르마늄 막을 성막하는 게르마늄 막의 성막 방법으로서, (1) 피처리체가 수용된 처리실 내에, 아미노실란계 가스를 공급하는 공정과, (2) 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급하는 공정과, (3) 처리실 내에, 게르마늄 소스 가스를 공급하는 공정을 구비하고, (3) 공정에서의 처리 온도를, 게르마늄 소스 가스가 열분해하는 온도 이상 300℃ 이하로 한다.

Description

게르마늄 막의 성막 방법 및 성막 장치{METHOD AND APPARATUS OF FORMING GERMANIUM FILM}
본 발명은 게르마늄 막의 성막 방법 및 성막 장치에 관한 것이다.
최근 들어, 반도체 집적 회로 장치에는, 동작의 고속화가 요구되고 있다. 동작의 고속화는, 주로 트랜지스터 등의 반도체 디바이스의 미세화, 배선의 저저항화, 층간 절연막의 저유전율화 등에 의해 견인되고 있다. 그러나, 이러한 기술에 의한 동작의 고속화로는, 한계에 가까워지고 있다.
따라서, 동작의 고속화를 더욱 도모하기 위해서 "채널의 캐리어 이동도 개선"이 모색되어 왔다. 반도체 집적 회로 장치에 사용되는 반도체는, 주로 실리콘(Si)이다. 트랜지스터의 채널을, 캐리어 이동도가 Si보다도 높은 반도체 재료로 치환한다. 그러한 채널 재료로서 주목받고 있는 것이 실리콘 게르마늄(SiGe)이나 게르마늄(Ge)이다(특허문헌 1).
예를 들어, 전자 이동도(μn)는, Si에서는 μn≒1450 내지 1600(cm2/V·s)인 것에 반해, Ge에서는 μn≒3900(cm2/V·s)이다. 또한, 정공 이동도(μp)는, Si에서는 μp≒430 내지 505(cm2/V·s)인데, Ge에서는 μp≒1900(cm2/V·s)이다.
일본 특허 공개 제2008-71814호 공보
이와 같이, Ge는, Si에 비해 전자 이동도도 정공 이동도도 높다. 이 때문에, Ge나 Ge를 고농도로 함유한 Ge 리치 SiGe는, 차세대의 채널 재료로서 유망하다.
그런데, 채널 재료의 중요한 평가 항목으로서 표면 러프니스가 있다. 표면 러프니스가 허용가능한 범위에 들어있지 않으면, 캐리어 이동도가 우수한 재료라고 해도, 표면의 요철에 기인한 캐리어의 산란 등을 초래해서, 채널 재료로서는 만족하게 사용하는 것이 곤란해진다.
또한, 반도체 집적 회로 장치의 미세화도 진전되고 있다. ㎛ 오더에서는 충분히 만족할 수 있었던 표면 러프니스이어도, nm 오더에서는 너무 거칠어서 만족할 수 없게 되어버리는 경우가 있다. 미세화가 진행된 현재의 반도체 집적 회로 장치에 있어서는, 현상의 Ge막이나 Ge 리치 SiGe막의 표면 러프니스로는, 메이커가 만족할 만한 값이 얻어지지 않았다. 즉, nm 오더의 Ge막이나 게르마늄 리치 SiGe막에서는, SiO2, SiN, C, 메탈 등과 같은 하지 위에 양호한 표면 러프니스로 성막하는 것이 어렵다는 사정이 있다.
본 발명은, 고농도로 Ge를 함유한 Ge 리치 SiGe막, 또는 Ge막을, 피처리체의 피처리면 위에 양호한 표면 러프니스로 성막하는 것이 가능한 게르마늄 막의 성막 방법 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공한다.
본 발명의 제1 형태에 관한 게르마늄 막의 성막 방법은, 피처리체의 피처리면 위에 게르마늄 막을 성막하는 게르마늄 막의 성막 방법으로서, (1) 상기 피처리체가 수용된 처리실 내에, 아미노실란계 가스를 공급하는 공정과, (2) 상기 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급하는 공정과, (3) 상기 처리실 내에, 게르마늄 소스 가스를 공급하는 공정을 포함하고, 상기 (3)공정에서의 처리 온도를, 게르마늄 소스 가스가 열 분해하는 온도 이상 300℃ 이하로 한다.
본 발명의 제2 형태에 관한 게르마늄 막의 성막 방법은, 피처리체의 피처리면 위에 게르마늄 막을 성막하는 게르마늄 막의 성막 방법으로서, (1) 상기 피처리체가 수용된 처리실 내에, 아미노실란계 가스를 공급하는 공정과, (2) 상기 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급하는 공정과, (3) 상기 처리실 내에, 실리콘 소스 가스와 게르마늄 소스 가스를 공급하는 공정과, (4) 상기 처리실 내에, 게르마늄 소스 가스를 공급하는 공정을 포함한다.
본 발명의 제3 형태에 관한 성막 장치는, 피처리체의 피처리면 위에 게르마늄 막을 성막하는 성막 장치로서, 상기 피처리체를 수용하는 처리실과, 상기 처리실 내에, 아미노실란계 가스, 디실란 이상의 고차 실란계 가스, 실리콘 소스 가스 및 게르마늄 소스 가스를 공급하는 가스 공급 기구와, 상기 처리실 내를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 장치와, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러가, 상기 처리실 내에서, 상기 제1 또는 제2 형태에 관한 게르마늄 막의 성막 방법이 상기 피처리체에 대하여 실시되도록, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어한다.
본 발명에 의하면, 고농도로 Ge를 함유한 Ge 리치 SiGe막, 또는 Ge막을, 피처리체의 피처리면 위에 양호한 표면 러프니스로 성막하는 것이 가능한 게르마늄 막의 성막 방법 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 게르마늄 막의 성막 방법을 사용해서 성막된 게르마늄 막을 갖는 피처리체의 단면도이다.
도 2는 Ge막 내의 Ge 농도와 표면 러프니스(Rms)의 관계를, Ge막의 성막 온도마다 도시하는 도면이다.
도 3은 Ge막 내의 Ge 농도와 표면 러프니스(Rms)의 관계를, Ge막의 성막 온도마다 도시하는 도면이다.
도 4는 Ge막 내의 Ge 농도와 표면 러프니스(Rms)의 관계를, Ge막의 성막 온도마다 도시하는 도면이다.
도 5는 성막 온도 300℃의 Ge막 및 성막 온도 275℃의 Ge막의, 성막 레이트 및 표면 러프니스(Rms)를 도시하는 도면이다.
도 6은 성막 온도 300℃의 Ge막 및 성막 온도 275℃의 Ge막의, 성막 시간과 막 두께의 관계를 도시하는 도면이다.
도 7a는 인큐베이션 시간(Tinc)이 긴 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 7b는 인큐베이션 시간(Tinc)이 긴 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 7c는 인큐베이션 시간(Tinc)이 긴 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 7d는 인큐베이션 시간(Tinc)이 긴 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 7e는 인큐베이션 시간(Tinc)이 긴 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 8a는 인큐베이션 시간(Tinc)이 짧은 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 8b는 인큐베이션 시간(Tinc)이 짧은 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 8c는 인큐베이션 시간(Tinc)이 짧은 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
도 9는 본 발명의 제4 실시 형태에 관한 게르마늄 막의 성막 방법의 일례의 시퀀스를 나타내는 흐름도이다.
도 10a는 도 9에 나타내는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 10b는 도 9에 나타내는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 10c는 도 9에 나타내는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 10d는 도 9에 나타내는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 10e는 도 9에 나타내는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 11은 Si 상에의 Ge막 및 버퍼층 상에의 Ge막의, 성막 시간과 막 두께의 관계를 도시하는 도면이다.
도 12는 Ge막의 표면을 촬상한 도면 대용 사진이다.
도 13은 Ge막의 표면을 촬상한 도면 대용 사진이다.
도 14는 Ge막의 표면을 촬상한 도면 대용 사진이다.
도 15는 본 발명의 제3 실시 형태에 관한 게르마늄 막의 성막 방법의 일례에서의 가스 공급 및 퍼지·배기의 타이밍을 나타내는 타이밍 차트이다.
도 16은 본 발명의 제4 실시 형태에 관한 게르마늄 막의 성막 방법의 일례에서의 가스 공급 및 퍼지·배기의 타이밍을 나타내는 타이밍 차트이다.
도 17은 본 발명의 제5 실시 형태에 관한 게르마늄 막의 성막 방법에 따라서 성막된 Ge막을 갖는 웨이퍼의 단면도이다.
도 18a는 본 발명의 제4 실시 형태에 따라서 성막된 Ge막을 갖는 웨이퍼의 깊이 방향의 농도 프로파일을 도시하는 도면이다.
도 18b는 본 발명의 제3 실시 형태에 따라서 성막된 Ge막을 갖는 웨이퍼의 깊이 방향의 농도 프로파일을 도시하는 도면이다.
도 19는 본 발명의 실시 형태에 따른 게르마늄 막의 성막 방법을 실시하는 것이 가능한, 제6 실시 형태에 관한 성막 장치의 일례를 개략적으로 도시하는 단면도이다.
이하, 본 발명의 실시 형태의 몇 가지를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐 공통된 부분에는 공통된 참조 부호를 붙인다.
(제1 실시 형태)
<성막 방법>
도 1은 본 발명의 제1 실시 형태에 따른 게르마늄 막의 성막 방법을 사용해서 성막된 게르마늄 막을 갖는 피처리체의 단면도이다.
도 1에 도시한 바와 같이, 피처리체, 예를 들어 실리콘 웨이퍼(1)(이하, 간단히 웨이퍼라고 함) 위에는, 실리콘 산화물막(2)(이하, SiO2막이라고 함)이 형성되어 있다. SiO2막(2)은, 본 예에서는, 게르마늄 막(이하, Ge막이라고 함)이 성막되는 하지(피처리면)이다. SiO2막(2) 위에는, 아미노실란계 가스를 사용해서 형성된 아미노실란 시드층(3)과, 디실란 이상의 고차 실란계 가스를 사용해서 형성된 고차 실란 시드층(4)이 순차적으로 형성되어 있다. 고차 실란 시드층(4) 위에는 Ge막(5)이 형성되어 있다. 본 예의 Ge막(5)은, Ge 농도가, 예를 들어 70％ 초과인 Ge 리치 SiGe막, 또는 Ge 농도가 거의 100％인 실질적인 Ge막이다.
제1 실시 형태에 따른 게르마늄 막(5)의 성막 방법은 다음과 같다.
최초로, 예를 들어 표면에 SiO2막(2)이 형성된 웨이퍼(1)를, 성막 장치의 처리실(후술) 내에 수용한다.
이어서, 웨이퍼(1)가 수용된 처리실 내에 아미노실란계 가스를 공급한다. 이에 의해, 웨이퍼(1)의 피처리면 위, 본 예에서는 SiO2막(2) 위에 아미노실란계 가스가 흡착되어, 아미노실란 시드층(3)이 형성된다.
이어서, 상기 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급한다. 이에 의해, 아미노실란 시드층(3) 위에 박층 형상의 고차 실란 시드층(4)이 형성된다.
이어서, 상기 처리실 내에, 게르마늄 소스 가스+실리콘 소스 가스, 또는 게르마늄 소스 가스만을 공급한다. 이에 의해, 고차 실란 시드층(4) 위에 Ge막(5)이 형성된다.
도 2는 Ge막(5) 내의 Ge 농도와 표면 러프니스(Rms)의 관계를, Ge막(5)의 성막 온도마다 도시하는 도면이다.
도 2에 도시한 바와 같이, Ge막(5) 내의 Ge 농도를 높여 가면, Ge막(5)의 표면 러프니스(Rms)(Rms는 제곱 평균 조도임)가 커지는 경향을 알았다. 예를 들어, Ge막(5) 내의 Ge 농도가 70％ 이하이면, 성막 온도 400℃에서 Rms=0.272nm와 같이 Ge막(5)의 표면의 요철은 작아, Ge막(5)의 평탄성은 양호하다.
그러나, 표면 러프니스(Rms)의 값은, Ge 농도가 70％를 초과해서 100％에 가까워짐에 따라 커져서, Ge막(5)의 평탄성이 악화되어 간다. 이러한 경향은, 성막 온도 400℃, 350℃, 300℃의 모든 경우에 발생하고 있다.
본 예의 Ge막(5)은, 예를 들어 채널 재료로서도 사용하는 것이 가능하도록, 표면의 요철은 가능한 한 작고, Ge 농도에 대해서는 70％ 초과, 바람직하게는 80％ 이상 내지 100％ 이하가 된다.
도 2로부터는, 또 하나의 경향을 알 수 있다. 그것은, Ge막(5)의 성막 온도가 낮을수록, 표면 러프니스(Rms)를 작게 할 수 있는 것이다. 이것은, Ge막(5)의 성막 온도가 비교적 높으면 성막 내에 Ge의 결정화가 진행되어, 결정립이 큰 결정이 많이 성장한다. 큰 결정이 많이 성장하면, 결정립 방향의 차이에 의해 Ge막(5)의 표면에 요철이 발생하여, 표면 러프니스가 커진다.
이에 반해, Ge막(5)의 성막 온도를 비교적 낮게 억제하면, 성막 중에서의 Ge의 결정화가 억제되어, 큰 결정이 형성되기 어려워진다. 그 결과, Ge막(5)의 표면의 요철을 작게 할 수 있다고 생각할 수 있다.
이러한 지견에 기초하여, 제1 실시 형태에 따른 게르마늄 막의 성막 방법에 의하면, Ge막(5)의 성막 온도를, 게르마늄 소스 가스가 열분해하는 온도 이상 300℃ 이하로 한다. 이에 의해, 고농도로 Ge를 함유한 Ge 리치 SiGe막(5), 예를 들어 Ge 농도가 70％를 초과하는, 바람직하게는 80％ 이상의 Ge 리치 SiGe막(5), 또는 실질적인 Ge막(5)을, 하지 위에 평탄성 좋게 성막하는 것이 가능하다.
(제2 실시 형태)
상술한 바와 같이, 제1 실시 형태에서는, Ge막(5)의 성막 온도를, 게르마늄 소스 가스가 열분해하는 온도 이상 300℃ 이하로 함으로써, 예를 들어 Ge 농도가 거의 100％인 경우에도, 표면 러프니스(Rms)=1.47nm 이하의 양호한 평탄성을 갖는 Ge막(5)이 얻어졌다.
현상의 반도체 집적 회로 장치에 있어서는, Ge막의 경우, 표면 러프니스(Rms)=1.47nm이어도 허용되지만, 앞으로의 반도체 집적 회로 장치의 미세화의 진전에 따라서는, 예를 들어 Ge 농도가 거의 100％인 실질적인 Ge막에서 Rms=1nm 이하가 요구될 가능성도 충분히 생각할 수 있다.
따라서, 제2 실시 형태에서는, 더욱 표면 러프니스(Rms)의 개선을 위해, Ge막(5)의 성막 온도를 300℃에서 275℃로 내렸다. 그 결과를 도 3에 도시한다.
도 3은 Ge막(5) 내의 Ge 농도와 표면 러프니스(Rms)의 관계를, Ge막(5)의 성막 온도마다 도시하는 도면이다.
도 3에 도시한 바와 같이, Ge막(5)(본 예에서는 Ge 농도가 100％인 Ge막)의 성막 온도를 275℃로 내린 결과, 표면 러프니스는 Rms=0.89nm까지 저하되었다.
이와 같이, Ge막(5)의 성막 온도를 더욱 낮추어, 게르마늄 소스 가스가 열분해하는 온도 이상 275℃ 이하로 함으로써, 예를 들어 Ge 농도가 거의 100％인 Ge막이었다고 해도, 표면 러프니스(Rms)=1nm 이하의, 보다 양호한 평탄성을 갖는 Ge막(5)을 얻을 수 있다.
(제3 실시 형태)
도 4는 Ge막(5) 내의 Ge 농도와 표면 러프니스(Rms)의 관계를, Ge막(5)의 성막 온도마다 도시하는 도면이다.
제2 실시 형태에서는, Ge막(5)의 성막 온도를 제1 실시 형태보다도 더욱 저하시킴으로써, 예를 들어 Ge 농도가 거의 100％인 Ge막(5)의 경우에도, 표면 러프니스(Rms)=1nm 이하인 Rms=0.89nm와 같은, 보다 양호한 평탄성을 갖는 Ge막(5)이 얻어졌다.
제3 실시 형태는, 표면 러프니스(Rms)를 더욱 작게 하여, 도 4에 도시한 바와 같이, 예를 들어 성막 온도 400℃, Ge 농도 70％에서 얻어진 표면 러프니스(Rms)=0.272nm에 육박하거나, 또는 그것보다도 작은 표면 러프니스를 갖는 Ge막(5)을 얻고자 하는 것이다.
이러한 성막 온도의 연구만으로는 이룰 수 없는, 보다 작은 표면 러프니스를 실현하기 위해서, 본원 발명자는, 성막 온도 300℃인 Ge막과, 성막 온도 275℃인 Ge막의 물성을 조사해 보았다.
도 5는 성막 온도 300℃인 Ge막 및 성막 온도 275℃인 Ge막의, 성막 레이트와 표면 러프니스(Rms) 간의 관계를 도시하는 도면, 도 6은 성막 온도 300℃인 Ge막 및 성막 온도 275℃인 Ge막의, 성막 시간과 막 두께의 관계를 도시하는 도면이다.
도 5에 도시한 바와 같이, 성막 온도 300℃인 Ge막의 Si막 위에서의 성막 레이트는 0.87nm/min, 성막 온도 275℃인 Ge막의 Si막 위에서의 성막 레이트는 0.22nm/min이다. 도 5 중의 기호 「◆」와 같이, 표면 러프니스(Rms)는, 성막 온도 300℃인 경우 1.47nm, 성막 온도 275℃인 경우 0.89nm이었다.
또한, 도 6에 도시한 바와 같이, 성막 온도 300℃에서는 약 60min의 Si막 위에의 성막에서 약 25nm의 막 두께, 약 70min의 Si막 위에의 성막에서 약 34nm의 막 두께의 Ge막이 얻어졌다. 성막 레이트는 도 5에 나타낸 바와 같이, 0.87nm/min이다. 마찬가지로, 성막 온도 275℃에서는 약 180min의 Si막 위에의 성막에서 약 30nm의 막 두께의 Ge막이 얻어졌다. 도 6에서는 막 두께는 약 180min에서의 1점만의 플롯이지만, 성막 레이트는 도 5에 나타낸 바와 같이 0.22nm/min이다.
도 6에 나타내는 결과로부터, 성막 온도 300℃인 Ge막의 인큐베이션 시간(Tinc) 300은 약 33min, 성막 온도 275℃인 Ge막의 인큐베이션 시간(Tinc) 275는 약 40min이라고 추측된다.
Ge막(5)의 표면 러프니스를 개선하기 위해서는, 인큐베이션 시간(Tinc)을 짧게 하면 된다. 예를 들어, 성막 온도 300℃인 Ge막의 인큐베이션 시간(Tinc) 300을 약 33min 미만으로 할 수 있으면, Ge막의 표면 러프니스(Rms)는 1.47nm보다도 작아질 것이다. 성막 온도 275℃인 Ge막에서도 마찬가지로 말할 수 있으며, 인큐베이션 시간(Tinc) 275를 약 40min 미만으로 할 수 있으면, Ge막의 표면 러프니스(Rms)는 0.89nm보다도 작아질 것이다. 이것은, 다음과 같은 메커니즘에 기초한다.
도 7a 내지 도 7e는 인큐베이션 시간(Tinc)이 비교적 긴 경우의 핵의 성장을 개략적으로 도시하는 도면이고, 도 8a 내지 도 8c는 인큐베이션 시간(Tinc)이 비교적 짧은 경우의 핵의 성장을 개략적으로 도시하는 도면이다.
<인큐베이션 시간(Tinc)이 긴 비교적 경우>
인큐베이션 시간(Tinc)이 긴 비교적 경우, 도 7a에 도시한 바와 같이, 최초로 하지(10) 위에 발생하는 핵(11)이 드문드문해서, 핵(11)의 사이에는 큰 간극이 펼쳐져 있다.
그 후, 시간의 경과와 함께, 도 7b에 도시한 바와 같이, 발생된 핵(11)은 성장하고, 또한 간극에는 새로운 핵(11)이 발생한다. 도 7c 내지 도 7d에 도시한 바와 같이, 핵(11)의 성장, 새로운 핵(11)의 발생을 반복하면서, 핵(11)끼리 결합해 나가, 드디어 도 7e에 도시한 바와 같이 한 층의 막(12)으로 되어, 막 성장이 시작된다. 막 성장이 시작된 시간이 인큐베이션 시간(Tinc)이다.
그러나, 인큐베이션 시간(Tinc)이 길기 때문에, 막 성장이 시작될 때까지, 핵(11)의 성장, 새로운 핵(11)의 발생을 반복한다. 또한, 최초로 발생한 핵(11)과, 마지막으로 발생한 핵(11)의 발생 시간차도 커서, 핵(11)의 크기의 편차도 커져버린다. 이 때문에, 표면 러프니스(R)는 커지기 쉬워진다.
<인큐베이션 시간(Tinc)이 비교적 짧은 경우>
이에 반해, 인큐베이션 시간(Tinc)이 비교적 짧은 경우, 도 8a에 도시한 바와 같이, 최초로 하지(10) 위에 발생하는 핵(11)은 치밀하다. 이 때문에, 핵(11)의 사이의 간극은 비교적 좁은 것이 된다.
시간의 경과와 함께, 도 8b에 도시한 바와 같이, 발생된 핵(11)은 성장하는데, 도 8c에 도시한 바와 같이, 인큐베이션 시간(Tinc)이 비교적 긴 경우에 비해 보다 짧은 시간에 한 층의 막(13)으로 되어 막 성장이 시작된다. 인큐베이션 시간(Tinc)이 비교적 짧아지면, 핵(11)의 성장과, 새로운 핵(11)의 발생의 반복이 적어지고, 또한 최초로 발생한 핵(11)과, 마지막으로 발생한 핵(11)의 발생 시간차도 작아, 핵(11)의 크기의 편차를 보다 작게 할 수 있다. 그 결과, 표면 러프니스(R)는, 인큐베이션 시간(Tinc)이 비교적 긴 경우에 비해 작게 하는 것이 가능하다.
<제4 실시 형태>
따라서, 인큐베이션 시간(Tinc)을 짧게 하기 위해서, 제4 실시 형태에서는, Ge막(5)의 하지를 고차 실란 시드층(Si층)(4)으로부터 변경하여, 이하에 설명하는 바와 같은 시퀀스로 하였다.
도 9는 본 발명의 제4 실시 형태에 관한 게르마늄 막의 성막 방법의 일례의 시퀀스를 나타내는 흐름도이고, 도 10a 내지 도 10e는 도 9에 나타내는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
먼저, 도 10a에 도시한 바와 같이, 웨이퍼(1) 위에, 예를 들어 SiO2막(2)을 형성한다. 이것을 피처리체로 해서 이 피처리체를 성막 장치의 처리실 내에 수용한다.
이어서, 도 9의 스텝 1 및 도 10b에 도시한 바와 같이, 웨이퍼(1)가 수용된 처리실 내에 아미노실란계 가스를 공급한다. 이에 의해, 피처리면인 SiO2막(2)에는 아미노실란 시드층(3)이 형성된다. 구체적으로는, 웨이퍼(1)를 가열하고, SiO2막(2)의 표면에 아미노실란계 가스를 흘려서, 아미노실란계 가스에 포함된 적어도 Si를 포함하는 성분을 SiO2막(2)의 표면 위에 흡착시킨다. 이와 같이 하여, 원자층 레벨, 예를 들어 원자가 1층 정도의 레벨(단원자층 오더)로 흡착된 아미노실란 시드층(3)을 SiO2막(2) 위에 형성한다.
아미노실란계 가스의 예로서는, BAS(부틸아미노실란), BTBAS(비스터셜부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리스디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란) 중 적어도 하나를 포함하는 가스를 들 수 있다. 본 예에서는, DIPAS를 사용하였다.
스텝 1의 처리 조건의 일례는,
DIPAS 유량: 200sccm
처리 시간: 1min
처리 온도: 400℃
처리 압력: 133.3Pa(1Torr)
(본 명세서에서는 1Torr를 133.3Pa이라 정의함)이다.
이어서, 처리실 내를 퍼지·배기한 후, 도 9의 스텝 2 및 도 10c에 도시한 바와 같이, 웨이퍼(1)가 수용된 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급한다. 이에 의해, 아미노실란 시드층(3) 위에는 고차 실란 시드층(Si층)(4)이 형성된다. 구체적인 일례로서는, 웨이퍼(1)를 가열하고, 아미노실란 시드층(3)의 표면에 디실란 이상의 고차 실란계 가스를 흘려서, 디실란 이상의 고차 실란계 가스에 포함된 적어도 Si를 아미노실란 시드층(3) 위에 퇴적시킨다. 이와 같이 하여 Si가, 예를 들어 퇴적시켜서 얻은 고차 실란 시드층(4)을, 아미노실란 시드층(3) 위에 형성한다.
디실란 이상의 고차 실란계 가스의 예로서는,
Si2H6 , SimH2m +2(단, m은 3 이상의 자연수)의 식으로 표현되는 실리콘의 수소화물, SinH2n (단, n은 3 이상의 자연수)의 식으로 표현되는 실리콘의 수소화물 중 적어도 1개를 포함하는 가스를 들 수 있다.
상기 SimH2m +2의 식으로 표현되는 실리콘의 수소화물로서는, 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 헥사실란(Si6H14), 헵타실란(Si7H16) 중 적어도 하나로부터 선택되는 것이, 실용상 바람직하다.
또한, 상기 SinH2n의 식으로 표현되는 실리콘의 수소화물로서는,
시클로트리실란(Si3H6), 시클로테트라실란(Si4H8), 시클로펜타실란(Si5H10), 시클로헥사실란(Si6H12), 시클로헵타실란(Si7H14)
중 적어도 하나로부터 선택되는 것이, 실용상 바람직하다.
본 예에서는, 디실란 이상의 고차 실란계 가스로서, 디실란(Si2H6)을 사용하였다.
스텝 2의 처리 조건의 일례는,
Si2H6 유량: 200sccm
처리 시간: 4.3min
처리 온도: 400℃
처리 압력: 133.3Pa(1Torr)
이다.
이어서, 처리실 내를 퍼지·배기한 후, 도 9의 스텝 3 및 도 10d에 도시한 바와 같이, 웨이퍼(1)가 수용된 처리실 내에, 실리콘 소스 가스와 게르마늄 소스 가스를 공급한다. 이에 의해, 고차 실란 시드층(4) 위에 Ge 리치의 SiGe 버퍼층(6)이 형성된다. 구체적인 일례로서는, 웨이퍼(1)를 가열하고, 고차 실란 시드층(4)의 표면에 실리콘 소스 가스와 게르마늄 소스 가스를 흘려서, 실리콘 소스 가스에 포함된 Si와, 게르마늄 소스 가스에 포함된 Ge를 고차 실란 시드층(4) 위에 퇴적시킨다. 이와 같이 하여, Ge 리치의 SiGe 버퍼층(6)을, 고차 실란 시드층(4) 위에 형성한다.
스텝 3에 사용되는 실리콘 소스 가스는, 스텝 2에서 사용한 디실란 이상의 고차 실란계 가스보다도 낮은 차원인, 저차 실란계 가스를 사용하는 것이 바람직하다. 이것은, 저차 실란계 가스는, 고차 실란계 가스보다도 성막 레이트는 느려지지만, 성막되는 막의 표면 러프니스가 좋고, 단차 피복성도 우수하다는 경향이 있는 것에 의한다. 본 예에서는, 스텝 2에서 디실란(Si2H6)을 사용했으므로, 스텝 3에 사용되는 실리콘 소스 가스로서는, 모노실란(SiH4)을 사용하였다. 물론, 스텝 3에 사용되는 실리콘 소스 가스는, 모노실란(SiH4)에 한정되는 것은 아니며, 스텝 2에서 트리실란(Si3H8)을 사용한 경우에는, 디실란(Si2H6)을 사용하는 것도 가능하다.
또한, 스텝 3에 사용되는 게르마늄 소스 가스는, 모노 게르만(GeH4)을 사용하였다. 물론, 스텝 3에 사용되는 게르마늄 소스 가스로서는, 모노 게르만(GeH4)에 한정되는 것은 아니며, 디게르만(Ge2H6) 등의 고차 게르만계 가스를 사용하는 것이 가능하다.
스텝 3의 처리 조건의 일례는,
SiH4 유량: 75sccm
GeH4 유량: 300sccm
처리 시간: 7.2min
처리 온도: 400℃
처리 압력: 199.95Pa(1.5Torr)
이다.
이러한 처리 조건이면, 예를 들어 막 두께가 약 10nm이고, Si:Ge=30％:70％인 Ge 리치 SiGe 버퍼층(6)이 형성된다. Si 30％:Ge 70％인 Ge 리치 SiGe 버퍼층(6)을 선택한 이유는, 도 2에도 나타낸 바와 같이, 표면 러프니스가 Rms=0.272nm로 작은 값이 되는 것에 의한다. 본 예에서는, 다음에 형성되는 Ge막(5)의 표면 러프니스(Rms)의 목표값을 "0.272nm≤≤Rms≤≤1nm"로 하고 있다. 이 때문에, Ge막(5)의 하지가 되는, Ge 리치 SiGe 버퍼층(6)의 표면 러프니스(Rms)는, 목표값과 동등해지는 막을 선택하였다.
또한, Ge 리치 SiGe 버퍼층(6)의 Si:Ge는 30％:70％에 한정되는 것은 아니다. Ge 리치 SiGe 버퍼층(6)의 Si:Ge는, Ge막(5)보다도 Ge 농도가 낮아지면 된다. 굳이 Ge 농도의 바람직한 범위를 설명하면, Ge 농도가 60％ 이상 80％ 미만이다. Ge 농도를 80％ 미만으로 하는 이유는, Ge막(5)을 채널 재료로서 사용할 때, Ge막(5)의 Ge 농도를 80％ 이상 100％ 이하로 하는 경우가 있고, Ge 리치 SiGe 버퍼층(6)의 Ge 농도를, Ge막(5)의 Ge 농도보다도 낮게 억제하고 싶기 때문이다. 또한, Ge 농도의 바람직한 범위를 설명하면, Ge 리치 SiGe 버퍼층(6)의 Ge 농도가 60％ 이상 70％ 이하이다. 이것은, Ge막(5)의 표면 러프니스(Rms)의 목표값을, 예를 들어 0.272nm 이하로 억제하고 싶기 때문이다.
이어서, 처리실 내를 퍼지·배기한 후, 도 9의 스텝 4 및 도 10e에 도시한 바와 같이, 웨이퍼(1)가 수용된 처리실 내에 게르마늄 소스 가스를 공급한다. 이에 의해, Ge 리치 SiGe 버퍼층(6) 위에는 Ge막(게르마늄 막)(5)이 형성된다. 구체적인 일례로서는, 웨이퍼(1)를 가열하고, Ge 리치 SiGe 버퍼층(6)의 표면에 게르마늄 소스 가스를 흘려서, 게르마늄 소스 가스에 포함된 적어도 Ge를 Ge 리치 SiGe 버퍼층(6) 위에 퇴적시킨다. 이와 같이 하여 Ge가 퇴적함으로써 얻은 Ge막(5)을, Ge 리치 SiGe 버퍼층(6) 위에 형성한다. 본 예에서는, 스텝 4에서 실리콘 소스 가스는 흘리지 않기 때문에, Ge막(5)은, Ge 농도가 거의 100％인 Ge막이 된다.
스텝 4에 사용되는 게르마늄 소스 가스로서는, 스텝 3에서 사용한 게르마늄 소스 가스와 동일한 것을 사용해도 된다. 본 예에서는 모노게르만을 사용하였다.
또한, 스텝 4에서의 성막 온도는, 제1 실시 형태에서도 설명한 바와 같이, Ge막(5)의 결정화를 억제하기 위해서, 게르마늄 소스 가스가 열분해하는 온도 이상 300℃ 이하로 한다. 본 예에서는 Ge막(5)의 성막 온도를 300℃로 하였다.
스텝 4의 처리 조건의 일례는,
GeH4 유량: 700sccm
처리 시간: 50min
처리 온도: 300℃
처리 압력: 199.95Pa(1.5Torr)
이다.
<인큐베이션 시간>
도 11은 고차 실란 시드층(4)에의 Ge막(5) 및 Ge 리치 SiGe 버퍼층(6) 위에의 Ge막의, 성막 시간과 막 두께의 관계를 도시하는 도면이다.
도 11에 도시한 바와 같이, 제1 실시 형태에 따른 성막 방법에 의해, 고차 실란 시드층(4) 위에 Ge막(5)을 성막한 경우에는, 성막 온도 300℃일 때의 인큐베이션 시간(Tinc) 300은 약 33min이었다(도 6 참조). 이에 반해, 제4 실시 형태에 관한 성막 방법에 의해, Si 30％:Ge 70％인 Ge 리치 SiGe 버퍼층(6) 위에 Ge막(5)을 성막한 경우에는, 성막 온도 300℃일 때의 인큐베이션 시간(Tinc) 300*은 약 3min이었다. 또한, 인큐베이션 시간(Tinc) 300*은, 다음과 같이 해서 구하였다.
성막 시간 50min일 때, Ge막(5)의 막 두께는, Ge 리치 SiGe 버퍼층(6)의 막 두께를 포함해서 약 52nm이었다. Ge 리치 SiGe 버퍼층(6)의 막 두께(약, 10nm)분을 차감하면, 성막 시간 50min일 때, Ge막(5)의 막 두께는 약 42nm이다. 제4 실시 형태에서는, Ge막(5)을 성막할 때의 처리 조건은, 제1 실시 형태와 동일하다. 따라서, Ge막(5)의 성막 레이트는, 제1 실시 형태와 동일한 0.87nm/min인 것으로 하였다. 성막 시간 50min, 막 두께 약 42nm의 교점으로부터, 기울기 0.87로 직선을 긋고, 막 두께 0nm의 선에 접하는 점을 인큐베이션 시간(Tinc) 300*으로 하였다.
이와 같이, Ge막(5)을 성막하기 전에, Ge 리치 SiGe 버퍼층(6)을 형성하는 제4 실시 형태에 의하면, Ge 리치 SiGe 버퍼층(6)을 형성하지 않는 제1, 제3 실시 형태와 비교하여 Ge막(5)의 인큐베이션 시간(Tinc)을 짧게 할 수 있다.
<Ge막(5)의 표면 관찰>
도 12 내지 도 14는 각각, Ge막(5)의 표면을 촬상한 도면 대용 사진이다. 도 12는 제1 실시 형태에 따른 게르마늄 막의 성막 방법에 의해 성막한 Ge막(5)의 표면, 도 13은 제2 실시 형태에 관한 게르마늄 막의 성막 방법에 의해 성막한 Ge막(5)의 표면, 도 14는 제3 실시 형태에 관한 게르마늄 막의 성막 방법에 의해 성막한 Ge막(5)의 표면을 각각 나타내고 있다.
도 12에 도시한 바와 같이, 제1 실시 형태에 의해 성막 온도 300℃에서 성막한 Ge막(5)의 표면에는, 명확한 요철이 시인된다. 표면 러프니스는 Rms=1.47nm이다.
도 13에 도시한 바와 같이, 제2 실시 형태에 의해 성막 온도 275℃에서 성막한 Ge막(5)의 표면에는, 제1 실시 형태에 비해 요철이 비교적 완화되어 있는 것으로 시인된다. 표면 러프니스는 Rms=0.89nm이다.
도 14에 도시한 바와 같이, 제3 실시 형태에 의해 성막 온도 300℃에서 성막한 Ge막(5)의 표면에는, 명확한 요철을 시인하는 것이 곤란하다. 표면의 상태로부터, 표면 러프니스는 Rms=0.89 미만이고, 성막 온도 400의 Si:Ge=30％:70％인 Ge리치 SiGe막(6)의 표면 러프니스(Rms)=0.272nm에 한없이 가까운 값이 얻어지고 있다고 생각된다.
이렇게 제3 실시 형태에 의하면, 제1, 제2 실시 형태에 비해 표면 러프니스(Rms)를 더욱 작게 할 수 있어, 예를 들어 성막 온도 400℃, Ge 농도 70％에서 얻어진 표면 러프니스(Rms)=0.272nm에 육박하거나, 또는 그것보다도 작은 표면 러프니스를 갖는 Ge막(5)을 얻을 수 있다.
이러한 표면 러프니스가 작은 Ge막(5)은, 하지 Si보다도 캐리어 이동도가 높은, 차세대의 트랜지스터 채널재로서 특히 유용하다.
또한, 제3 실시 형태는, 제1, 제2 실시 형태를 부정하는 것이 아니라, 예를 들어 표면 러프니스(Rms)=1.47nm 내지 0.89nm를 허용할 수 있는 프로세스라면, 제1, 제2 실시 형태도, 예를 들어 트랜지스터의 채널재로서 유용하게 사용할 수 있다.
도 15은, 상기 제4 실시 형태에 관한 게르마늄 막의 성막 방법의 일례에 있어서의 가스 공급 및 퍼지·배기의 타이밍을 나타내는 타이밍 차트이다.
도 15에 도시한 바와 같이, 제3 실시 형태에서는, 스텝 1에서, 아미노실란계 가스를 성막 장치의 처리실 내에 공급하고, 계속해서, 처리실 내를 불활성 가스, 예를 들어 질소(N2) 가스를 사용해서 퍼지한 후, 처리실 내를 배기한다(퍼지·배기).
이어서, 스텝 2에서, 디실란 이상의 고차 실란계 가스를 처리실 내에 공급하고, 계속해서, 처리실 내를 퍼지·배기한다.
이어서, 스텝 3에서, 실리콘 소스 가스로서 저차 실란계 가스와 게르마늄 소스 가스를 처리실 내에 공급하고, 계속해서, 처리실 내를 퍼지·배기한다.
이어서, 스텝 4에서, 게르마늄 소스 가스를 처리실 내에 공급하고, 계속해서, 처리실 내를 퍼지·배기한다(도시하지 않음).
이와 같이, 제4 실시 형태에서는, 스텝 1 내지 스텝 4를, 예를 들어 퍼지·배기 공정을 사이에 두면서 서로 분리하고 있다.
그러나, 예를 들어 스텝 3과 스텝 4는, 퍼지·배기 공정에 의해 서로 분리될 필요가 반드시 있는 것은 아니다(후술).
도 16은 본 발명의 제4 실시 형태에 관한 게르마늄 막의 성막 방법의 일례에서의 가스 공급 및 퍼지·배기의 타이밍을 나타내는 타이밍 차트이다.
도 16에 도시한 바와 같이, 다른 실시 형태에서는, 스텝 3에서, 저차 실란계 가스의 공급량을 서서히 낮추고, 최후에는 공급량을 "0"으로 한다. 반대로 게르마늄 소스 가스의 공급량은 서서히 높이고, 최후에는 스텝 4에서 사용되는 공급량으로 한다.
<제5 실시 형태>
도 17은 제5 실시 형태에 관한 게르마늄 막의 성막 방법에 따라서 성막된 Ge막을 갖는 웨이퍼(1)의 단면도이다.
도 17에 도시한 바와 같이, 제5 실시 형태에 따라서 성막된 Ge막(5)에 의하면, 고차 실란 시드층(4) 위에 Si 농도와 Ge 농도가 연속적으로 변화하여, 드디어 서로 농도가 역전되는 천이적 Ge 리치 SiGe 버퍼층(6a)이 형성된다. Ge막(5)은, 천이적 Ge 리치 SiGe 버퍼층(6a) 위에 성막된다.
도 18a는, 제5 실시 형태에 따라서 성막된 Ge막(5)을 갖는 웨이퍼(1)의 깊이 방향의 농도 프로파일을 도시하는 도면이다.
도 18a에 도시한 바와 같이, 표면으로부터 깊이 방향에 걸쳐서 Ge 농도 거의 100％, Si 농도가 거의 0％가 되는 영역은, Ge막(5)의 영역이다. 깊이 방향으로 진행되어, Ge 농도가 거의 100％로부터 저하되고, 반대로 Si 농도가 거의 0％로부터 상승하기 시작하는 영역은, 천이적 Ge 리치 SiGe 버퍼층(6a)의 영역이다. 또한 깊이 방향으로 진행되어, Ge 농도가 거의 0％, Si 농도가 거의 100％가 되는 영역은, 고차 실란 시드층(4)이나 아미노실란 시드층(3)의 영역이 된다. 아미노실란 시드층(3)보다 아래의 영역에 대해서는, 도 18a에서는 생략한다.
이와 같이, 제5 실시 형태에 따라서 성막된 Ge막(5)은, 그 하부의 부분에 Si 농도와 Ge 농도가 연속적으로 변화하는, 천이적 Ge 리치 SiGe 버퍼층(6a)을 갖고 있다. 이 제5 실시 형태에 따르면, 이렇게 천이적 Ge 리치 SiGe 버퍼층(6a)을 갖고 있어도, 제4 실시 형태와 마찬가지로, 제1, 제2 실시 형태에 비해 표면 러프니스(Rms)를 더욱 작게 할 수 있으며, 예를 들어 성막 온도 400℃, Ge 농도 70％에서 얻어진 표면 러프니스(Rms)=0.272nm에 육박하거나, 또는 그것보다도 작은 표면 러프니스를 갖는 Ge막(5)을 얻을 수 있다는 이점을 얻을 수 있다.
참고로, 도 18b에, 상술한 제4 실시 형태에 따라서 성막된 Ge막(5)을 갖는 웨이퍼(1)의 깊이 방향의 농도 프로파일을 나타낸다.
도 18b에 도시한 바와 같이, 제4 실시 형태에 따라서 성막된 Ge막(5)은, 그 하방의 영역에, 예를 들어 Si 농도가 30％, Ge 농도가 70％로 제어된 Ge 리치 SiGe 버퍼층(6)을 갖고 있다.
(제6 실시 형태)
제6 실시 형태는, 상기 제1 내지 제5 실시 형태에 관한 게르마늄 막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례에 관한 것이다.
도 19는 제1 내지 제5 실시 형태에 관한 게르마늄 막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 단면도이다.
도 19에 도시한 바와 같이, 성막 장치(100)는, 하단이 개구된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들어 스테인레스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 개재해서 연결되어 있다.
매니폴드(103)는, 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들어 50 내지 100매의 반도체 웨이퍼, 본 예에서는, 실리콘 웨이퍼(1)를 다단으로 적재 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 웨이퍼 보트(105)는 복수개의 지주(106)를 갖고, 지주(106)에 형성된 홈(도시하지 않음)에 의해 복수매의 웨이퍼(1)가 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재해서 테이블(108) 위에 적재되어 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어 스테인레스 스틸제의 덮개부(109)를 관통하는 회전축(110) 위에 지지된다. 회전축(110)의 관통부에는, 예를 들어 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부와의 사이에는, 예를 들어 O링으로 이루어지는 시일 부재(112)가 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 유지되고 있다. 회전축(110)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 설치되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어서 처리실(101) 내에 대하여 삽입 분리된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114)와, 처리실(101) 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
처리 가스 공급 기구(114)는, 아미노실란계 가스 공급원(117a), 디실란 이상의 고차 실란계 가스 공급원(117b), 저차 실란계 가스 공급원(117c) 및 게르마늄 소스 가스 공급원(117d)을 포함하여 구성되어 있다. 본 예에서는, 아미노실란계 가스로는 DIPAS, 고차 실란계 가스로는 디실란, 저차 실란계 가스로는 모노실란, 게르마늄 소스 가스로는 모노 게르만을 사용하였다.
불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하여 구성되어 있다. 불활성 가스는 퍼지 가스 등에 이용된다. 본 예에서는 불활성 가스로는 질소를 사용하였다.
아미노실란계 가스 공급원(117a)은 유량 제어기(121a) 및 개폐 밸브(122a)를 통해서 분산 노즐(123a)에 접속되어 있다. 마찬가지로, 디실란 이상의 고차 실란계 가스 공급원(117b)은, 유량 제어기(121b) 및 개폐 밸브(122b)를 통해서 도시하지 않은 분산 노즐(123b)에, 저차 실란계 가스 공급원(117c)은, 유량 제어기(121c) 및 개폐 밸브(122c)를 통해서 도시하지 않은 분산 노즐(123c)에, 게르마늄 소스 가스 공급원(117d)은, 유량 제어기(121d) 및 개폐 밸브(122d)를 통해서 분산 노즐(123d)에 각각 접속되어 있다.
분산 노즐(123a 내지 123d)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통해서 상측 방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a 내지 123d)의 수직 부분에는, 복수의 가스 토출 구멍(124a 내지 124d)이 소정의 간격을 두고 형성되어 있다. 아미노실란계 가스, 디실란 이상의 고차 실란계 가스, 저차 실란계 가스 및 게르마늄 소스 가스는 각각, 가스 토출 구멍(124a 내지 124d)으로부터 처리실(101) 내를 향해서 수평 방향으로 대략 균일하게 토출된다.
불활성 가스 공급원(120)은 유량 제어기(121e) 및 개폐 밸브(122e)를 통해서 노즐(128)에 접속되어 있다. 노즐(128)은, 매니폴드(103)의 측벽을 관통하여, 그 선단으로부터 불활성 가스를 처리실(101) 내에 수평 방향을 향해서 토출시킨다.
처리실(101) 내의, 분산 노즐(123a 내지 123d)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 형성되어 있다. 배기구(129)는, 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 역 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 설치되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 대응하는 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 본 예에서는 웨이퍼(1)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행하여진다. 컨트롤러(150)에는, 유저 인터페이스(151)가 접속되어 있다. 유저 인터페이스(151)는, 오퍼레이터가 성막 장치(100)를 관리하기 위해서, 커맨드의 입력 조작 등을 행하기 위한 터치 패널 디스플레이나 키보드 등을 포함하는 입력부 및 성막 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등을 포함하는 표시부가 구비되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실시되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실시시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어 기억부(152) 중 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절히 전송시키도록 해도 된다. 레시피는, 필요에 따라, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실시함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어 하에 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 하에, 상기 제1 내지 제5 실시 형태에 관한 게르마늄 막의 성막 방법을 실시한다. 이와 같이, 상기 제1 내지 제5 실시 형태에 관한 게르마늄 막의 성막 방법은, 도 19에 도시한 바와 같은 성막 장치(100)에 의해 실시할 수 있다.
이상, 본 발명을 몇 가지의 실시 형태에 따라서 설명했지만, 본 발명은 상기 몇 가지의 실시 형태에 한정되지 않으며, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 처리 조건을 구체적으로 예시했지만, 처리 조건은, 상기 구체적인 예시에 한정되는 것은 아니다. 처리 조건은, 예를 들어 피처리체를 수용하는 처리실의 용적이나, 처리 압력의 변경 등에 따라서 변경하는 것이 가능하다.
또한, Ge막(5)이 성막되는 하지로서는 SiO2막(2)을 예시했지만, 하지는, SiO2막(2)에 한정되는 것은 아니다. 예를 들어, 실리콘 질화물막이어도 되고, 티타늄나이트라이드막, 탄소막, 금속막이어도 된다.
또한, 제1, 제2 실시 형태에서의 아미노실란 시드층(3) 및 고차 실란 시드층(4)을 형성할 때의 처리 조건은, 제3 실시 형태에서 설명한 아미노실란 시드층(3) 및 고차 실란 시드층(4)을 형성할 때의 처리 조건과 동일해도 된다.
또한, 아미노실란 시드층(3) 위에 고차 실란 시드층(4)을 더 형성함으로 인한 이점은, 아미노실란 시드층(3) 위에 Ge막(5)을 직접 성막하는 경우에 비해 성막되는 Ge막(5)의 막 두께 면내 균일성이 향상되는 점이다.
또한, 아미노실란계 가스로서는, 분자식 중의 실리콘(Si)이 1개가 되는 것에 한정되는 것은 아니며, 분자식 중의 실리콘이 2개로 되는 것, 예를 들어 헥사키스(에틸아미노)디실란(C12H36N6Si2) 등의 고차 아미노실란계 가스도 사용할 수 있다.
또한, 고차 아미노실란계 가스의 예로서는, 헥사키스(에틸아미노)디실란 외에, 하기의 식 (A), (B)
((R1R2)N)nSiXH2X +2-n-m(R3)m … (A), 또는
((R1R2)N)nSiXH2X -n- m(R3)m … (B)
단, 상기 (A) 및 상기 (B)식에서,
n은 아미노기의 수로서 1 내지 6의 수,
m은 알킬기의 수로서 0 내지 5의 수,
R1, R2, R3은 CH3, C2H5 및 C3H7 으로 구성된 군으로부터 독립적으로 선택되고,
R3=Cl이어도 됨
X는 2 이상의 수로 표현되는 실리콘의 아미노 화합물을 들 수 있다. 그리고, 상기 (A)식 및 상기 (B)식으로 표현되는 실리콘의 아미노 화합물을 적어도 1종 포함하는 가스를, 스텝 1에서 사용되는 처리 가스로서 선택할 수 있다.
상기 (A)식으로 표현되는 고차 아미노실란계 가스의 예로서는, 디이소프로필아미노디실란(Si2H5N(iPr)2), 디이소프로필아미노트리실란(Si3H7N(iPr)2), 디이소프로필아미노클로로디실란(Si2H4ClN(iPr)2), 디이소프로필아미노클로로트리실란(Si3H6ClN(iPr)2) 등을 들 수 있다. 처리 가스는, 이들 가스 중에서 적어도 하나를 선택할 수 있다.
또한, 상기 (B)식으로 표현되는 고차 아미노실란계 가스의 예로서는,
디이소프로필아미노시클로트리실란(Si3H5N(iPr)2), 디이소프로필아미노클로로시클로트리실란(Si3H4ClN(iPr)2)
등을 들 수 있다. 처리 가스는, 이들 가스 중에서 적어도 하나를 선택할 수 있다.
아미노실란 시드층(3)에 고차 아미노실란계 가스를 사용하면, 예를 들어 저차 아미노실란계 가스를 사용하는 경우에 비해, 예를 들어 Ge막(5)의 막 두께를 얇게 했을 경우에, Ge막(5)에의 핀 홀의 발생을 억제할 수 있다는 이점을 얻을 수 있다.
그 밖에, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형될 수 있다.
1 : 실리콘 웨이퍼 2 : 실리콘 산화물 막
3 : 아미노실란 시드층 4 : 고차 실란 시드층
5 : 게르마늄 막

Claims (17)

  1. 피처리체의 피처리면 위에 게르마늄 막을 성막하는 게르마늄 막의 성막 방법으로서,
    (1) 상기 피처리체가 수용된 처리실 내에, 아미노실란계 가스를 공급하는 공정과,
    (2) 상기 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급하는 공정과,
    (3) 상기 처리실 내에, 게르마늄 소스 가스를 공급하는 공정
    을 포함하고,
    상기 (3) 공정에서의 처리 온도를, 상기 게르마늄 소스 가스가 열분해하는 온도 이상 300℃ 이하로 하는 게르마늄 막의 성막 방법.
  2. 제1항에 있어서,
    상기 (1) 공정은, 상기 피처리체의 피처리면 위에 아미노실란 시드층을 형성하는 공정이며,
    상기 (2) 공정은, 상기 아미노실란 시드층 위에 고차 실란 시드층을 형성하는 공정이며,
    상기 (3) 공정은, 상기 고차 실란 시드층 위에 게르마늄 막을 형성하는 공정인, 게르마늄 막의 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 (3) 공정에서의 처리 온도를, 상기 게르마늄 소스 가스가 열분해하는 온도 이상 275℃ 이하로 하는, 게르마늄 막의 성막 방법.
  4. 제2항에 있어서,
    상기 게르마늄 막의 게르마늄 농도는, 70％를 초과하고 100％ 이하로 제어되는, 게르마늄 막의 성막 방법.
  5. 제2항에 있어서,
    상기 게르마늄 막의 게르마늄 농도는, 80％ 이상 100％ 이하로 제어되는, 게르마늄 막의 성막 방법.
  6. 피처리체의 피처리면 위에 게르마늄 막을 성막하는 게르마늄 막의 성막 방법으로서,
    (1) 상기 피처리체가 수용된 처리실 내에, 아미노실란계 가스를 공급하는 공정과,
    (2) 상기 처리실 내에, 디실란 이상의 고차 실란계 가스를 공급하는 공정과,
    (3) 상기 처리실 내에, 실리콘 소스 가스와 게르마늄 소스 가스를 공급하는 공정과,
    (4) 상기 처리실 내에, 상기 게르마늄 소스 가스를 공급하는 공정
    을 포함하는 게르마늄 막의 성막 방법.
  7. 제6항에 있어서,
    상기 (1) 공정은, 상기 피처리체의 피처리면 위에 아미노실란 시드층을 형성하는 공정이며,
    상기 (2) 공정은, 상기 아미노실란 시드층 위에 고차 실란 시드층을 형성하는 공정이며,
    상기 (3) 공정은, 상기 고차 실란 시드층 위에 게르마늄 리치의 실리콘 함유 게르마늄 버퍼층을 형성하는 공정이며,
    상기 (4) 공정은, 상기 게르마늄 리치의 실리콘 함유 게르마늄 버퍼층 위에 게르마늄 막을 형성하는 공정인, 게르마늄 막의 성막 방법.
  8. 제7항에 있어서,
    상기 게르마늄 리치의 실리콘 함유 게르마늄 버퍼층의 게르마늄 농도는, 60％ 이상 80％ 미만으로 제어되는, 게르마늄 막의 성막 방법.
  9. 제7항에 있어서,
    상기 게르마늄 리치의 실리콘 함유 게르마늄 버퍼층의 게르마늄 농도는, 60％ 이상 70％ 이하로 제어되는, 게르마늄 막의 성막 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 (4) 공정에서의 처리 온도를, 상기 게르마늄 소스 가스가 열분해하는 온도 이상 300℃ 이하로 하는, 게르마늄 막의 성막 방법.
  11. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 (4) 공정에서의 처리 온도를, 상기 게르마늄 소스 가스가 열분해하는 온도 이상 275℃ 이하로 하는, 게르마늄 막의 성막 방법.
  12. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 게르마늄 막의 게르마늄 농도는, 70％를 초과하고 100％ 이하로 제어되는, 게르마늄 막의 성막 방법.
  13. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 게르마늄 막의 게르마늄 농도는, 80％ 이상 100％ 이하로 제어되는, 게르마늄 막의 성막 방법.
  14. 제1항, 제2항, 제4항, 제5항, 제6항, 제7항, 제8항 및 제9항 중 어느 한 항에 있어서,
    상기 아미노실란계 가스는,
    BAS(부틸아미노실란),
    BTBAS(비스터셜부틸아미노실란),
    DMAS(디메틸아미노실란),
    BDMAS(비스디메틸아미노실란),
    3DMAS(트리스디메틸아미노실란),
    DEAS(디에틸아미노실란),
    BDEAS(비스디에틸아미노실란),
    DPAS(디프로필아미노실란),
    DIPAS(디이소프로필아미노실란),
    ((R1R2)N)nSiXH2X +2-n-m(R3)m … (A),
    ((R1R2)N)nSiXH2X -n-m(R3)m … (B)
    로부터 선택되고,
    단, 상기 (A) 및 상기 (B) 식에서,
    n은 아미노기의 수로서 1 내지 6의 수,
    m은 알킬기의 수로서 0 내지 5의 수,
    R1, R2, R3은 CH3, C2H5 및 C3H7 으로 구성된 군으로부터 독립적으로 선택되고,
    X는 2 이상의 수인, 게르마늄 막의 성막 방법.
  15. 제1항, 제2항, 제4항, 제5항, 제6항, 제7항, 제8항 및 제9항 중 어느 한 항에 있어서,
    상기 디실란 이상의 고차 실란계 가스가,
    Si2H6,
    SimH2m +2(단, m은 3 이상의 자연수)의 식으로 표현되는 실리콘의 수소화물 및
    SinH2n(단, n은 3 이상의 자연수)의 식으로 표현되는 실리콘의 수소화물
    중 적어도 1개를 포함하는 가스에서 선택되는, 게르마늄 막의 성막 방법.
  16. 제15항에 있어서,
    상기 SimH2m +2의 식으로 표현되는 실리콘의 수소화물이,
    트리실란(Si3H8),
    테트라실란(Si4H10),
    펜타실란(Si5H12),
    헥사실란(Si6H14),
    헵타실란(Si7H16)
    중 적어도 하나에서 선택되고,
    상기 SinH2n의 식으로 표현되는 실리콘의 수소화물이,
    시클로트리실란(Si3H6),
    시클로테트라실란(Si4H8),
    시클로펜타실란(Si5H10),
    시클로헥사실란(Si6H12),
    시클로헵타실란(Si7H14)
    중 적어도 어느 하나에서 선택되는, 게르마늄 막의 성막 방법.
  17. 피처리체의 피처리면 위에 게르마늄 막을 성막하는 성막 장치로서,
    상기 피처리체를 수용하는 처리실과,
    상기 처리실 내에, 아미노실란계 가스, 디실란 이상의 고차 실란계 가스, 실리콘 소스 가스 및 게르마늄 소스 가스를 공급하는 가스 공급 기구와,
    상기 처리실 내를 가열하는 가열 장치와,
    상기 처리실 내를 배기하는 배기 장치와,
    상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러가, 상기 처리실 내에서, 제1항, 제2항, 제4항, 제5항, 제6항, 제7항, 제8항 및 제9항 중 어느 한 항에 기재된 게르마늄 막의 성막 방법이 상기 피처리체에 대하여 실시되도록, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어하는 성막 장치.
KR1020150108966A 2014-08-12 2015-07-31 게르마늄 막의 성막 방법 및 성막 장치 KR101913461B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014164183A JP6258813B2 (ja) 2014-08-12 2014-08-12 ゲルマニウム膜の成膜方法および成膜装置
JPJP-P-2014-164183 2014-08-12

Publications (2)

Publication Number Publication Date
KR20160019859A true KR20160019859A (ko) 2016-02-22
KR101913461B1 KR101913461B1 (ko) 2018-10-30

Family

ID=55302672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108966A KR101913461B1 (ko) 2014-08-12 2015-07-31 게르마늄 막의 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US9607830B2 (ko)
JP (1) JP6258813B2 (ko)
KR (1) KR101913461B1 (ko)
CN (1) CN105369212B (ko)
TW (1) TWI609982B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN108573852A (zh) * 2017-03-08 2018-09-25 上海新昇半导体科技有限公司 具有原子级平整表面的薄膜的制备方法
CN108573851B (zh) * 2017-03-08 2021-05-07 上海新昇半导体科技有限公司 自对准晶种层及自对准薄膜的制备方法
JP6952620B2 (ja) * 2018-02-23 2021-10-20 東京エレクトロン株式会社 シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する方法および装置
US11551736B2 (en) * 2020-07-30 2023-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071814A (ja) 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273818B2 (en) 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
WO2005084231A2 (en) 2004-02-27 2005-09-15 Asm Aemrica, Inc. Germanium deposition
KR100763916B1 (ko) 2006-06-21 2007-10-05 삼성전자주식회사 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
JP5018473B2 (ja) * 2007-12-28 2012-09-05 富士通セミコンダクター株式会社 半導体装置の製造方法
CN101866834B (zh) * 2009-12-11 2011-09-14 清华大学 高Ge组分SiGe材料的方法
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071814A (ja) 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201619423A (zh) 2016-06-01
TWI609982B (zh) 2018-01-01
US9607830B2 (en) 2017-03-28
US20160049298A1 (en) 2016-02-18
KR101913461B1 (ko) 2018-10-30
CN105369212B (zh) 2019-07-09
JP2016040794A (ja) 2016-03-24
JP6258813B2 (ja) 2018-01-10
CN105369212A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
JP4967066B2 (ja) アモルファスシリコン膜の成膜方法および成膜装置
US9777366B2 (en) Thin film forming method
KR101913461B1 (ko) 게르마늄 막의 성막 방법 및 성막 장치
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
JP6068130B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101672081B1 (ko) 실리콘막의 성막 방법 및 성막 장치
JP5635164B2 (ja) 成膜方法および成膜装置
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant