CN108573852A - 具有原子级平整表面的薄膜的制备方法 - Google Patents

具有原子级平整表面的薄膜的制备方法 Download PDF

Info

Publication number
CN108573852A
CN108573852A CN201710135017.1A CN201710135017A CN108573852A CN 108573852 A CN108573852 A CN 108573852A CN 201710135017 A CN201710135017 A CN 201710135017A CN 108573852 A CN108573852 A CN 108573852A
Authority
CN
China
Prior art keywords
film
gas
seed layer
reaction chamber
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710135017.1A
Other languages
English (en)
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201710135017.1A priority Critical patent/CN108573852A/zh
Publication of CN108573852A publication Critical patent/CN108573852A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种具有原子级平整表面的薄膜的制备方法，包括：提供一衬底放置于反应腔室内，首先向反应腔室内通入包含有二硅氧烷的气体，在衬底表面上形成第一晶种层，然后向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层，最后在第二晶种层上形成薄膜，以此提高薄膜的表面平整度，达到原子级平整表面。

Description

具有原子级平整表面的薄膜的制备方法
技术领域
本发明涉及半导体制造领域，特别涉及一种具有原子级平整表面的薄膜的制备方法。
背景技术
随着半导体器件尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，然而随着集成电路密度的不断提高，对半导体器件的性能以及稳定性也提出了更高的要求。在半导体器件制作过程中形成的薄膜的平整度对于后续形成的半导体器件的性能有着非常重要的影响。
现有技术中，一般通过外延法生长硅(Si)、硅锗(SiGe)或锗(Ge)来得到具有原子级平整表面的薄膜层，然而，该方法在制造过程中需要相当高的温度，并且对于大部分绝缘体上硅(SOI)来说，获得平整表面与高结晶度需要完成多个工艺步骤，最终会导致生产成本增加，并且最终的应用也会受到限制。
另外，三维积体(3DIC)需要在绝缘体上形成活性层(active layers)，同时活性层也需要具有平整表面，然而，在绝缘体上获得比较薄的活性层的原子级平整表面比较困难。现有技术采用的ALD(Atomic Layer Deposition，原子层沉积)，CVD(Chemical VaporDeposition,化学气相沉积)等沉积方法已经无法满足需求。
因此，如何获得具有原子级平整表面的薄膜是本领域技术人员亟需解决的技术问题。
发明内容
本发明的目的在于提供一种具有原子级平整表面的薄膜的制备方法，获得具有原子级平整表面的薄膜。
本发明的技术方案是一种具有原子级平整表面的薄膜的制备方法，包括以下步骤：
提供一衬底，将所述衬底放置于反应腔室中；
向反应腔室内通入包含有二硅氧烷的气体，在所述衬底表面上形成第一晶种层；
向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层；
向反应腔室内通入反应气体，在所述第二晶种层上形成薄膜。
进一步的，在形成所述第一晶种层与形成所述第二晶种层的过程中，向反应腔室内通入的气体还包括惰性气体。
进一步的，形成所述第一晶种层的工艺条件为：
反应腔室温度100℃～300℃，腔内压强0.1Torr～3.0Torr，气体流量：二硅氧烷50sccm～500sccm，惰性气体100sccm～1000sccm。
进一步的，所述环戊硅烷在一部分所述惰性气体的作用下通入反应腔室内，同时在所述反应腔室内通入另一部分所述惰性气体，使所述环戊硅烷在所述反应腔室内均匀分布。
进一步的，形成所述第二晶种层的工艺条件为：
反应腔室温度100℃～500℃，腔内压强0.1Torr～3.0Torr，气体流量：环戊硅烷与惰性气体的混合气体50sccm～500sccm，惰性气体100sccm～1000sccm。
进一步的，所述惰性气体为氩气。
进一步的，所述第一晶种层为单层或双层；所述第二晶种层为单层、双层或三层。
进一步的，所述薄膜为硅薄膜、锗薄膜或硅锗薄膜。
进一步的，所述反应气体包含有含硅或/含锗气体与氢气。
进一步的，形成所述薄膜的工艺条件为：
反应腔室温度100℃～500℃，腔内压强0.1Torr～3.0Torr，气体流量：含硅气体50sccm～500sccm或/和含锗气体50sccm～500sccm，氢气100sccm～1000sccm。
进一步的，所述含硅气体为乙硅烷，所述含锗气体为锗烷。
进一步的，形成硅薄膜的反应气体为乙硅烷与氢气，形成锗薄膜的反应气体为锗烷与氢气，形成硅锗薄膜的反应气体为乙硅烷、锗烷与氢气。
进一步的，在形成第一晶种层之前，在所述衬底表面上形成一绝缘层。
进一步的，所述绝缘层的材质为氧化硅或氮化硅。
与现有技术相比，本发明提供的具有原子级平整表面的薄膜的制备方法，首先向反应腔室内通入包含有二硅氧烷的气体，在衬底表面上形成第一晶种层，然后向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层，最后在第二晶种层上形成薄膜，从而能够提高薄膜的表面平整度，达到原子级平整表面。
附图说明
图1为本发明一实施例所提供的具有原子级平整表面的薄膜的制备方法流程图。
图2～6为本发明一实施例所提供的具有原子级平整表面的薄膜的制备方法中各步骤结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
本发明的核心思想是：通过向反应腔室内通入包含有二硅氧烷的气体，在衬底表面上形成第一晶种层，然后向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层，最后在第二晶种层上形成薄膜，从而能够提高薄膜的表面平整度，达到原子级平整表面。
图1为本发明一实施例所提供的具有原子级平整表面的薄膜的制备方法流程图，如图1所示，本发明提出一种具有原子级平整表面的薄膜的制备方法，包括以下步骤：
步骤S01：提供一衬底，将所述衬底放置于反应腔室中；
步骤S02：向反应腔室内通入包含有二硅氧烷的气体，在所述衬底表面上形成第一晶种层；
步骤S03：向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层；
步骤S04：向反应腔室内通入反应气体，在所述第二晶种层上形成薄膜。
图2～6为本发明一实施例所提供的具有原子级平整表面的薄膜的制备方法各步骤结构示意图，请参考图1所示，并结合图2～图6，详细说明本发明提出的具有原子级平整表面的薄膜的制备方法：
在步骤S01中，提供一衬底10，将所述衬底10放置于反应腔室中。
在本实施例中，所述衬底10可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体衬底。优选的，首先，在所述衬底10上形成绝缘层20，形成如图2所示的结构。所述绝缘层的材质为氧化硅、氮化硅、或本领域技术人员已知的其他绝缘材料。
所述反应腔室为后续形成晶种层或薄膜的反应腔室，所述绝缘层20可以在该反应腔室中形成，即提供一衬底10，将所述衬底10放置于反应腔室中，在所述衬底10上形成绝缘层20，然后进行后续步骤，在绝缘层20上形成第一晶种层等。或者形成所述绝缘层20的反应腔室与形成第一晶种层的反应腔室并不相同，首先在一反应腔室中形成所述绝缘层20，然后将所述衬底10放置于另一反应腔室内，进行后续步骤。本发明对此并不做限制，可以根据实际的工艺条件进行选择。
在步骤S02中，向所述反应腔室内通入包含有二硅氧烷的气体，在所述绝缘层20表面上形成第一晶种层30，如图3所示。
所述二硅氧烷((H3Si)2O)为具有硅-氧-硅基的有机硅化合物，具有比较低的熔点与沸点，其熔点(Melting Point，m.p.)为-144℃，沸点(Boiling Point，b.p.)为-15.2℃。本实施例中，采用的二硅氧烷为气体，直接通过气体通道向所述反应腔室内通入二硅氧烷。在本实施例中，向反应腔室内通入的气体还包括惰性气体。优选的，在本实施例中，所述惰性气体为氩气(Ar)。
在所述反应腔室内通入二硅氧烷((H3Si)2O)与惰性气体的混合气体，在所述绝缘层20表面上形成第一晶种层(H3Si)2O层30。所述反应腔室的温度为100℃～300℃，腔内压强为0.1Torr～3.0Torr，气体流量，其中二硅氧烷的流量为50sccm～500sccm，惰性气体的流量为100sccm～1000sccm。优选的，在本实施例中，形成所述第一晶种层30的工艺条件为：所述反应腔室的温度为200℃，腔内压强为0.2Torr，气体流量：二硅氧烷为200sccm，氩气为1000sccm，形成所述第一晶种层30的反应时间为2min。最终，所述第一晶种层30是通过使所述二硅氧烷中的氧吸附在所述绝缘层20表面上形成的，具体结构如图6所示。
所述第一晶种层30为单层或双层，即可以在所述绝缘层20上形成一层所述第一晶种层30，也可以在所述绝缘层20上形成双层所述第一晶种层30，形成双层所述第一晶种层30的工艺条件可以完全相同、部分相同或者各不相同。可以理解的是，本实施例给出是比较优选的层数，在其他实施例中，所述第一晶种层30也可以大于两层。
在步骤S03中，向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层30上形成第二晶种层40，如图4所示。
所述环戊硅烷(Cyclopentasilane，简称CPS)是由硅烷围成的五元环化合物，是一种类似苯环的液态硅化物，需要与惰性气体混合，在一部分惰性气体的作用下将所述环戊硅烷通入反应腔室内，并且，为了提高混合气体的均匀性，在所述反应腔室内进一步加入惰性气体。本实施例中，所述惰性气体优选为氩气。
在所述反应腔室内通入环戊硅烷与惰性气体的混合气体，在所述第一晶种层30上形成第二晶种层SiH240。所述反应腔室的温度为100℃～500℃，腔内压强为0.1Torr～3.0Torr，气体流量：其中环戊硅烷与惰性气体的混合气体的流量为50sccm～500sccm，惰性气体的流量为100sccm～1000sccm。优选的，在本实施例中，形成所述第二晶种层40的工艺条件为：所述反应腔室的温度为300℃，腔内压强为0.2Torr，气体流量：其中环戊硅烷与惰性气体的混合气体的流量为200sccm，惰性气体的流量为1000sccm。所述环戊硅烷热分解产生的亚甲硅烷基(SiH2)被吸附于所述第一晶种层30上形成所述第二晶种层40。形成所述第二晶种层40的反应时间为2min。
所述第二晶种层40为单层、双层或三层，即可以在所述第一晶种层30上形成一层所述第二晶种层40，也可以在所述第一晶种层30上形成两层所述第二晶种层40，或者在所述第一晶种层30上形成三层所述第二晶种层40，形成两层或三层所述第二晶种层40的工艺条件可以完全相同、部分相同或者各不相同。可以理解的是，本实施例给出是比较优选的层数，在其他实施例中，所述第二晶种层40也可以大于三层。
在步骤S04中，向反应腔室内通入反应气体，在所述第二晶种层40上形成薄膜50，形成如图5所示的结构。
所述薄膜为硅薄膜、锗薄膜或硅锗薄膜。所述反应气体包含有含硅或/含锗气体与氢气(H2)。形成所述薄膜50的工艺条件为：所述反应腔室的温度为100℃～500℃，腔内压强为0.1Torr～3.0Torr，气体流量：其中含硅气体的流量为50sccm～500sccm或/和含锗气体的流量为50sccm～500sccm，氢气的流量为100sccm～1000sccm。优选的，在本实施例中，在所述第二晶种层40上形成所述薄膜50的工艺条件为：所述反应腔室的温度为300℃，腔内压强为0.2Torr，气体流量：其中含硅气体的流量为200sccm或/和含锗气体的流量为200sccm，氢气的流量为1000sccm，形成所述薄膜50的反应时间为5min，最终形成厚度约为10nm的薄膜50。
优选的，所述含硅气体为乙硅烷(Si2H6)，所述含锗气体为锗烷(GeH4)。具体的，在反应腔室内通入乙硅烷与氢气，在所述第二晶种层40上形成硅薄膜；在反应腔室内通入锗烷与氢气，在所述第二晶种层40上形成锗薄膜；在反应腔室内通入乙硅烷、锗烷与氢气，在所述第二晶种层40上形成硅锗薄膜。
可以理解的，在上述的四个步骤中均用到了反应腔室，该四个步骤可以在同一反应腔室中完成，待完成所述薄膜50的沉积之后再将所述衬底从所述反应腔室中取出，然后进行后续的工艺步骤。或者，由于每次形成的膜层均不相同，采用的原材料也不相同，上述的四个步骤也可以在不同的反应腔室中进行，例如，步骤S01在反应腔室一中完成所述绝缘层10的沉积，然后将完成所述绝缘层10沉积之后的衬底10放置于反应腔室二中，进行步骤S02形成所述第一晶种层30，同时再提供另一衬底10，放置于反应腔室一中进行步骤S01完成所述绝缘层10的沉积，依次类推。或者，根据形成的膜层的性质或者参加反应的原材料等，也可以选择四个步骤中两个或者三个在同一反应腔室中完成。本发明对比不做限定，可以由实际的工艺条件以及反应腔室的数量来决定。
综上所述，本发明提供的具有原子级平整表面的薄膜的制备方法，首先向反应腔室内通入包含有二硅氧烷的气体，在衬底表面上形成第一晶种层，然后向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层，最后在第二晶种层上形成薄膜，从而能够提高薄膜的表面平整度，达到原子级平整表面。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种具有原子级平整表面的薄膜的制备方法，其特征在于，包括以下步骤：
提供一衬底，将所述衬底放置于反应腔室中；
向反应腔室内通入包含有二硅氧烷的气体，在所述衬底表面上形成第一晶种层；
向反应腔室内通入包含有环戊硅烷的气体，在所述第一晶种层上形成第二晶种层；
向反应腔室内通入反应气体，在所述第二晶种层上形成薄膜。
2.如权利要求1所述的具有原子级平整表面的薄膜的制备方法，其特征在于，在形成所述第一晶种层与形成所述第二晶种层的过程中，向反应腔室内通入的气体还包括惰性气体。
3.如权利要求2所述的具有原子级平整表面的薄膜的制备方法，其特征在于，形成所述第一晶种层的工艺条件为：
反应腔室温度100℃～300℃，腔内压强0.1Torr～3.0Torr，气体流量：二硅氧烷50sccm～500sccm，惰性气体100sccm～1000sccm。
4.如权利要求2所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述环戊硅烷在一部分所述惰性气体的作用下通入反应腔室内，同时在所述反应腔室内通入另一部分所述惰性气体，使所述环戊硅烷在所述反应腔室内均匀分布。
5.如权利要求4所述的具有原子级平整表面的薄膜的制备方法，其特征在于，形成所述第二晶种层的工艺条件为：
反应腔室温度100℃～500℃，腔内压强0.1Torr～3.0Torr，气体流量：环戊硅烷与惰性气体的混合气体50sccm～500sccm，惰性气体100sccm～1000sccm。
6.如权利要求2～5中任一项所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述惰性气体为氩气。
7.如权利要求1所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述第一晶种层为单层或双层；所述第二晶种层为单层、双层或三层。
8.如权利要求1所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述薄膜为硅薄膜、锗薄膜或硅锗薄膜。
9.如权利要求8所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述反应气体包含有含硅或/含锗气体与氢气。
10.如权利要求9所述的具有原子级平整表面的薄膜的制备方法，其特征在于，形成所述薄膜的工艺条件为：
反应腔室温度100℃～500℃，腔内压强0.1Torr～3.0Torr，气体流量：含硅气体50sccm～500sccm或/和含锗气体50sccm～500sccm，氢气100sccm～1000sccm。
11.如权利要求10所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述含硅气体为乙硅烷，所述含锗气体为锗烷。
12.如权利要求11所述的具有原子级平整表面的薄膜的制备方法，其特征在于，形成硅薄膜的反应气体为乙硅烷与氢气，形成锗薄膜的反应气体为锗烷与氢气，形成硅锗薄膜的反应气体为乙硅烷、锗烷与氢气。
13.如权利要求1所述的具有原子级平整表面的薄膜的制备方法，其特征在于，在形成第一晶种层之前，在所述衬底表面上形成一绝缘层。
14.如权利要求13所述的具有原子级平整表面的薄膜的制备方法，其特征在于，所述绝缘层的材质为氧化硅或氮化硅。
CN201710135017.1A 2017-03-08 2017-03-08 具有原子级平整表面的薄膜的制备方法 Pending CN108573852A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710135017.1A CN108573852A (zh) 2017-03-08 2017-03-08 具有原子级平整表面的薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710135017.1A CN108573852A (zh) 2017-03-08 2017-03-08 具有原子级平整表面的薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN108573852A true CN108573852A (zh) 2018-09-25

Family

ID=63577533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710135017.1A Pending CN108573852A (zh) 2017-03-08 2017-03-08 具有原子级平整表面的薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN108573852A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111560601A (zh) * 2019-02-13 2020-08-21 东京毅力科创株式会社 基板处理方法和基板处理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040087117A1 (en) * 2002-08-23 2004-05-06 Amberwave Systems Corporation Semiconductor heterostructures and related methods
CN104600070A (zh) * 2013-10-31 2015-05-06 三星电子株式会社 衬底结构、cmos器件和制造cmos器件的方法
CN105369212A (zh) * 2014-08-12 2016-03-02 东京毅力科创株式会社 锗膜的成膜方法和成膜装置
CN105593233A (zh) * 2013-09-05 2016-05-18 道康宁公司 2，2，4，4-四甲硅烷基五硅烷及其组合物、方法和用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040087117A1 (en) * 2002-08-23 2004-05-06 Amberwave Systems Corporation Semiconductor heterostructures and related methods
CN105593233A (zh) * 2013-09-05 2016-05-18 道康宁公司 2，2，4，4-四甲硅烷基五硅烷及其组合物、方法和用途
CN104600070A (zh) * 2013-10-31 2015-05-06 三星电子株式会社 衬底结构、cmos器件和制造cmos器件的方法
CN105369212A (zh) * 2014-08-12 2016-03-02 东京毅力科创株式会社 锗膜的成膜方法和成膜装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111560601A (zh) * 2019-02-13 2020-08-21 东京毅力科创株式会社 基板处理方法和基板处理装置
CN111560601B (zh) * 2019-02-13 2023-06-27 东京毅力科创株式会社 基板处理方法和基板处理装置

Similar Documents

Publication Publication Date Title
KR100925310B1 (ko) 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법
TW546402B (en) A method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
CN102420164B (zh) 形成浅沟槽隔离结构的方法
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
TWI378505B (en) A new material for contact etch layer to enhance device performance
JP2002343793A (ja) ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
KR20090016403A (ko) 실리콘 산화막 증착 방법
KR20080016988A (ko) Ｃｖｄ를 이용한 치환형 탄소가 높게 도핑된 결정질 실리콘층의 제조 방법
CN103088311A (zh) 晶种层的形成方法以及含硅薄膜的成膜方法
JPH02208293A (ja) 多結晶シリコン膜の製造方法
CN109478496A (zh) 硅硫族化物前体、形成硅硫族化物前体的方法和形成氮化硅以及半导体结构的相关方法
JP2006521015A5 (zh)
CN101640182B (zh) 形成浅沟槽隔离结构的方法及半导体器件的制造方法
CN108573852A (zh) 具有原子级平整表面的薄膜的制备方法
TW200828413A (en) Manufacturing method for semiconductor substrate
JP2820024B2 (ja) シリコン半導体素子製造用基板の製造方法
KR20070108063A (ko) 층 구조물의 제조 방법
KR101934773B1 (ko) 저온에서의 실리콘-함유 박막 형성방법
JP4894780B2 (ja) 半導体基板の製造方法
CN108573851A (zh) 自对准晶种层及自对准薄膜的制备方法
TW201818472A (zh) 非晶質薄膜之形成方法
CN105514021A (zh) 一种形成harp层间介质层的方法
CN104425343B (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180925

WD01 Invention patent application deemed withdrawn after publication