KR20170104380A - 오목부의 매립 방법 및 처리 장치 - Google Patents

오목부의 매립 방법 및 처리 장치 Download PDF

Info

Publication number
KR20170104380A
KR20170104380A KR1020170026265A KR20170026265A KR20170104380A KR 20170104380 A KR20170104380 A KR 20170104380A KR 1020170026265 A KR1020170026265 A KR 1020170026265A KR 20170026265 A KR20170026265 A KR 20170026265A KR 20170104380 A KR20170104380 A KR 20170104380A
Authority
KR
South Korea
Prior art keywords
germanium
film
gas
silicon
silicon film
Prior art date
Application number
KR1020170026265A
Other languages
English (en)
Other versions
KR102116165B1 (ko
Inventor
요이치로 치바
다이스케 스즈키
아츠시 엔도
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170104380A publication Critical patent/KR20170104380A/ko
Application granted granted Critical
Publication of KR102116165B1 publication Critical patent/KR102116165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

절연막에 형성된 오목부에 게르마늄계 막을 선택적으로 매립할 수 있는 오목부의 매립 방법 및 그것에 사용되는 처리 장치를 제공한다. 피처리 기판에 있어서의 오목부(202)를 갖는 절연막(201)의 표면에, 오목부(202)를 완전히 매립하지 않는 정도로 실리콘막(203)을 성막하는 공정과, 실리콘막(203)을 에칭하여, 오목부(202) 내의 저부에만 실리콘막(203)을 잔존시키는 공정과, 오목부(202) 내의 저부에 잔존하는 실리콘막(203) 상에 선택적으로 게르마늄계 막(204)을 성장시켜, 오목부(202)에 선택적으로 게르마늄계 막(204)을 매립하는 공정을 갖는다.

Description

오목부의 매립 방법 및 처리 장치{RECESS FILLING METHOD AND PROCESSING APPARATUS}
본 발명은, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 오목부가 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 매립하는 오목부의 매립 방법 및 그것에 사용되는 처리 장치에 관한 것이다.
최근 들어, 반도체 집적 회로 장치에는, 동작의 고속화가 요구되고 있다. 동작의 고속화는, 주로 트랜지스터 등의 반도체 디바이스의 미세화, 배선의 저저항화, 층간 절연막의 저유전율화 등에 의해 견인되고 있다. 그러나, 이러한 기술에 의한 동작의 고속화에서는, 한계가 가까워지고 있다.
따라서, 한층 더한 동작의 고속화를 도모하기 위해서, 종래부터 사용되고 있는 반도체 재료인 실리콘(Si) 대신에, 보다 캐리어 이동도가 높은 반도체 재료인 실리콘 게르마늄(SiGe)이나 게르마늄(Ge)이 주목받고 있다(특허문헌 1).
이러한 Ge나 SiGe는, SiO2막이나 SiN막 등의 절연막에 형성된 트렌치나 홀 등의 오목부 내에, 화학적 증착법(CVD법)에 의해 Ge막이나 SiGe막으로서 매립하는 용도가 검토되어 있다.
일본 특허 공개 제2008-71814호 공보
그런데, Ge막이나 SiGe막과 같은 게르마늄계 막은 높은 하지 선택성을 갖는 것으로 알려져 있고, 절연막 상에 성막하는 경우에는, 아몰퍼스 실리콘 등의 실리콘 재료를 시드로서 사용하는 것이 검토되고 있다.
그러나, 이 방법에서는 트렌치나 홀 등의 오목부를 선택적으로 매립하고 싶은 경우에도, 전체에 게르마늄계 막의 성장이 발생하여, 오목부 이외의 의도하지 않은 에리어에도 성막이 되어버린다.
따라서, 본 발명은, 절연막에 형성된 오목부에 게르마늄계 막을 선택적으로 매립할 수 있는 오목부의 매립 방법 및 그것에 사용되는 처리 장치를 제공한다.
본 발명의 제1 관점은, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부에 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 매립하는 오목부의 매립 방법으로서, 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 실리콘막을 성막하는 공정과, 계속해서, 상기 실리콘막을 에칭하여, 상기 오목부 내의 저부에만 상기 실리콘막을 잔존시키는 공정과, 계속해서, 상기 오목부 내의 저부에 잔존하는 상기 실리콘막 상에 선택적으로 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 성장시켜, 상기 오목부에 선택적으로 상기 게르마늄계 막을 매립하는 공정을 포함하는 오목부의 매립 방법을 제공한다.
상기 제1 관점에서, 상기 실리콘막은, 실리콘 원료 가스를 사용한 CVD법에 의해 형성되고, 상기 게르마늄계 막은, 게르마늄 원료 가스 또는 게르마늄 원료 가스 및 실리콘 원료 가스의 양쪽 모두를 사용한 CVD법에 의해 형성되어도 된다. 이 경우에, 상기 실리콘 원료 가스는, 실란계 가스 또는 아미노실란계 가스이어도 된다. 또한, 상기 게르마늄 원료 가스는, 게르만계 가스 또는 아미노게르만계 가스이어도 된다.
상기 실리콘막을 에칭하는 공정은, 피처리 기판에 상기 실리콘막을 에칭 가능한 에칭 가스를 공급함으로써 이루어지는 것이어도 되고, 그 경우에, 상기 에칭 가스로서는, Cl2, HCl, F2, Br2, HBr에서 선택된 것을 사용할 수 있다.
상기 실리콘막을 성막하는 공정은, 상기 피처리 기판의 온도를 300 내지 700℃의 범위 내로 해서 행할 수 있고, 상기 실리콘막을 에칭하는 공정은, 상기 피처리 기판의 온도를 200 내지 500℃로 해서 행할 수 있고, 상기 오목부에 선택적으로 상기 게르마늄계 막을 매립하는 공정은, 상기 피처리 기판의 온도를 200 내지 500℃로 해서 행할 수 있다.
본 발명의 제2 관점은, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부에 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 매립하는 처리 장치로서, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 미리 정해진 가스를 공급하는 가스 공급부와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부를 포함하고, 상기 제어부는, 상기 배기 기구에 의해 상기 처리 용기 내를 미리 정해진 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 미리 정해진 온도로 제어하고, 상기 가스 공급부로부터 상기 처리 용기 내에 실리콘 원료 가스를 공급시켜, 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 실리콘막을 성막시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 에칭 가스를 공급시켜, 상기 실리콘막을 에칭하여, 상기 오목부 내의 저부에만 상기 실리콘막을 잔존시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에, 게르마늄 원료 가스 또는 게르마늄 원료 가스 및 상기 실리콘 원료 가스의 양쪽 모두를 공급시켜, 상기 오목부 내의 저부에 잔존하는 상기 실리콘막 상에 선택적으로 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 성장시키는 처리 장치를 제공한다.
상기 제2 관점에서, 상기 처리 용기는, 상기 피처리 기판이 복수 유지된 기판 유지구가 수용되어, 복수의 기판에 대하여 처리가 행하여지도록 할 수 있다.
본 발명의 제3 관점은, 컴퓨터 상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 제1 관점의 오목부의 매립 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 트렌치나 홀 등의 오목부가 형성된 절연막의 표면에, 오목부를 완전히 채우지 않는 정도의 실리콘막을 성막한 후, 에칭 가스를 사용해서 에칭함으로써, 오목부의 저부에만 실리콘막을 잔존시킬 수 있고, 이 상태에서 게르마늄계 막을 성막하면, 저부의 실리콘막 상에만 선택적으로 성막되기 때문에, 게르마늄계 막을 저부로부터 보텀 업 성장시킬 수 있다. 이 때문에, 게르마늄계 막을 오목부 내에 선택적으로 매립할 수 있다. 또한, 이와 같이 보텀 업 성장함으로써, 오목부가 미세해도, 보이드가 생성되지 않고, 오목부 내에 게르마늄계 막을 매립할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 오목부의 매립 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시 형태에 따른 오목부의 매립 방법을 설명하기 위한 공정 단면도이다.
도 3은 본 발명의 오목부 매립 방법의 실시에 사용할 수 있는 처리 장치의 일례를 도시하는 종단면도이다.
도 4는 실험예에서의 샘플 웨이퍼의 각 공정의 단면을 나타내는 SEM 사진이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<오목부의 매립 방법>
최초로, 본 발명에 따른 오목부의 매립 방법의 일 실시 형태에 대해서, 도 1의 흐름도 및 도 2의 공정 단면도에 기초하여 설명한다.
먼저, 트렌치나 홀 등의 오목부(202)가 소정 패턴으로 형성된, SiO2막이나 SiN막 등으로 이루어지는 절연막(201)을 반도체 기체(200) 상에 갖는 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 준비한다(스텝 1, 도 2의 (a)).
오목부(202)로서는, 예를 들어 개구 직경 또는 개구 폭이 10 내지 50nm, 깊이가 50 내지 300nm 정도인 것이어도 된다.
이어서, 오목부(202)를 완전히 채우지 않는 정도의 실리콘막, 전형적으로는 아몰퍼스 실리콘막(203)을 성막(퇴적)한다(스텝 2, 도 2의 (b)). 이때의 아몰퍼스 실리콘막(203)의 성막은, 실리콘(Si) 원료 가스를 사용한 CVD법에 의해 행하여진다. 아몰퍼스 실리콘막(203)의 막 두께는, 오목부의 크기 형상에 따라 다르지만, 10 내지 20nm 정도가 바람직하다.
Si 원료 가스로서는, CVD법에 적용 가능한 Si 함유 화합물 전반을 사용할 수 있으며 특별히 한정되지 않지만, 실란계 화합물, 아미노실란계 화합물을 적합하게 사용할 수 있다. 실란계 화합물로서는, 예를 들어 모노실란(SiH4), 디실란(Si2H6) 등을 들 수 있고, 아미노실란계 화합물로서는, 예를 들어 BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란) 등을 들 수 있다. 물론 다른 실란계 가스, 아미노실란계 가스이어도 된다.
이때의 구체적인 프로세스 조건으로서는, 웨이퍼의 온도: 300 내지 700℃, 압력: 0.1 내지 10Torr(13.3 내지 1333Pa) 정도를 사용할 수 있다.
이어서, 웨이퍼에 에칭 가스를 공급하여, 아몰퍼스 실리콘막(203)을 에칭하고, 오목부(202)의 저부에만 아몰퍼스 실리콘막(203)을 잔존시킨다(스텝 3, 도 2의 (c)).
에칭 가스는, 상방으로부터 공급되기 때문에, 아몰퍼스 실리콘막(203)은, 표면측부터 에칭된다. 이 때문에, 도 2의 (c)에 도시한 바와 같이, 아몰퍼스 실리콘막(203)의 상면 부분 및 오목부(202)의 측면 부분을 완전히 에칭해서 절연막(201)이 노출된 상태로 하고, 오목부(202)의 저부에만, V자 형상 내지는 U자 형상을 이루도록 잔존시킬 수 있다.
이때 사용되는 에칭 가스로서는, 아몰퍼스 실리콘을 에칭할 수 있는 것 전반을 사용할 수 있고, 특별히 한정되지 않지만, 예를 들어 Cl2, HCl, F2, Br2, HBr 등을 적합하게 사용할 수 있다. 또한, 이러한 에칭 가스에 의한 에칭과 함께, 또는 이러한 에칭 가스에 의한 에칭 대신에, 실리콘을 제거할 수 있는 다른 에칭 프로세스를 사용해도 된다.
이때의 에칭 온도는 200 내지 500℃의 범위가 바람직하다. 이 경우에, 에칭 온도가 이 범위 내에서 고온일수록(400℃ 정도 이상), 저부에 아몰퍼스 실리콘막을 남기기 쉬워지는 경향이 있다.
이어서, 게르마늄(Ge) 또는 실리콘 게르마늄(SiGe)으로 이루어지는 게르마늄계 막(204)을 성막(퇴적)하여, 오목부(202) 내에 게르마늄계 막(204)을 선택적으로 매립한다(스텝 4, 도 2의 (d)).
이때, 게르마늄계 막(204)이 Ge막인 경우에는 Ge 원료 가스를 사용하고, SiGe막인 경우에는 Ge 원료 가스 및 Si 원료 가스를 사용하여, CVD법에 의해 성막한다. 게르마늄계 막(204)이 SiGe막인 경우에는, Si가 70at％ 정도 이상인 것이 바람직하다.
Ge 또는 SiGe로 이루어지는 게르마늄계 막(204)은, 절연막 상에는 성막되지 않지만, 실리콘 상에는 성막되기 때문에, 절연막(201)이 노출되어 있는 표면 부분이나 오목부(202)의 측면 부분에는 게르마늄계 막(204)은 성막되지 않고, 오목부(202)의 저부에 존재하는 아몰퍼스 실리콘막(203) 상에만 선택적으로 성막된다. 이 때문에, 게르마늄계 막(204)을 오목부(202)의 저부로부터 보텀 업 성장시킬 수 있어, 오목부(202) 내에 선택적으로 매립할 수 있다.
Ge 원료 가스로서는, CVD법에 적용 가능한 Ge 함유 화합물 전반을 사용할 수 있으며, 특별히 한정되지 않지만, 게르만계 화합물, 아미노게르만계 화합물을 적합하게 사용할 수 있다. 게르만계 화합물로서는, 예를 들어 모노게르만(GeH4), 디게르만(Ge2H6) 등을 들 수 있고, 아미노게르만계 화합물로서는, 트리스디메틸아미노게르만(GeH(NMe2)3), 디메틸아미노게르만(GeH3(NMe2)2), 비스디메틸아미노게르만(GeH2(NMe2)2) 등을 들 수 있다. 물론 다른 게르만계 가스, 아미노게르만계 가스이어도 된다.
SiGe막을 형성하는 경우에 사용되는 Si 원료 가스는, 상술한 아몰퍼스 실리콘막(203)의 성막의 경우와 마찬가지로, CVD법에 적용 가능한 Si 함유 화합물 전반을 사용할 수 있으며, 특별히 한정되지 않지만, 실란계 화합물이나 아미노실란계 화합물을 적합하게 사용할 수 있다.
이때의 구체적인 프로세스 조건으로서는, 웨이퍼의 온도: 200 내지 500℃, 압력: 0.1 내지 10Torr(13.3 내지 1333Pa) 정도를 사용할 수 있다.
게르마늄계 막(204)은, 오목부(202)의 상면까지 매립해도 되고, 그 후에 캡층을 형성하는 경우 등에는, 상면보다 낮은 위치까지 매립해도 된다.
오목부(202)에 매립된 게르마늄계 막(204)은, 아몰퍼스이기 때문에, 상기 처리가 종료된 후, 게르마늄계 막(204)의 결정화 처리가 행하여진다.
이상과 같이, 본 실시 형태에 따르면, 트렌치나 홀 등의 오목부(202)가 형성된 절연막(201)을 갖는 웨이퍼에, 오목부(202)를 완전히 채우지 않는 정도의 아몰퍼스 실리콘막(203)을 성막한 후, 에칭 가스를 사용해서 에칭함으로써, 오목부(202)의 저부에만 아몰퍼스 실리콘막(203)을 잔존시킬 수 있고, 이 상태에서 Ge 또는 SiGe로 이루어지는 게르마늄계 막(204)을 성막하면, 저부의 아몰퍼스 실리콘막(203) 상에만 선택적으로 성막되기 때문에, 게르마늄계 막(204)을 저부로부터 보텀 업 성장시킬 수 있다. 이 때문에, 게르마늄계 막(204)을 오목부(202) 내에 선택적으로 매립할 수 있다. 또한, 이와 같이 보텀 업 성장함으로써, 오목부(202)가 미세해도, 보이드가 생성되지 않고, 오목부(202) 내에 게르마늄계 막(204)을 매립할 수 있다.
<처리 장치의 일례>
이어서, 본 발명의 오목부의 매립 방법의 실시에 사용할 수 있는 처리 장치의 일례에 대해서 설명한다. 도 3은, 그러한 처리 장치의 일례인 성막 장치를 도시하는 종단면도이다.
성막 장치(1)는, 천장부를 구비한 통 형상의 단열체(3)와, 단열체(3)의 내주면에 설치된 히터(4)를 갖는 가열로(2)를 구비하고 있다. 가열로(2)는, 베이스 플레이트(5) 상에 설치되어 있다.
가열로(2) 내에는, 예를 들어 석영으로 이루어지는, 상단이 폐쇄되어 있는 외부관(11)과, 이 외부관(11) 내에 동심 형상으로 설치된, 예를 들어 석영으로 이루어지는 내부관(12)을 갖는 2중관 구조를 이루는 처리 용기(10)가 삽입되어 있다. 그리고, 상기 히터(4)는, 처리 용기(10)의 외측을 둘러싸도록 설치되어 있다.
상기 외부관(11) 및 내부관(12)은, 각각 그 하단에서 스테인리스 등으로 이루어지는 통 형상의 매니폴드(13)에 의해 유지되어 있고, 이 매니폴드(13)의 하단 개구부에는, 당해 개구를 기밀하게 밀봉하기 위한 캡부(14)가 개폐 가능하게 설치되어 있다.
캡부(14)의 중심부에는, 예를 들어 자기 시일에 의해 기밀한 상태에서 회전 가능한 회전축(15)이 삽입 관통되어 있고, 회전축(15)의 하단은, 승강대(16)의 회전 기구(17)에 접속되고, 상단은 턴테이블(18)에 고정되어 있다. 턴테이블(18)에는, 보온통(19)을 개재해서 피처리 기판인 웨이퍼를 유지하는 기판 유지구인 석영제의 웨이퍼 보트(20)가 적재된다. 이 웨이퍼 보트(20)는, 예를 들어 50 내지 150매의 웨이퍼(W)를 소정 간격의 피치로 적층해서 수용할 수 있도록 구성되어 있다.
그리고, 승강 기구(도시하지 않음)에 의해 승강대(16)를 승강시킴으로써, 웨이퍼 보트(20)를 처리 용기(10) 내에 반입 반출 가능하게 되어 있다. 웨이퍼 보트(20)를 처리 용기(10) 내에 반입했을 때, 상기 캡부(14)가 매니폴드(13)에 밀접하여, 그 사이가 기밀하게 시일된다.
또한, 성막 장치(1)는, 처리 용기(10) 내에 Si 원료 가스를 도입하는 Si 원료 가스 공급 기구(21)와, 처리 용기(10) 내에 Ge 원료 가스를 도입하는 Ge 원료 가스 공급 기구(22)와, 처리 용기(10) 내에 에칭 가스를 도입하는 에칭 가스 공급 기구(23)와, 처리 용기(10) 내에 퍼지 가스 등으로서 사용되는 불활성 가스를 도입하는 불활성 가스 공급 기구(24)를 갖고 있다. 이들 Si 원료 가스 공급 기구(21)와, Ge 원료 가스 공급 기구(22)와, 에칭 가스 공급 기구(23)와, 불활성 가스 공급 기구(24)는 가스 공급부를 구성한다.
Si 원료 가스 공급 기구(21)는, Si 원료 가스 공급원(25)과, Si 가스 공급원(25)으로부터 성막 가스를 유도하는 Si 원료 가스 배관(26)과, Si 원료 가스 배관(26)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 Si 원료 가스 노즐(26a)을 갖고 있다. Si 원료 가스 배관(26)에는, 개폐 밸브(27) 및 매스 플로우 컨트롤러와 같은 유량 제어기(28)가 설치되어 있어, Si 원료 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
Ge 원료 가스 공급 기구(22)는, Ge 원료 가스 공급원(29)과, Ge 가스 공급원(29)으로부터 Ge 원료 가스를 유도하는 Ge 원료 가스 배관(30)과, Ge 원료 가스 배관(30)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 Ge 원료 가스 노즐(30a)을 갖고 있다. Ge 원료 가스 배관(30)에는, 개폐 밸브(31) 및 매스 플로우 컨트롤러와 같은 유량 제어기(32)가 설치되어 있어, Ge 원료 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
에칭 가스 공급 기구(23)는, 에칭 가스 공급원(33)과, 에칭 가스 공급원(33)으로부터 에칭 가스를 유도하는 에칭 가스 배관(34)과, 에칭 가스 배관(34)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 석영제의 에칭 가스 노즐(34a)을 갖고 있다. 에칭 가스 배관(34)에는, 개폐 밸브(35) 및 매스 플로우 컨트롤러와 같은 유량 제어기(36)가 설치되어 있어, 에칭 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
불활성 가스 공급 기구(24)는, 불활성 가스 공급원(37)과, 불활성 가스 공급원(37)으로부터 불활성 가스를 유도하는 불활성 가스 배관(38)과, 불활성 가스 배관(38)에 접속되어, 매니폴드(13)의 측벽 하부를 관통해서 설치된 불활성 가스 노즐(38a)을 갖고 있다. 불활성 가스 배관(38)에는, 개폐 밸브(39) 및 매스 플로우 컨트롤러와 같은 유량 제어기(40)가 설치되어 있다.
Si 원료 가스 공급 기구(21)로부터 공급되는 Si 원료 가스는, 상술한 바와 같이, CVD법에 적용 가능한 Si 함유 화합물이라면 한정되지 않으며, 실란계 화합물, 아미노실란계 화합물을 적합하게 사용할 수 있다.
Ge 원료 가스 공급 기구(22)로부터 공급되는 Ge 원료 가스도, 상술한 바와 같이, CVD법에 적용 가능한 Ge 함유 화합물이라면 한정되지 않으며, 상술한 바와 같이, 게르만계 화합물, 아미노게르만계 화합물을 적합하게 사용할 수 있다.
에칭 가스 공급 기구(23)로부터 공급되는 에칭 가스도, 상술한 바와 같이, 실리콘을 제거할 수 있는 것이면 되고, 적합한 것으로서 Cl2, HCl, F2, Br2, HBr 등이 예시된다.
불활성 가스 공급 기구(23)로부터 공급되는 불활성 가스로서는, N2 가스나, Ar 가스와 같은 희가스를 사용할 수 있다.
매니폴드(13)의 측벽 상부에는, 외부관(11)과 내부관(12)과의 간극으로부터 처리 가스를 배출하기 위한 배기관(41)이 접속되어 있다. 이 배기관(41)에는, 처리 용기(10) 내를 배기하기 위한 진공 펌프(42)가 접속되어 있고, 또한 배기관(41)에는, 압력 조정 밸브 등을 포함하는 압력 조정 기구(43)가 설치되어 있다. 그리고, 진공 펌프(42)로 처리 용기(10) 내를 배기하면서 압력 조정 기구(43)로 처리 용기(10) 내를 소정의 압력으로 조정하도록 되어 있다.
또한, 성막 장치(1)는 제어부(50)를 갖고 있다. 제어부(50)는, 성막 장치(1)의 각 구성부, 예를 들어 밸브류, 유량 제어기인 매스 플로우 컨트롤러, 히터 전원, 승강 기구 등의 구동 기구 등을 제어하는 컴퓨터(CPU)와, 오퍼레이터가 성막 장치(1)를 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(1)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스와, 성막 장치(1)에서 실행되는 각종 처리의 파라미터나, 처리 조건에 따라서 성막 장치(1)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피 등이 저장된 기억부를 갖고 있으며, 필요에 따라, 유저 인터페이스로부터의 지시 등으로 임의의 처리 레시피를 기억부로부터 호출해서 컴퓨터에 실행시킨다. 이에 의해, 컴퓨터의 제어 하에서, 성막 장치(1)에서 상술한 바와 같은 오목부의 매립 방법이 실시된다. 처리 레시피는 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크, DVD, 반도체 메모리 등이어도 된다.
이어서, 이상과 같이 구성되는 성막 장치에 의해 상술한 바와 같은 오목부의 매립 방법을 실시할 때의 처리 동작에 대해서 설명한다. 이하의 처리 동작은, 제어부(50)에서의 기억부의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
최초로, 상술한 바와 같은 소정 패턴의 트렌치나 홀 등의 오목부가 형성된 절연막을 갖는 반도체 웨이퍼(W)를 웨이퍼 보트(20)에, 예를 들어 50 내지 150매 탑재하고, 턴테이블(18)에 보온통(19)을 개재해서 웨이퍼(W)를 탑재한 웨이퍼 보트(20)를 적재하고, 승강대(16)를 상승시킴으로써, 하방 개구부로부터 처리 용기(10) 내에 웨이퍼 보트(20)를 반입한다.
이때, 히터(4)에 의해 웨이퍼 보트(20)의 센터부(상하 방향의 중앙부)의 온도를 아몰퍼스 실리콘막의 성막에 적합한 온도, 예를 들어 300 내지 700℃의 범위의 소정 온도가 되도록 처리 용기(10) 내를 미리 가열해 둔다. 그리고, 처리 용기(10) 내를 0.1 내지 10Torr(13.3 내지 1333Pa)의 압력으로 조정한 후, 개폐 밸브(27)를 개방으로 하여, Si 원료 가스 공급원(25)으로부터 Si 원료 가스 배관(26)을 통해서 처리 용기(10)(내부관(12)) 내에 Si 원료 가스로서, 예를 들어 SiH4 가스를 공급하고, 웨이퍼 보트(20)를 회전시키면서, 300 내지 700℃의 범위의 소정 온도에서 아몰퍼스 실리콘막의 성막을 실시한다. 이때의 가스 유량은, 유량 제어기(28)에 의해 50 내지 5000sccm의 범위 내의 소정 유량으로 제어된다. 아몰퍼스 실리콘막의 성막은, 오목부를 완전히 채우지 않는 정도의 소정의 막 두께가 된 시점에서, 개폐 밸브(27)를 폐쇄하고 종료한다.
이어서, 진공 펌프(42)에 의해 배기관(41)을 통해서 처리 용기(10) 내를 배기함과 함께, 개폐 밸브(39)를 개방하여, 불활성 가스 공급원(37)으로부터 N2 가스 등의 불활성 가스를 처리 용기(10) 내에 공급해서 처리 용기(10) 내를 퍼지하고, 히터(4)에 의해 처리 용기(10) 내의 온도를 200 내지 500℃의 범위의 소정 온도로 함과 함께, 압력을 소정의 값으로 한다. 계속해서 개폐 밸브(39)를 폐쇄하고, 개폐 밸브(35)를 개방하여, 에칭 가스 공급원(33)으로부터 에칭 가스 배관(34)을 통해서 소정의 에칭 가스, 예를 들어 Cl2 가스를 처리 용기(10) 내에 공급하여, 오목부의 저부에만, V자 형상 내지는 U자 형상을 이루도록 잔존하게 한다. 소정 시간 경과 후, 개폐 밸브(35)를 폐쇄하고 에칭을 종료한다.
이어서, 상기와 마찬가지로 처리 용기(10) 내의 배기 및 퍼지를 행함과 함께, 히터(4)에 의해 처리 용기(10) 내의 온도를 200 내지 500℃의 범위의 소정 온도로 한다. 계속해서 개폐 밸브(39)를 폐쇄하고, 개폐 밸브(31)를 개방하여, Ge 원료 가스 공급원(22)으로부터, Ge 원료 가스 배관(30)을 통해서 처리 용기(10)(내부관(12)) 내에 Ge 원료 가스로서, 예를 들어 GeH4 가스를 공급하여, 200 내지 500℃의 범위의 소정 온도에서 Ge막을 성막한다. 이때, 개폐 밸브(31)와 함께 개폐 밸브(27)를 개방하여, Ge 원료 가스, 예를 들어 GeH4 가스 외에, Si 원료 가스, 예를 들어 SiH4 가스를 처리 용기(10) 내에 공급해서 SiGe막을 성막해도 된다.
이에 의해, 상술한 바와 같이, 아몰퍼스 실리콘막이 존재하고 있는 저부만으로부터 Ge막 또는 SiGe막이 보텀 업 성장하여, 오목부만 선택적으로 매립할 수 있다.
소정 시간 성막을 행해서 오목부 내의 소정의 높이까지 Ge막 또는 SiGe막이 성막되면, 개폐 밸브(31) 또는 개폐 밸브(31, 27)를 폐쇄하여 성막을 종료하고, 그 후, 진공 펌프(42)에 의해 배기관(41)을 통해서 처리 용기(10) 내를 배기하면서, 불활성 가스에 의해 처리 용기(10) 내의 퍼지를 행한다. 그리고, 처리 용기(10) 내를 상압으로 되돌린 후, 승강대(16)를 하강시켜서 웨이퍼 보트(20)를 반출한다.
이상과 같이, 성막 장치(1)는, 한번에 다수의 웨이퍼의 처리가 가능하고, 또한 처리 용기(10) 내에서 오목부의 매립 처리의 모든 공정을 연속해서 실시할 수 있으므로, 처리의 스루풋이 매우 높다. 또한, 스루풋을 더욱 높이는 관점에서, 각 공정의 온도 차를 최대한 작게 하는 것이 바람직하다.
실제의 조건으로서는, 이하와 같은 것을 예시할 수 있다.
·웨이퍼 매수: 150매
·아몰퍼스 실리콘막 성막
온도: 500℃
압력: 2.0Torr(267Pa)
SiH4 가스 유량: 1000sccm
·에칭
온도: 400℃
압력: 0.3Torr(40Pa)
Cl2 가스 유량: 1000sccm
·Ge막 매립
온도: 300℃
압력: 1.5Torr(200Pa)
GeH4 가스 유량: 700sccm
·SiGe막 매립
온도: 350℃
압력: 1.5Torr(200Pa)
GeH4 가스 유량: 900sccm
SiH4 가스 유량: 225sccm
<실험예>
다음으로 실험예에 대해서 설명한다.
도 4는 실험예에서의 샘플 웨이퍼의 각 공정의 단면을 나타내는 SEM 사진이다.
도 4의 (a)에 도시한 바와 같은, Si 기체 상에 형성된 SiO2막에 개구의 폭이 40nm, 깊이가 300nm인 트렌치가 소정 패턴으로 형성된 샘플 웨이퍼를 준비하고, 이 샘플 웨이퍼에 대하여 도 3의 성막 장치(1)를 사용해서 매립 처리를 행하였다.
최초로, Si 원료 가스로서 SiH4 가스를 사용해서 샘플 웨이퍼에 아몰퍼스 실리콘막을 성막하였다. 이때, 웨이퍼 온도: 500℃, 압력: 2.0Torr(267Pa), SiH4 가스 유량: 1000sccm의 조건으로 해서, 도 4의 (b)에 도시한 바와 같이, 트렌치를 완전히 채우지 않는 정도의 막 두께로 성막하였다.
계속해서, 에칭 가스로서 Cl2 가스를 사용해서 아몰퍼스 실리콘막을 에칭하였다. 이때, 웨이퍼 온도: 400℃, 압력: 0.3Torr(40Pa), Cl2 가스 유량: 1000sccm의 조건으로 해서, 도 4의 (c)에 도시한 바와 같이, 트렌치의 저부에 아몰퍼스 실리콘막이 V자 형상으로 남는 상태로 하였다.
계속해서, Ge 원료 가스로서 GeH4 가스를 사용해서 Ge막의 매립을 행하였다. 이때, 웨이퍼 온도: 300℃, 압력: 1.5Torr(200Pa), GeH4 가스 유량: 700sccm의 조건으로 하였다. 그 결과, 도 4의 (d)에 도시한 바와 같이, Ge막이 트렌치 저부의 아몰퍼스 실리콘으로부터 보텀 업 성장하여, 샘플 웨이퍼의 표면 및 트렌치 측벽에는 Ge막이 성막되지 않고, 트렌치 내에 선택적으로 Ge막을 매립할 수 있었다. 또한, 미세 트렌치임에도 불구하고, 트렌치 내의 Ge막에는 일절 보이드 등의 결함은 보이지 않았다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 본 발명의 방법을 종형의 뱃치식 장치에 의해 실시한 예를 나타냈지만, 이에 한정되지 않고, 횡형의 뱃치식 장치나 낱장식 장치 등의 다른 다양한 성막 장치에 의해 실시할 수도 있다. 또한, 모든 공정을 하나의 장치에서 실시하는 예를 나타냈지만, 일부의 공정(예를 들어 에칭)을 다른 장치에서 행해도 된다.
또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해서 나타냈지만, 이에 한정되지 않고, 플랫 패널 디스플레이용 유리 기판이나 세라믹스 기판 등, 다른 기판에도 적용할 수 있음은 말할 필요도 없다.
1; 성막 장치 2; 가열로
4; 히터 10; 처리 용기
20; 웨이퍼 보트 21; Si 원료 가스 공급 기구
22; Ge 원료 가스 공급 기구 23; 에칭 가스 공급 기구
41; 배기관 42; 진공 펌프
50; 제어부 200; Si 기체
201; 절연막 202; 오목부(트렌치 또는 홀)
203; 아몰퍼스 실리콘막 204; 게르마늄계 막
W; 반도체 웨이퍼(피처리 기판)

Claims (12)

  1. 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부가 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 매립하는 오목부의 매립 방법으로서,
    상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 실리콘막을 성막하는 공정과,
    계속해서, 상기 실리콘막을 에칭하여, 상기 오목부 내의 저부에만 상기 실리콘막을 잔존시키는 공정과,
    계속해서, 상기 오목부 내의 저부에 잔존하는 상기 실리콘막 상에 선택적으로 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 성장시켜, 상기 오목부에 선택적으로 상기 게르마늄계 막을 매립하는 공정
    을 포함하는 오목부의 매립 방법.
  2. 제1항에 있어서,
    상기 실리콘막은, 실리콘 원료 가스를 사용한 CVD법에 의해 형성되고, 상기 게르마늄계 막은, 게르마늄 원료 가스 또는 게르마늄 원료 가스 및 실리콘 원료 가스의 양쪽 모두를 사용한 CVD법에 의해 형성되는, 오목부의 매립 방법.
  3. 제2항에 있어서,
    상기 실리콘 원료 가스는, 실란계 가스 또는 아미노실란계 가스인, 오목부의 매립 방법.
  4. 제2항에 있어서,
    상기 게르마늄 원료 가스는, 게르만계 가스 또는 아미노게르만계 가스인, 오목부의 매립 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실리콘막을 에칭하는 공정은, 피처리 기판에 상기 실리콘막을 에칭 가능한 에칭 가스를 공급함으로써 이루어지는, 오목부의 매립 방법.
  6. 제5항에 있어서,
    상기 에칭 가스는, Cl2, HCl, F2, Br2, HBr로부터 선택된 것인, 오목부의 매립 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실리콘막을 성막하는 공정은, 상기 피처리 기판의 온도를 300 내지 700℃의 범위 내로 해서 행하여지는, 오목부의 매립 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실리콘막을 에칭하는 공정은, 상기 피처리 기판의 온도를 200 내지 500℃로 해서 행하여지는, 오목부의 매립 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 오목부에 선택적으로 상기 게르마늄계 막을 매립하는 공정은, 상기 피처리 기판의 온도를 200 내지 500℃로 해서 행하여지는, 오목부의 매립 방법.
  10. 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부가 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 매립하는 처리 장치로서,
    상기 피처리 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 미리 정해진 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내를 가열하는 가열 기구와,
    상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
    상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부
    를 포함하고,
    상기 제어부는,
    상기 배기 기구에 의해 상기 처리 용기 내를 미리 정해진 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 미리 정해진 온도로 제어하고,
    상기 가스 공급부로부터 상기 처리 용기 내에 실리콘 원료 가스를 공급시켜, 상기 절연막의 표면에, 상기 오목부를 완전히 매립하지 않는 정도의 두께로 실리콘막을 성막시키고,
    계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 에칭 가스를 공급시켜, 상기 실리콘막을 에칭하여, 상기 오목부 내의 저부에만 상기 실리콘막을 잔존시키고,
    계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 게르마늄 원료 가스 또는 게르마늄 원료 가스 및 상기 실리콘 원료 가스의 양쪽 모두를 공급시켜, 상기 오목부 내의 저부에 잔존하는 상기 실리콘막 상에 선택적으로 게르마늄 또는 실리콘 게르마늄으로 이루어지는 게르마늄계 막을 성장시키는 처리 장치.
  11. 제10항에 있어서,
    상기 처리 용기는, 상기 피처리 기판이 복수 유지된 기판 유지구가 수용되어, 복수의 기판에 대하여 처리가 행하여지는, 처리 장치.
  12. 컴퓨터 상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 제1항 내지 제4항 중 어느 한 항의 오목부의 매립 방법이 행해지도록, 컴퓨터에 의해 상기 처리 장치를 제어시키는 기억 매체.
KR1020170026265A 2016-03-07 2017-02-28 오목부의 매립 방법 및 처리 장치 KR102116165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-043021 2016-03-07
JP2016043021A JP6584348B2 (ja) 2016-03-07 2016-03-07 凹部の埋め込み方法および処理装置

Publications (2)

Publication Number Publication Date
KR20170104380A true KR20170104380A (ko) 2017-09-15
KR102116165B1 KR102116165B1 (ko) 2020-06-05

Family

ID=59722850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170026265A KR102116165B1 (ko) 2016-03-07 2017-02-28 오목부의 매립 방법 및 처리 장치

Country Status (4)

Country Link
US (1) US9824919B2 (ko)
JP (1) JP6584348B2 (ko)
KR (1) KR102116165B1 (ko)
TW (1) TWI700784B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019035553A1 (ko) 2017-08-17 2019-02-21 주식회사 엘지화학 슬롯들의 움직임으로 전극 활물질 슬러리의 코팅 형태가 변환되는 슬롯 다이 코터

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6777624B2 (ja) 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20220108888A1 (en) * 2020-10-04 2022-04-07 Applied Materials, Inc. Selective Deposition of Germanium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071814A (ja) 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2008198996A (ja) * 2007-01-11 2008-08-28 Tokyo Electron Ltd 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
JP4635051B2 (ja) * 2005-07-29 2011-02-16 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
KR20150022675A (ko) * 2013-08-22 2015-03-04 도쿄엘렉트론가부시키가이샤 오목부를 충전하는 방법 및 처리 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156077A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置の製造方法
EP2595177A3 (en) * 2005-05-17 2013-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
WO2009020433A1 (en) * 2007-08-08 2009-02-12 Agency For Science, Technology And Research A semiconductor arrangement and a method for manufacturing the same
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US8338884B2 (en) * 2009-05-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Selective epitaxial growth of semiconductor materials with reduced defects
US8558336B2 (en) * 2009-08-17 2013-10-15 United Microelectronics Corp. Semiconductor photodetector structure and the fabrication method thereof
US8609497B2 (en) * 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
EP2423951B1 (en) * 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
JP2013197551A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
EP3042390A4 (en) * 2013-09-04 2017-04-12 Intel Corporation Methods and structures to prevent sidewall defects during selective epitaxy
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4635051B2 (ja) * 2005-07-29 2011-02-16 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2008071814A (ja) 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2008198996A (ja) * 2007-01-11 2008-08-28 Tokyo Electron Ltd 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
KR20150022675A (ko) * 2013-08-22 2015-03-04 도쿄엘렉트론가부시키가이샤 오목부를 충전하는 방법 및 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019035553A1 (ko) 2017-08-17 2019-02-21 주식회사 엘지화학 슬롯들의 움직임으로 전극 활물질 슬러리의 코팅 형태가 변환되는 슬롯 다이 코터

Also Published As

Publication number Publication date
TWI700784B (zh) 2020-08-01
KR102116165B1 (ko) 2020-06-05
US20170256450A1 (en) 2017-09-07
US9824919B2 (en) 2017-11-21
JP6584348B2 (ja) 2019-10-02
JP2017162850A (ja) 2017-09-14
TW201735272A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
US8263474B2 (en) Reduced defect silicon or silicon germanium deposition in micro-features
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
US9540728B2 (en) Substrate processing apparatus, apparatus for manufacturing semiconductor device, and gas supply system
JP6640596B2 (ja) 成膜方法
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR102116165B1 (ko) 오목부의 매립 방법 및 처리 장치
US10475645B2 (en) Method of filling recess and processing apparatus
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant