JP5386271B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5386271B2 JP5386271B2 JP2009191615A JP2009191615A JP5386271B2 JP 5386271 B2 JP5386271 B2 JP 5386271B2 JP 2009191615 A JP2009191615 A JP 2009191615A JP 2009191615 A JP2009191615 A JP 2009191615A JP 5386271 B2 JP5386271 B2 JP 5386271B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- silicide
- gate electrode
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
<実施例1>
<実施例2>
以下、参考形態の例を付記する。
1. Hfを含む高誘電率ゲート絶縁膜上にゲート電極を有するMISトランジスタであって、
前記ゲート電極の少なくとも前記ゲート絶縁膜に接する部分は、Ni組成が40%を超えない結晶化したNiシリサイドを主成分とし、
pチャネル上の前記ゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面にB、Al、Ga、In、Tlの中の少なくともひとつの元素を含むことを特徴とする半導体装置。
2. 前記pチャネル上の前記ゲート電極中の前記Niシリサイドの結晶相がNiSi 2 であることを特徴とする1に記載の半導体装置。
3. Hfを含む高誘電率ゲート絶縁膜上にゲート電極を有するMISトランジスタであって、
前記ゲート電極の少なくとも前記ゲート絶縁膜に接する部分は、Ni組成が40%を超えない結晶化したNiシリサイドを主成分とし、
nチャネル上の前記ゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面にN、P、As、Sb、Biの中の少なくともひとつの元素を含むことを特徴とする半導体装置。
4. 前記nチャネル上の前記ゲート電極中の前記Niシリサイドの結晶相がNiSi 2 であることを特徴とする3に記載の半導体装置。
5. Hfを含む高誘電率ゲート絶縁膜上にゲート電極を有する相補型電界効果型トランジスタにおいて、
前記ゲート電極の少なくとも前記ゲート絶縁膜に接する部分は、Ni組成が40%を超えない結晶化したNiシリサイドを主成分とし、
pチャネル上の前記ゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面にB、Al、Ga、In、Tlの中の少なくともひとつの元素を含み、且つ、
nチャネル上の前記ゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面にN、P、As、Sb、Biの中の少なくともひとつの元素を含むことを特徴とする半導体装置。
6. 前記nチャネルおよび前記pチャネル上の前記ゲート電極中の前記Niシリサイドの結晶相がNiSi 2 であることを特徴とする5に記載の半導体装置。
7. 前記Niシリサイドと前記ゲート絶縁膜との界面に含まれる前記元素の濃度は、前記界面の近傍において、1×10 20 cm −3 以上であることを特徴とする1から6のいずれかに記載の半導体装置。
8. 前記ゲート絶縁膜がHfSiOまたはHfSiONを含むことを特徴とする1から7のいずれかに記載の半導体装置。
9. 前記ゲート絶縁膜の前記ゲート電極と接する部分に、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜の中の少なくとも一以上を有することを特徴とする8に記載の半導体装置。
10. Hfを含む高誘電率ゲート絶縁膜上にゲート電極を有する相補型電界効果型トランジスタであって、
前記ゲート電極の少なくとも前記ゲート絶縁膜に接する部分は、Ni組成が40%を超えない結晶化したNiシリサイドを主成分とし、
pチャネルトランジスタが形成される第一領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には第一不純物元素が添加されており、
nチャネルトランジスタが形成される第二領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には第二不純物元素が添加されており、
前記第一領域及び前記第二領域のトランジスタよりも閾値電圧が低く電流駆動能力が高いトランジスタが形成される第三領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には前記第一不純物元素及び前記第二不純物元素を添加されないことを特徴とする半導体装置。
11. 前記第一、第二、及び第三領域上のチャネル中の不純物量が同一であることを特徴とする10に記載の半導体装置。
12. 前記第一、第二、及び第三領域上のチャネル中の不純物量が1×10 16 cm −3 以下であることを特徴とする請求項11に記載の半導体装置。
13. 前記第一不純物元素は、B、Al、Ga、In、Tlの中の少なくともひとつの元素からなることを特徴とする10から12のいずれかに記載の半導体装置。
14. 前記第二不純物元素は、N、P、As、Sb、Biの中の少なくともひとつの元素からなることを特徴とする10から13のいずれかに記載の半導体装置。
15. 前記第一不純物元素及び前記第二不純物元素の濃度が、前記Niシリサイドと前記ゲート絶縁膜との前記界面の近傍において、1×10 20 cm −3 以上であることを特徴とする10から14のいずれかに記載の半導体装置。
16. 前記ゲート絶縁膜がHfSiOまたはHfSiONを含むことを特徴とする10から15のいずれかに記載の半導体装置。
17. 前記ゲート絶縁膜の前記ゲート電極と接する部分に、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜の中の少なくとも一以上を有することを特徴とする16に記載の半導体装置。
18. Hfを含む高誘電率ゲート絶縁膜上にシリコン(poly−Si)を堆積した後、第一の領域上のシリコン(poly−Si)に対してB、Al、Ga、In、Tlの中の少なくともひとつの元素を選択的に添加するとともに、第二の領域上のシリコン(poly−Si)に対してN、P、As、Sb、Biの中の少なくともひとつの元素を選択的に添加する工程と、
前記シリコン(poly−Si)の上方にNiを成膜後、620℃以上で熱処理することによって、前記シリコン(poly−Si)をシリサイド化する工程と、
を含む半導体装置の製造方法であって、
前記シリコン(poly−Si)の膜厚TSiと、前記シリコン(poly−Si)の上方に成膜されたNiの膜厚TNiとは、TNi/TSi=0.28〜0.54の関係をみたすことを特徴とする半導体装置の製造方法。
19. 前記第一の領域上のシリコン(poly−Si)は、pチャネル素子上のシリコン(poly−Si)であり、
前記第二の領域上のシリコン(poly−Si)は、nチャネル素子上のシリコン(poly−Si)である18に記載の半導体装置の製造方法。
20. 前記第一の領域上のシリコン(poly−Si)に対してB、Al、Ga、In、Tlの中の少なくともひとつの元素を添加する方法、および、前記第二の領域上のシリコン(poly−Si)に対してN、P、As、Sb、Biの中の少なくともひとつの元素を添加する方法がイオン注入法であることを特徴とする18または19に記載の半導体装置の製造方法。
21. Hfを含む高誘電率ゲート絶縁膜上にシリコン(poly−Si)を堆積する工程と、
前記シリコン(poly−Si)の上方にNiを成膜後、620℃以上で熱処理することによって、前記シリコン(poly−Si)をシリサイド化する工程と、
第一の領域上のNiシリサイドに対してB、Al、Ga、In、Tlの中の少なくともひとつの元素をレジストマスクとイオン注入法を用いて選択的に添加するとともに、第二の領域上のNiシリサイドに対してN、P、As、Sb、Biの中の少なくともひとつの元素をレジストマスクとイオン注入法を用いて選択的に添加した後、熱処理する工程と、
を含む半導体装置の製造方法であって、
前記シリコン(poly−Si)の膜厚TSiと、前記シリコン(poly−Si)の上方に成膜されたNiの膜厚TNiとは、TNi/TSi=0.28〜0.54の関係をみたすことを特徴とする半導体装置の製造方法。
2・・・・・素子分離領域
3・・・・・ゲート絶縁膜
4・・・・・poly−Si膜
5・・・・・シリコン酸化膜
6・・・・・エクステンション拡散層領域
7・・・・・ゲート側壁
8・・・・・ソース・ドレイン拡散層
9・・・・・金属膜
10・・・・シリサイド層
11、17・層間絶縁膜
12・・・・第1金属膜
13・・・・N型フルシリサイドゲート電極
14・・・・P型フルシリサイドゲート電極
15、16・シリコン窒化膜
19・・・・NMOSFET領域の電極/絶縁膜界面に偏析した添加元素
20・・・・PMOSFET領域の電極/絶縁膜界面に偏析した添加元素
21・・・・HfSiONを最表面に持つゲート絶縁膜
22・・・・SiO2もしくはSiONもしくはSiNキャップ膜
100・・・第一領域
200・・・第二領域
300・・・第三領域
102・・・第一領域電極への不純物注入
202・・・第二領域電極への不純物注入
107・・・第一領域のエクステンション拡散層領域
207・・・第二領域のエクステンション拡散層領域
307・・・第三領域のエクステンション拡散層領域
109・・・第一領域のソース・ドレイン拡散層
209・・・第二領域のソース・ドレイン拡散層
309・・・第三領域のソース・ドレイン拡散層
112・・・第一領域のP型フルシリサイドゲート電極
212・・・第二領域のN型フルシリサイドゲート電極
312・・・第三領域のノンドープフルシリサイドゲート電極
113・・・第一領域の電極/絶縁膜界面に偏析したP型添加元素
213・・・第二領域の電極/絶縁膜界面に偏析したN型添加元素
120・・・結晶化NiSi2電極
1000・・SOI基板(SOI層のみ図示)
Claims (9)
- Hfを含む高誘電率ゲート絶縁膜上にゲート電極を有する相補型電界効果型トランジスタであって、
前記ゲート電極の少なくとも前記ゲート絶縁膜に接する部分は、Ni組成が40%を超えない結晶化したNiシリサイドを主成分とし、
pチャネルトランジスタが形成される第一領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には、N、P、As、Sb、Biの中の少なくともひとつの元素からなる不純物元素が添加されており、
nチャネルトランジスタが形成される第二領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には、B、Al、Ga、In、Tlの中の少なくともひとつの元素からなる不純物元素が添加されており、
前記第一領域及び前記第二領域のトランジスタよりも閾値電圧が低く電流駆動能力が高いトランジスタが形成される第三領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には、前記第一領域及び前記第二領域の前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近に添加された前記不純物元素を添加されないことを特徴とする半導体装置。 - Hfを含む高誘電率ゲート絶縁膜上にゲート電極を有する相補型電界効果型トランジスタであって、
前記ゲート電極の少なくとも前記ゲート絶縁膜に接する部分は、Ni組成が40%を超えない結晶化したNiシリサイドを主成分とし、
pチャネルトランジスタが形成される第一領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には第一不純物元素が添加されており、
nチャネルトランジスタが形成される第二領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には第二不純物元素が添加されており、
前記第一領域及び前記第二領域のトランジスタよりも閾値電圧が低く電流駆動能力が高いトランジスタが形成される第三領域上のゲート電極に含まれる前記Niシリサイドと前記ゲート絶縁膜との界面及びその付近には前記第一不純物元素及び前記第二不純物元素を添加されず、
前記第一、第二、及び第三領域上のチャネル中の不純物量が同一であることを特徴とする半導体装置。 - 前記第一、第二、及び第三領域上のチャネル中の不純物量が1×1016cm−3以下であることを特徴とする請求項2に記載の半導体装置。
- 前記第一不純物元素は、B、Al、Ga、In、Tlの中の少なくともひとつの元素からなることを特徴とする請求項2又は3に記載の半導体装置。
- 前記第二不純物元素は、N、P、As、Sb、Biの中の少なくともひとつの元素からなることを特徴とする請求項2から4のいずれか1項に記載の半導体装置。
- 前記第一不純物元素及び前記第二不純物元素の濃度が、前記Niシリサイドと前記ゲート絶縁膜との前記界面の近傍において、1×1020cm−3以上であることを特徴とする請求項2から5のいずれか1項に記載の半導体装置。
- 前記ゲート絶縁膜がHfSiOまたはHfSiONを含むことを特徴とする請求項1から6のいずれか1項に記載の半導体装置。
- 前記ゲート絶縁膜の前記ゲート電極と接する部分に、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜の中の少なくとも一以上を有することを特徴とする請求項7に記載の半導体装置。
- Hfを含む高誘電率ゲート絶縁膜上にシリコン(poly−Si)を堆積した後、第一の領域上のpチャネル素子上のシリコン(poly−Si)に対してN、P、As、Sb、Biの中の少なくともひとつの元素を選択的に添加するとともに、第二の領域上のnチャネル素子上のシリコン(poly−Si)に対してB、Al、Ga、In、Tlの中の少なくともひとつの元素を選択的に添加する工程と、
前記シリコン(poly−Si)の上方にNiを成膜後、620℃以上で熱処理することによって、前記シリコン(poly−Si)をシリサイド化する工程と、
を含む半導体装置の製造方法であって、
前記シリコン(poly−Si)の膜厚TSiと、前記シリコン(poly−Si)の上方に成膜されたNiの膜厚TNiとは、TNi/TSi=0.28〜0.54の関係をみたすことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191615A JP5386271B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191615A JP5386271B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044576A JP2011044576A (ja) | 2011-03-03 |
JP5386271B2 true JP5386271B2 (ja) | 2014-01-15 |
Family
ID=43831776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191615A Expired - Fee Related JP5386271B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5386271B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7092242B2 (ja) | 2017-01-12 | 2022-06-28 | 日本ゼオン株式会社 | ロール製品の輸送方法及びラック |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101979637B1 (ko) * | 2012-11-26 | 2019-08-28 | 삼성전자주식회사 | 반도체 소자 |
CN103956378B (zh) * | 2014-04-28 | 2018-01-26 | 上海集成电路研发中心有限公司 | 形成镍硅化物的方法、半导体器件及其形成方法 |
US9892979B2 (en) | 2015-06-19 | 2018-02-13 | Globalfoundries Inc. | Non-destructive dielectric layer thickness and dopant measuring method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009084376A1 (ja) * | 2007-12-28 | 2009-07-09 | Nec Corporation | 半導体装置及びその製造方法 |
-
2009
- 2009-08-21 JP JP2009191615A patent/JP5386271B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7092242B2 (ja) | 2017-01-12 | 2022-06-28 | 日本ゼオン株式会社 | ロール製品の輸送方法及びラック |
Also Published As
Publication number | Publication date |
---|---|
JP2011044576A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623006B2 (ja) | 半導体装置及びその製造方法 | |
JP5178152B2 (ja) | 相補型半導体装置及びその製造方法 | |
US7416967B2 (en) | Semiconductor device, and method for manufacturing the same | |
US8658489B2 (en) | Method for dual work function metal gate CMOS with selective capping | |
CN108470733B (zh) | 半导体装置制造方法 | |
JP4282691B2 (ja) | 半導体装置 | |
KR101586404B1 (ko) | 도핑된 실리콘-포함 캡핑 층들을 갖는 금속 산화물 반도체 디바이스들 및 그를 제조하는 방법 | |
JP2008071814A (ja) | 半導体装置及びその製造方法 | |
US7875935B2 (en) | Semiconductor device and method for manufacturing the same | |
US20090115002A1 (en) | Semiconductor Device | |
US20070145488A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2011187478A (ja) | 半導体装置およびその製造方法 | |
JP2007534148A (ja) | Cmos電界効果トランジスタを製造するための方法及び装置 | |
JP2012124490A (ja) | 半導体装置及びその製造方法 | |
JP5386271B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101028982B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JPWO2007148600A1 (ja) | 半導体装置およびその製造方法 | |
JP5056418B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2006129637A1 (ja) | 半導体装置 | |
JP5395354B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2009084376A1 (ja) | 半導体装置及びその製造方法 | |
JP4784734B2 (ja) | 半導体装置及びその製造方法 | |
US9337296B2 (en) | Integrated circuits having a metal gate structure and methods for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |