CN103956378B - 形成镍硅化物的方法、半导体器件及其形成方法 - Google Patents

形成镍硅化物的方法、半导体器件及其形成方法 Download PDF

Info

Publication number
CN103956378B
CN103956378B CN201410174827.4A CN201410174827A CN103956378B CN 103956378 B CN103956378 B CN 103956378B CN 201410174827 A CN201410174827 A CN 201410174827A CN 103956378 B CN103956378 B CN 103956378B
Authority
CN
China
Prior art keywords
nickel
silicide
indium
semiconductor devices
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410174827.4A
Other languages
English (en)
Other versions
CN103956378A (zh
Inventor
曾绍海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410174827.4A priority Critical patent/CN103956378B/zh
Publication of CN103956378A publication Critical patent/CN103956378A/zh
Application granted granted Critical
Publication of CN103956378B publication Critical patent/CN103956378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Abstract

本发明提供了具有镍铟硅化物的半导体器件、形成镍铟硅化物的方法以及形成具有镍铟硅化物的半导体器件的方法，利用了金属镍和铟容易形成合金化合物的特点，在镍金属层中注入金属铟，然后经热退火工艺形成镍铟硅化物；镍铟硅化物不仅具有较低的电阻率，而且具有较低的耗硅量，从而可以提高器件的电参数；采用本发明的方法，不仅有效地克服了现有工艺中金属镍和氧易发生反应的问题，而且还避免了采用钛金属覆盖层的工艺导致器件漏电现象的发生，从而有效地提高了器件的电参数；同时，本发明的方法，可以与传统的体硅工艺相兼容，降低了生产成本。

Description

形成镍硅化物的方法、半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种形成镍硅化物的方法、具有镍铟硅化物的半导体器件、以及一种形成具有镍铟硅化物的半导体器件的方法。
背景技术
推动IC持续向前发展的主要动力来源于人们对具有更高性能、更低成本电路的渴求，其中，更高性能之一就是具有更快的电路工作速度。为了提高速度，必须尽可能减少电路中的寄生电容和串联电阻，以降低信号传输的RC延迟，增加系统的时钟频率。正是基于提高速度的目的，金属硅化物在IC制造中被用于实现接触金属化和局部互联。在硅基IC制造中选择金属硅化物的理由还很简单，因为它具有低体电阻率、低接触电阻率、高热稳定性、很好的工艺可加工性以及标准硅平面工艺的工艺兼容性等优点。
硅化物工艺中需要考虑的关键问题之一就是：薄层电阻与耗硅量的呈反比例关系。通常，要求薄层电阻越小越好，但是在几种硅化物材料电阻率差不多的情况下，必然要靠增加硅化物薄膜的厚度才能获得低的薄层电阻，然而，增加硅化物薄膜的厚度会造成耗硅量增大。最初的硅化物的成分为CoSi2，根据2004年半导体技术路线图(ITRS)提供的参数，硅化物最大薄层电阻需要达到9.6欧姆/方块，但是其耗硅量的最大极限仅为13.8nm，因此对于耗硅量偏大的CoSi2来说，它将无法适应65nm以后的生产。因此，人们转向研究镍硅化物工艺(Ni Silicide)，因为Ni Silicide的电阻率和耗硅量都较小。
目前，请参阅图1，为现有的形成镍硅化物的方法，包括：
步骤L01：在半导体衬底表面生长氮化硅膜；
步骤L02：通过光刻和刻蚀将需要生长金属硅化物的地方打开；
步骤L03：利用物理气相沉积的方法形成镍金属层；
步骤L04：通过退火工艺，在半导体衬底表面形成镍硅化物；
步骤L05：湿法刻蚀形成所需要的结构。
然而，上述镍硅化物形成过程中，退火工艺在有氧的气氛中进行，由于氧的存在，金属镍很容易和氧反应生成镍的氧化物，这种氧化物的电阻率很高，从而影响器件的电学性能。为此，有人提出在金属镍上面覆盖一层金属钛(Ti)来阻止镍和氧气的反应，但金属钛在高温时会和金属镍反应生成钛镍合金，甚至会穿透金属镍和硅反应，导致漏电，从而也会影响器件的电学性能。
发明内容
为了克服以上问题，本发明目的是：提供一种具有镍铟硅化物的半导体器件，该半导体器件不仅具有很小的薄层电阻，还具有较小的耗硅量；还提供形成镍铟硅化物的方法，从而在不采用覆盖层的情况下，形成镍铟硅化物，确保所形成的镍铟硅化物及其器件的电学性能。
为实现上述目的，本发明提供一种半导体器件，其包括：
一半导体衬底；
多个栅极结构，位于所述半导体衬底上；
多个掺杂区域，位于所述半导体衬底中；以及
多个镍铟硅化物，分别位于所述栅极结构的顶部和/或所述掺杂区域的表面。
优选地，所述掺杂区域包括源/漏极区域。
优选地，还包括：多个通孔结构，所述通孔结构分别位于所述掺杂区域的表面和/或所述栅极结构的顶部。
为实现上述目的，本发明还提供一种形成镍铟硅化物的方法，其包括：
提供一个半导体衬底；
在所述半导体衬底上形成多个栅极结构；
在所述半导体衬底中形成多个掺杂区域；
在所述半导体衬底表面和所述栅极结构上沉积镍金属层；
向所述镍金属层中注入金属铟；
对所述半导体衬底进行热退火工艺，形成镍铟硅化物；
去除所述掺杂区域和所述栅极结构之外的所述镍铟硅化物。
优选地，在形成所述镍铟硅化物之后，还包括：在所述镍铟硅化物上形成通孔结构。
优选地，所述金属铟的注入所采用的注入能量为100-150KeV。
优选地，采用的注入剂量为5*e12-1*e13/cm2。
优选地，所述热退火工艺所采用的退火温度为1000-1100℃。
优选地，所述热退火工艺所采用的退火时间为25-40秒。
为实现上述目的，本发明又提供一种具有镍铟硅化物的半导体器件的形成方法，其包括采用上述的形成镍铟硅化物的方法来形成半导体器件中的镍铟硅化物。
本发明的具有镍铟硅化物的半导体器件、形成镍铟硅化物的方法以及形成具有镍铟硅化物的半导体器件的方法，改进传统工艺中采用金属钛作为覆盖层来避免氧与金属镍发生反应的方法，采用注入铟的方法，由于铟很容易和镍形成合金化合物，通过后续的热退火工艺，能够性能镍铟硅化物，镍铟硅化物的电阻率比镍还低，这有利于提高器件的电学性能；同时，在热退火过程中，金属铟还可以阻止镍和氧发生反应而生成电阻率很高的NiSiO化合物；并且，这种采用注入铟来形成镍铟硅化物的方法，与传统的体硅工艺是兼容的，从而降低了生产成本。
附图说明
图1为现有的形成镍硅化物的方法
图2为本发明的实施例一的具有镍铟硅化物的半导体器件的结构示意图
图3为本发明的实施例二的形成镍铟硅化物的方法的流程示意图
图4-10为本发明的实施例二的形成镍铟硅化物的方法的各个制备步骤所对应的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明中，具有镍铟硅化物的半导体器件，所采用的半导体衬底可以但不限于为单晶硅衬底，还可以为多晶硅、无定形硅或绝缘硅(SOI)衬底等，凡是含有游离硅原子或离子的半导体衬底均在本发明的范围内。本发明的半导体器件可以但不限于为CMOS器件，比如场效应晶体管、存储器元件等，因此，其可以具有栅极、栅极侧墙、源/漏极区域、栅氧层、浅隔离结构等可以应用于半导体器件中的结构。
如前所述，本发明之所以将原有的镍硅化物改进为镍铟硅化物，是因为镍铟硅化物不仅具有较低的电阻率，而且具有较低的耗硅量，从而可以提高器件的电参数；并且，现有方法中，硅易与氧发生反应、钛覆盖层穿透衬底导致漏电，本发明采用形成镍铟硅化物的方法，可以克服上述现有方法出现的问题。
实施例一
以下将结合具体实施例和附图2对本发明的具有镍铟硅化物的半导体器件作进一步详细说明。
请参阅图2，为本发明的实施例一的具有镍铟硅化物的半导体器件的结构示意图，包括:
一半导体衬底100；
具体的，本实施例中，采用单晶硅衬底，但这不用于限制本发明的范围。
多个栅极结构103，位于半导体衬底100上；
具体的，本实施例中，半导体衬底100上具有多个栅极结构103，栅极外侧还可以具有栅极侧墙102，当然，在本发明中，栅极结构103底部还可以具有栅氧层等，栅极结构103可以但不限于为多晶硅栅极。此外，由于本领域的普通技术人员可以知晓通常栅极结构的形成方法，本发明对此不再赘述。
多个掺杂区域101，位于半导体衬底100中；
具体的，本实施例中，所说的掺杂区域101为源/漏极区域，掺杂区域101的形成可以采用业界现有的掺杂工艺来完成，比如等离子体掺杂技术等，本发明对此不再赘述。
多个镍铟硅化物105，分别位于栅极结构103的顶部和/或掺杂区域101的表面。
具体的，本实施例中，镍铟硅化物105位于栅极结构的顶部和掺杂区域101的表面，进一步地，位于栅极结构103的顶部，以及位于源/漏区域的表面上。当然，本发明中，镍铟硅化物还可以只位于栅极结构的顶部，或只位于掺杂区域的表面。本实施例中的镍铟硅化物的化学式为NiInSi。理论上，最后形成的镍铟硅化物中，Ni、In、Si三者的比例为1:1:1，然而实际工艺中，该比例可能有所变化，但不影响镍铟硅化物的性能以及在本发明中的应用，因此，本发明中的镍铟硅化物的化学式亦包括NixInySiz这种不定比例的形式。
需要说明的是，在本发明的另一个较佳实施例中，还具有多个通孔结构，分别位于掺杂区域的表面和/或栅极结构的顶部。
当然，镍铟硅化物的厚度可以根据实际工艺要求来设定，本发明对此不作限制。
实施例二
以下将结合具体实施例和附图3-10对本发明的形成镍铟硅化物的方法作进一步详细说明。其中，图4-10为本发明的实施例二的形成镍铟硅化物的方法的各个制备步骤所对应的结构示意图。本实施例以形成上述具有镍铟硅化物的半导体器件为例进行说明，但这不用于限制本发明的方法的应用范围。
请参阅图3，为本发明的实施例二的形成镍铟硅化物的方法的流程示意图，包括:
步骤S01：请参阅图4，提供一个半导体衬底100；
具体的，本实施例中，采用单晶硅衬底，但这不用于限制本发明的范围。
步骤S02：请参阅图5，在半导体衬底100上形成多个栅极结构103；
具体的，本实施例中，半导体衬底100上具有多个栅极结构103，栅极结构103的外侧还可以具有栅极侧墙102。当然，栅极结构103的底部还可以具有栅氧层等，栅极结构103可以但不限于为多晶硅栅极。此外，由于本领域的普通技术人员可以知晓通常栅极结构的形成方法，本发明对此不再赘述。
步骤S03：请参阅图6，在半导体衬底100中形成多个掺杂区域101；
具体的，本实施例中，所说的掺杂区域101为源/漏极区域，掺杂区域101的形成可以采用业界现有的掺杂工艺来完成，比如等离子体掺杂技术等，本发明对此不再赘述。
步骤S04：请参阅图7，在半导体衬底101表面和栅极结构103上沉积镍金属层104；
具体的，本实施例中，采用物理气相沉积的方法来沉积镍金属层104，比如，真空蒸镀、溅射镀膜、电弧等离子体镀膜、分子束外延等，具体的工艺参数比如，采用的压强、时间、温度、功率等，可以根据实际工艺要求来设定，本发明对此不作限制。
这里，本实施例中，镍金属层104将栅极结构103、侧墙102以及半导体衬底101裸露的表面都覆盖住。
步骤S05：请参阅图8，向镍金属层104中注入金属铟；
具体的，本实施例中，可以采用等离子体注入法向镍金属层104中注入金属铟，需要说明的是，本发明中，注入金属铟的方法亦可采用现有的注入工艺，注入金属铟的具体工艺参数可以根据实际工艺要求来设定，本发明对比不作限制。本实施例中，较佳的，采用的注入能量为100-150KeV，采用的注入剂量为5*e12-1*e13/cm2。
在后续的热退火工艺中，镍金属层104中的镍原子与铟原子、以及半导体衬底100中的硅原子发生合金化，形成镍铟硅化物，其化学式为NiInSi。理论上，最后形成的镍铟硅化物中，Ni、In、Si三者的比例为1:1:1，然而实际工艺中，该比例可能有所变化，但不影响镍铟硅化物的性能以及在本发明中的应用。因此，本发明中的镍铟硅化物的化学式亦包括NixInySiz这种不定比例的形式。
步骤S06：请参阅图9，对半导体衬底100进行热退火工艺，形成镍铟硅化物105；
具体的，本实施例中，在半导体衬底100的表面形成镍铟硅化物105，以及在栅极103的顶部形成镍铟硅化物105。需要说明的是，由于栅极侧墙102的成分通常为氮化硅，在热退火工艺中，氮化硅不与金属镍、金属铟发生合金化反应，因此，在栅极侧墙102表面不能形成镍铟硅化物，而只能形成镍铟合金104’，在后续的工艺过程中需要将其去除，以避免栅极侧墙102发生导电问题。在本发明中，热退火工艺中所采用的具体工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。在本实施例中，较佳地，采用的退火温度为1000-1100℃，退火时间为25-40秒。
步骤S07：请参阅图10，去除掺杂区域101和栅极结构103之外的镍铟硅化物105。
具体的，本实施例中，可以采用湿法刻蚀去除掺杂区域101和栅极结构103顶部之外的镍铟硅化物，也包括将栅极侧墙102表面的镍铟合金104’去除，将栅极侧墙102暴露出来。去除镍铟合金104’的工艺可以采用湿法刻蚀工艺去除。
此外，本发明还提供了一种具有镍铟硅化物的半导体器件的形成方法，该半导体器件的形成方法包括：采用上述形成镍铟硅化物的方法来形成镍铟硅化物。形成镍铟硅化物之后，还可以但不限于包括：在半导体衬底上形成层间介质、在镍铟硅化物上形成通孔结构、以及执行铜后道工艺等，凡是用于完成半导体器件的工艺步骤均可以应用于本发明中。
综上所述，本发明的形成镍铟硅化物的方法、具有镍铟硅化物的半导体器件及其形成方法，利用了金属镍和铟容易形成合金化合物的特点，在镍金属层中注入金属铟，然后经热退火工艺形成镍铟硅化物；镍铟硅化物不仅具有较低的电阻率，而且具有较低的耗硅量，从而可以提高器件的电参数；采用本发明的方法，不仅有效地克服了现有工艺中金属镍和氧易发生反应的问题，而且还避免了采用钛金属覆盖层的工艺导致器件发生漏电的现象，从而有效地提高了器件的电参数；同时，本发明的方法，可以与传统的体硅工艺相兼容，降低生产成本。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (7)

1.一种形成镍铟硅化物的方法，其特征在于，包括：
提供一个半导体衬底；
在所述半导体衬底上形成多个栅极结构；
在所述半导体衬底中形成多个掺杂区域；
在所述半导体衬底表面和所述栅极结构上沉积镍金属层；
向所述镍金属层中注入金属铟，用于防止镍金属层发生氧化；
对所述半导体衬底进行热退火工艺，形成镍铟硅化物；
去除所述掺杂区域和所述栅极结构之外的所述镍铟硅化物。
2.根据权利要求1所述的半导体器件，其特征在于，在形成所述镍铟硅化物之后，还包括：在所述镍铟硅化物上形成通孔结构。
3.根据权利要求1所述的半导体器件，其特征在于，所述金属铟的注入能量为100-150KeV。
4.根据权利要求1所述的半导体器件，其特征在于，所述金属铟的注入剂量为5*e12-1*e13/cm2。
5.根据权利要求1所述的半导体器件，其特征在于，所述热退火工艺所采用的退火温度为1000-1100℃。
6.根据权利要求1所述的半导体器件，其特征在于，所述热退火工艺所采用的退火时间为25-40秒。
7.一种具有镍铟硅化物的半导体器件的形成方法，其特征在于，包括：采用权利要求1所述的方法形成所述镍铟硅化物。
CN201410174827.4A 2014-04-28 2014-04-28 形成镍硅化物的方法、半导体器件及其形成方法 Active CN103956378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410174827.4A CN103956378B (zh) 2014-04-28 2014-04-28 形成镍硅化物的方法、半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410174827.4A CN103956378B (zh) 2014-04-28 2014-04-28 形成镍硅化物的方法、半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN103956378A CN103956378A (zh) 2014-07-30
CN103956378B true CN103956378B (zh) 2018-01-26

Family

ID=51333629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174827.4A Active CN103956378B (zh) 2014-04-28 2014-04-28 形成镍硅化物的方法、半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN103956378B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109565043B (zh) * 2016-08-16 2022-03-01 株式会社村田制作所 负极活性物质及其制造方法以及非水系二次电池
CN114664732B (zh) * 2022-05-25 2022-09-16 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法
CN115044881A (zh) * 2022-08-15 2022-09-13 合肥新晶集成电路有限公司 沉积设备、金属硅化物层以及半导体结构的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855388A (zh) * 2005-04-28 2006-11-01 台湾积体电路制造股份有限公司 以添加物改善金属硅化物热稳定度的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211516B2 (en) * 2005-04-01 2007-05-01 Texas Instruments Incorporated Nickel silicide including indium and a method of manufacture therefor
JP5386271B2 (ja) * 2009-08-21 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855388A (zh) * 2005-04-28 2006-11-01 台湾积体电路制造股份有限公司 以添加物改善金属硅化物热稳定度的方法

Also Published As

Publication number Publication date
CN103956378A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
CN105304556B (zh) 接触结构及其形成方法
CN102194697B (zh) 半导体结构的形成方法
CN104425367B (zh) 硅化物形成中的双层金属沉积
US8822318B2 (en) Doping of semiconductor substrate through carbonless phosphorous-containing layer
TW201241933A (en) Nitride gate dielectric for graphene MOSFET
US9384991B2 (en) Carbon layer and method of manufacture
CN103811552B (zh) 半导体装置及其形成方法
TW201019399A (en) A microwave activation annealing process
CN103247679A (zh) 石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
CN103956378B (zh) 形成镍硅化物的方法、半导体器件及其形成方法
JP2008235888A5 (zh)
TWI345272B (en) A method of forming a semiconductor structure
TW201250926A (en) Self-aligned silicide formation on source/drain through contact via
CN104576753B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN103972299A (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103681291B (zh) 一种金属硅化物的形成方法
CN102856179B (zh) 半导体器件的形成方法
JP2020520119A (ja) Ｔｆｔ基板の製造方法
CN102969234B (zh) 一种金属栅电极的制造方法
WO2014089825A1 (zh) 半导体器件及其制备方法
CN106876259A (zh) 一种柔性导电线及设置有所述柔性导电性的柔性背板
CN105655347A (zh) 一种tft背板、其制备方法及显示装置
CN111223757A (zh) 一种可控层数的大面积黑磷薄膜的制备方法
CN105869991B (zh) 用于改善SiGe厚度的均匀性的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant