CN103247679A - 石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质 - Google Patents

石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质 Download PDF

Info

Publication number
CN103247679A
CN103247679A CN2012104951350A CN201210495135A CN103247679A CN 103247679 A CN103247679 A CN 103247679A CN 2012104951350 A CN2012104951350 A CN 2012104951350A CN 201210495135 A CN201210495135 A CN 201210495135A CN 103247679 A CN103247679 A CN 103247679A
Authority
CN
China
Prior art keywords
layer
graphene
hfo
graphene layer
upper space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104951350A
Other languages
English (en)
Other versions
CN103247679B (zh
Inventor
C·D·迪米特罗普洛斯
D·B·法默
A·格里尔
林佑民
D·A·诺伊迈尔
D·法伊弗
朱文娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103247679A publication Critical patent/CN103247679A/zh
Application granted granted Critical
Publication of CN103247679B publication Critical patent/CN103247679B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质。在石墨烯层的最上表面上设置氮化硅层，然后在所述氮化硅层的最上表面上设置二氧化铪层。所述氮化硅层用作所述二氧化铪层的润湿剂，由此阻止在所述石墨烯层的顶上形成不连续的二氧化铪柱。一起形成低EOT双层栅极电介质的氮化硅层和二氧化铪层在石墨烯层的顶上呈现连续的形态。

Description

石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质
技术领域
本公开涉及半导体结构及其制造方法。更具体地，本公开涉及包括在石墨烯的顶上形成的、具有低等效氧化物厚度（EOT）的双层栅极电介质的半导体结构及其形成方法。
背景技术
当前在半导体和电子工业中存在若干趋势，包括例如相比于之前几代器件，器件被制作为更小、更快且需要更少的能量。这些趋势的一个原因是因为诸如蜂窝电话和个人计算设备的个人设备被制造地更小且更便携。除了变得更小和更便携，个人设备也需要增加的内存、更大的计算能力和速度。考虑到这些持续的趋势，在工业中对用来提供在这些设备中使用的集成电路的核心功能的更小和更快的晶体管有不断增加的需求。
因此，在半导体工业中，具有朝向制造具有更高密度的集成电路（IC）的持续趋势。为了实现更高密度，已经做出且将继续做出努力以使通常从体硅制造的半导体晶片上的器件的尺寸按比例缩小。这些趋势将当前的技术推到其极限。为了实现这些趋势，要求集成电路（IC）具有高密度、更小的特征尺寸、特征之间的更小距离以及更精确的特征形状。
大量的资源被用于按比例缩小器件的尺寸并增加组装密度（packingdensity）。例如，可能需要大量的时间来设计这样的按比例缩小的晶体管。而且，生产这样的器件所必需的设备会很昂贵，和/或与生产这样的器件有关的处理必须被严格控制和/或在特定条件下操作。因此，存在与对半导体制造进行质量控制有关的大量成本。
考虑到以上问题，半导体工业正将石墨烯应用到某些前述目标。实质上为碳原子的平板的石墨烯对于射频（RF）晶体管和其他电子晶体管来说是很有前途的材料。典型的RF晶体管是从硅、硅合金（例如SiGe）或更昂贵的半导体（例如磷化铟（InP））制成的。
发明内容
在石墨烯层的最上表面上设置氮化硅层，随后在氮化硅层的最上表面上设置二氧化铪层。氮化硅层用作二氧化铪层的润湿剂，并由此阻止在石墨烯层的顶上形成不连续的二氧化铪柱。一起形成双层栅极电介质的氮化硅层和二氧化铪层呈现在石墨烯的顶上的连续形态。而且，本公开的双层栅极电介质具有低等效氧化物厚度（EOT）。EOT是SiO2的厚度，其将产生与具有更高的介电常数的电介质的比电容相同的比电容。对于厚度相同的电介质来说，电介质的介电常数越高，EOT越低。“低EOT”通常是指电介质叠层的EOT小于该电介质叠层的实际总厚度的一半，更具体地，任何低于20nm的EOT值在此被定义为“低EOT”。
在本公开的一个方面中，提供一种半导体结构。本公开的半导体结构包括位于基础基板（base substrate）的最上表面上的石墨烯层。双层栅极电介质位于所述石墨烯层的最上表面上。所述双层栅极电介质从底部到顶部包括氮化硅层和二氧化铪（HfO2）层。在本公开的半导体结构中，所述氮化硅层和所述HfO2层二者都连续地存在于所述石墨烯层的最上表面的顶上。
在本公开的另一方面中，提供了一种半导体器件。本公开的半导体器件包括具有最上表面的基础基板和位于所述基础基板的最上表面上的包含石墨烯的半导体器件。本公开的所述包含石墨烯的半导体器件包括位于所述基础基板的最上表面上的石墨烯层以及位于所述石墨烯层的最上表面上的双层栅极电介质。所述双层栅极电介质从底部到顶部包括氮化硅层和二氧化铪（HfO2）层。在本公开的半导体器件中，所述氮化硅层和所述HfO2层二者都连续地存在于所述石墨烯层的最上表面的顶上。
在本公开的又一方面中，提供了一种方法。本公开的方法包括在基础基板的最上表面上设置石墨烯层。然后在所述石墨烯层的最上表面上形成氮化硅层。然后在所述氮化硅层的最上表面上形成二氧化铪（HfO2）层。根据本公开，所述氮化硅层和所述HfO2层连续地存在于所述石墨烯层的最上表面的顶上。
在其中二氧化铪直接在石墨烯层的最上表面上形成的比较用结构和方法中，申请人观察到所产生的二氧化铪层成团块（ball up），在石墨烯层的顶上形成不连续的二氧化铪柱。由于不连续材料中的大量泄露路径，所产生的不连续的HfO2柱生长对于顶栅电介质公开来说是不合适的。
附图说明
图1是可在本公开的一个实施例中采用的基础基板的（通过横截面图）图形表示；
图2是（通过横截面图）示例出在向基础基板的最上表面提供石墨烯层之后图1的基础基板的图形表示；
图3是（通过横截面图）示例出在石墨烯层的最上表面上形成氮化硅（SiN）层之后图2的结构的图形表示，该SiN层代表本公开的双层栅极电介质中的下层；
图4是（通过横截面图）示例出在形成二氧化铪（HfO2）层之后图3的结构的图形表示，该HfO2层代表本公开的双层栅极电介质的最上层；
图5是（通过横截面图）示例出可使用图4中示出的结构形成的包含石墨烯的半导体器件的图形表示；
图6是（通过横截面图）示例出可使用本公开的双层栅极电介质形成的包含石墨烯的另一半导体器件的图形表示；
图7是（通过横截面图）示例出可使用本公开的双层栅极电介质形成的包含石墨烯的又一半导体器件的图形表示；
图8是（通过横截面图）示例出可使用本公开的双层栅极电介质而形成的包含石墨烯的再一半导体器件的图形表示；
图9A是根据本公开的实例1在石墨烯层的顶上形成SiN层之后的结构的实际AFM高度图像，在右侧示出了Z标尺；
图9B是根据本公开的实例1在石墨烯层的顶上形成SiN层之后的结构的实际SEM图像；
图10是示例出根据本公开的实例1在石墨烯层的顶上形成的、图9A中示出的SiN层的粗糙度的横截面AFM图；
图11A、11B和11C是根据本公开的实例1在SiN层的顶上形成HfO2层之后的结构的不同放大倍数的实际AFM高度图，在每个图像的右侧示出了Z标尺；
图12A和12B分别对应于图11B和11C，为示例出根据本公开的实例1在SiN层的顶上形成的HfO2层的粗糙度的不同放大倍数的横截面AFM图；
图13是根据本公开的实例2在石墨烯层的顶上直接形成HfO2层之后的结构的实际AFM高度图，在右侧示出了Z标尺；
图14是示例出根据本公开的实例2在石墨烯层顶上直接形成的HfO2层的粗糙度的横截面AFM图；以及
图15是在本公开的实例1和实例2中提供的结构的并排SEM比较，右面的均匀区域具有位于石墨烯与HfO2之间的SiNx层，左面的区域不具有位于石墨烯与HfO2之间的SiNx层。
具体实施方式
将通过参考以下讨论和本公开的附图来更详细地描述本公开。注意：提供本公开的附图仅是为了示例的目的而提供的，因此，附图没有按比例绘制。还应注意：类似和对应的要素用类似的参考标号表示。
在以下描述中，阐述了各种具体细节，例如，特定的结构、部件、材料、尺寸、处理步骤和技术，以便提供对本公开的各种实施例的理解。但是，本领域普通技术人员将理解，本公开的各种实施例也可在没有这些具体细节的情况下实施。在其他实例中，未详细描述公知的结构或处理步骤以避免使本公开模糊。
将理解，当作为层、区域或基板的要素被称为在另一个要素“上”或“之上”时，其可以是直接在该另一个要素上，或者可以存在居间的要素。相反地，当一个要素被称为“直接在”另一个要素“上”或“之上”时，不存在居间的要素。
许多无机电介质材料在被沉积在石墨烯上时会由于石墨烯的低表面能（surface energy）而形成不连续的薄膜。所沉积的无机电介质材料在由界面能的最小化驱动的石墨烯上成团块，该界面能的最小化是通过保持具有最低表面能的材料的自由表面区域而保证的。
为了改善顶栅（top-gated）石墨烯场效应晶体管（FET）的性能，需要具有相对低EOT的低泄露、高介电常数（高k）的电介质。EOT指示要产生与正使用的高k材料相同的效果需要多厚的氧化硅膜。当描述依赖于栅极和掺杂区域之间的电绝缘层的场效应晶体管时，经常使用该术语。器件性能已经典型地通过减小氧化硅的厚度而得到了改善。随着氧化硅的厚度接近5-10nm，通常会观察到泄露，典型地使用替代材料来增加厚度并同时保持切换速度。具有较大介电常数的材料使得能够出于该目的而使用较厚的膜并同时保持晶体管的快速反应。
本公开在石墨烯层的最上表面上设置氮化硅层，且然后在氮化硅层的最上表面上设置二氧化铪层。氮化硅层用作二氧化铪层的润湿剂，且由此阻止在石墨烯层的顶上形成不连续的二氧化铪柱。一起形成双层栅极电介质的氮化硅层和二氧化铪层呈现在石墨烯层的顶上连续的形态。
首先参考图1-5，其示例出本公开的一个实施例。本实施例从提供基础基板10开始，该基础基板10具有最上表面12，例如如图1所示。基础基板10可以是半导体材料、电介质材料、导电材料或包括多层叠层的其任何组合。可利用对本领域技术人员而言公知的技术来提供基础基板10。
在本公开整篇中所使用的术语“半导体材料”表示具有半导电特性的任何材料。可在本公开中用作基础基板10的半导体材料的实例包括但不限于：Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP、BN和其他III/V或II/VI族化合物半导体。除了所列出的这些类型的半导体材料之外，可用作基础基板10的半导体材料还可以是例如层叠的半导体，例如，Si/SiGe、Si/SiC、绝缘体上硅（SOI）或绝缘体上硅锗（SGOI）、BN和其他III/V或II/VI族化合物半导体。在本公开的一些实施例中，可被用作基础基板10的半导体材料是含硅的半导体材料，即，包括硅的半导体材料。在一个实施例中，使用SiC作为基础基板10。可被用作基础基板10的半导体材料可以是单晶、多晶、多晶体（multicrystalline）和/或氢化非晶体。在此可被用作基础基板10的半导体材料可以是未掺杂的、掺杂的或包含掺杂和未掺杂的区域。
可被用作基础基板10的电介质材料包括任何具有绝缘特性的材料。可被用作基础基板10的电介质材料的实例包括但不限于：玻璃、SiO2、SiN、塑料、类金刚石碳、BN、CxBN或无定形/六边形接合的氮化硼和氮化碳硼的混合物。
可被用作基础基板10的导电材料包括任何具有导电特性的材料。可被用作基础基板10的导电材料的实例包括但不限于：金属，或包括例如金属氧化物或导电形式的碳的透明导体。
现在参考图2，示例出在基础基板10的最上表面12上设置石墨烯层14之后的图1的结构。在本公开的全篇中使用的术语“石墨烯”表示以蜂窝晶格密堆的sp2键合的碳原子的一个原子厚的平面板。用作石墨烯层14的石墨烯具有二维（2D）六角结晶键合结构。可被用作石墨烯层14的石墨烯可包括单层石墨烯（标称为0.34nm厚）、较少层的石墨烯（2-10个石墨烯层）、多层石墨烯（>10个石墨烯层）、单层、较少层和多层石墨烯的混合物，或与无定形和/或无序碳相混合的石墨烯层的任何组合。如果需要，用作石墨烯层14的石墨烯也可包括置换的、填隙的和/或夹层的掺杂剂物类（species）。
可利用公知的技术形成可被设置到基础基板10的最上表面12的石墨烯层14。例如，可通过石墨的机械剥离、碳化硅上的外延生长、金属基板上的外延生长而形成石墨烯14，其中石墨烯氧化物纸被置于纯肼溶液（其将石墨烯氧化物纸还原为单层石墨烯）中的肼还原，以及乙醇的钠还原（即，通过用钠金属来还原乙醇，接下来使乙醇盐热解，并进行冲洗以去除钠盐），来形成石墨烯层14。提供石墨烯层12的另一种方法可来自碳纳米管。
在一个实施例中，可通过在稀释的含硅环境（例如，包含硅烷或包含Si蒸汽）中执行第一退火而首先清洁SiC基板的最上表面，从而在由SiC构成的基础基板10的最上表面12上形成石墨烯层14。可被用于清洁SiC基板的最上表面的第一退火典型地可以在从约800℃到不超过硅的熔点的温度下在稀释的含硅环境中进行，其中第一退火温度更典型地是从810℃到1250℃。在稀释的含硅环境中的第一退火可在两个不同的温度下执行，典型地在810℃和1140℃。在形成石墨烯层14中提到的退火技术也可被称为外延生长工艺。这样，石墨烯层14与SiC基板具有外延关系。即，通过外延生长工艺形成的石墨烯层具有与SiC基板相当的晶格结构和取向。这提供了（enable）用于建立基于石墨烯的半导体器件的高纯度起点。
如上所述，在稀释的含硅环境中，优选地在包含硅烷的环境中，执行第一退火。“包含硅烷的环境”是指任何包括具有通式SinH2n+2的氢和硅的至少一种化合物的环境，其中n是任意整数，特别地n是从1到2。可在包含硅烷的环境中使用的硅烷的实例包括但不限于甲硅烷、乙硅烷及其混合物。或者，蒸发的（evaporated）Si原子束可起到清洁剂的作用。“清洁”的意思是去除SiO2而变成离开表面的更容易挥发的SiO，并将非碳化的（non-carbidic）C转换为Si-C。包含硅烷的环境典型地被包括例如He、Ne、Ar、Kr和Xe的至少一种的惰性气体所稀释。在一个实施例中，基于稀释的含有硅烷的环境的总量，硅烷在稀释的含有硅烷的环境中的含量典型地为从2%到100%。在另一个实施例中，基于稀释的含有硅烷的环境的总量，硅烷在稀释的含有硅烷的环境中的含量是20%。
在不同的实施例中，通过在最高为1700℃的温度和最高为大气压的压力下在含氢气氛中蚀刻若干顶部SiC表面层，进行SiC表面清洁和准备，如由V.Ramachandran、M.F.Brady、A.R.Smith、R.M.Feenstra和D.W.Greve在J.Electron.Mater.，27,308（1998）中所教导的。
在执行上面的表面准备退火中的一个（例如，第一退火）之后，执行第二退火，该第二退火在SiC基板的最上表面上生长石墨烯。第二退火典型地在惰性环境或真空中在1400℃到2000℃的温度下执行，其中从1450℃到1600℃的第二退火温度更典型。“惰性环境”的意思是非反应性气体，包括He、Ne、Ar、Kr和Xe的至少一种。在本公开的一个实施例中，在Ar中执行第二退火。在第二退火期间，从其上形成有石墨烯层的SiC基板的最上表面释放硅。
在本公开的一些实施例中，在第一和第二退火之间执行中间退火。当执行中间退火时，中间退火在另一个稀释的含硅环境中和介于第一退火温度与第二退火温度之间的中间温度下执行。另一种稀释的含硅环境可与在第一退火中使用的稀释的包含硅烷的环境相同或不同。中间温度典型地为从1050℃到1250℃，这取决于反应堆中的硅烷浓度，其中从1100℃到1200℃的中间退火温度更典型。
在本公开的一些实施例中，可省略第一退火和可选的中间退火，且石墨烯层14可仅通过在惰性环境中1400℃到2000℃的温度下的退火形成。
不管用于形成石墨烯层14的技术，所提供的石墨烯层14具有典型地在0.34nm到2nm的范围内的厚度，其中0.34nm到0.68nm的厚度更典型（一个到两个石墨烯单层）。
现在参考图3，示例出在石墨烯层14的最上表面上形成氮化硅（SiN）层16之后图2的结构。代表本公开的双层栅极电介质的下层的SiN层16是连续的层，其不包含使下伏的（underlying）石墨烯层14的任何部分暴露的间隙或针孔。在本公开中使用的SiN层16润湿石墨烯层14（即，SiN用作HfO2的润湿剂），并因此提供用于在其上形成连续HfO2层的模板。
可利用本领域技术人员公知的常规沉积工艺和前体（precursor）来形成在本公开中使用的SiN层16。例如，SiN层16可通过原子层沉积（ALD）、等离子体增强原子层沉积（PE-ALD）、化学气相沉积（CVD）、溅射以及等离子体增强化学气相沉积（PECVD）而形成。在一个实施例中，PECVD工艺在从350℃到450℃的温度下使用，以形成作为SiN层16的拉伸的（tensile）SiN层。
在本公开中，在石墨烯层14的最上表面上形成的SiN层16是典型地具有1nm到15nm的厚度的薄层。更典型地，在石墨烯层14的最上表面上形成的SiN层16具有1nm到5nm的厚度。SiN在石墨烯上形成平滑的连续膜，而许多其他电介质，例如HfO2，在石墨烯上形成不连续的柱状生长（growth）。因此，因为希望使用HfO2作为石墨烯上的栅极电介质，由于其高的介电常数，在此使用薄SiN层作为“润湿”层，在该“润湿”层上HfO2以连续层的形式生长。为了沉积低EOT栅极电介质叠层，且因为HfO2具有比SiN更高的介电常数，在本公开中使用SiN的最小厚度以确保HfO2以连续层形式生长。
现在参考图4，示例出在SiN层16的最上表面上形成二氧化铪(HfO2）层18之后图3的结构。HfO2层18代表本公开的双层栅极电介质的最上层。在SiN层16的顶上形成的HfO2层18连续存在于SiN层16的顶上，且在HfO2层中不存在间隙或针孔，当双层栅极电介质被用作包含石墨烯的半导体器件的电介质部件时，间隙或针孔可导致在材料叠层内的渗漏。
当用来描述石墨烯层顶上的SiN层和HfO2层的形态时，术语“连续的”表示在石墨烯层的顶上的任何材料层没有断裂或中断。换句话说，SiN层和HfO2层提供了对下伏的石墨烯层的完全表面覆盖，这样在SiN层或HfO2层中不存在会导致石墨烯层的任何暴露的间隙或针孔。如果更厚且更坚固的HfO2层呈现任何穿透膜的（through-the-film）不连续性，由于SiN在本公开的实施例中的低厚度（2nm），SiN自身将不能以希望的程度减少栅极泄露。图12A和12B示出了从10nm厚的HfO2的表面开始的裂缝，其仅具有2nm的深度（表面粗糙度）。因此，这些侵入（intrusion）不产生会缩短器件的穿透膜的开口（例如针孔或间隙）。这是SiN润湿层的结果。如果没有该润湿层，HfO2膜是不连续的且充满了针孔和/或间隙。由于SiN层和HfO2层连续地存在于石墨烯层的顶上，与其中HfO2直接在石墨烯层的最上表面上形成的类似的包含石墨烯的器件相比，本公开的双层栅极电介质在被用作操作包含石墨烯的半导体器件的元件时降低了泄露。
在其中HfO2层直接在石墨烯层14的最上表面上形成的情况下，申请人观察到HfO2层成团块，在石墨烯层的顶上形成不连续的HfO2柱（即，岛）。由于不连续的HfO2层中的大量泄露路径，HfO2的这样的不连续柱形成对于顶栅电介质公开（disclosure）来说是不合适的。
本公开的HfO2层18可通过本领域公知的方法形成。在本公开的一个实施例中，HfO2层18可通过诸如化学气相沉积（CVD）、热或等离子体增强化学气相沉积（PECVD）、物理气相沉积（PV）、分子束沉积（MBD）、脉冲激光沉积（PLD）、液体源雾化化学沉积（LSMCD）和原子层沉积（ALD）的沉积工艺形成。
在本公开中，HfO2层18具有大于下伏的SiN层16的厚度。典型地，HfO2层18具有2nm到500nm的厚度，其中5nm到10nm的厚度更典型。在一些实施例中，HfO2层18可具有1nm量级或更小的有效氧化物厚度。
图5是（通过横截面）示例出可使用图4中示出的结构而形成的包含石墨烯的半导体器件50的图形表示。可被形成的包含石墨烯的半导体器件50包括作为半导体器件的电介质元件的双层栅极电介质（16和18）。石墨烯层14的至少一部分可用作该器件的沟道。尽管以下详细示例和描述了FET器件，但本公开不限于仅仅这些类型的半导体器件。而是，可形成其他的半导体器件，包括但不限于二极管和BiCMOS。
图5中示出的包含石墨烯的半导体器件50通过首先提供图4中示出的结构而形成。在形成双层栅极电介质（16和18）之后，可直接在HfO2层18的最上表面上形成栅极导体54。栅极导体54包括任何导电材料，包括但不限于多晶硅、多晶硅锗、元素金属（例如，钨、钛、钽、铝、镍、钌、钯和铂），至少两种元素金属的合金、元素金属氮化物（例如，氮化钨、氮化铝和氮化钛）、元素金属硅化物（例如，硅化钨、硅化镍和硅化钛）及其多层组合。在一个实施例中，可被用作栅极导体54的导电材料可包括nFET金属栅极。在另一个实施例中，可被用作栅极导体54的导电材料可包括pEFT金属栅极。在又一个实施例中，可被用作栅极导体54的导电材料可包括多晶硅。多晶导电材料可被单独使用，或与诸如金属导电材料和/或金属硅化物材料的另一导电材料结合使用。
被用作栅极导体54的导电材料可利用常规沉积工艺形成，常规沉积工艺包括例如化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、物理气相沉积（PVD）、溅射、原子层沉积（ALD）和其他类似的沉积工艺。当含Si材料被用作导电材料时，可通过利用原位掺杂沉积工艺或通过利用沉积并接着进行其中恰当的杂质被引入到含Si材料中的诸如离子注入或气相掺杂的步骤，使含Si材料在恰当的杂质中被掺杂。当形成金属硅化物时，使用常规硅化工艺。所沉积的导电材料典型地具有从1nm到100nm的厚度，其中从3nm到30nm的厚度更典型。
在沉积导电材料之后，导电材料通过光刻并被蚀刻为栅极导体54而被构图。
包含石墨烯的半导体器件50还包括源极区域56和漏极区域58，其形成到石墨烯层14的最上表面部分的电接触。源极区域56和漏极区域58包括上述用于栅极导体54的导电材料中的一种。可通过在双层栅极电介质（16和18）中蚀刻开口并在石墨烯层14的最上表面上停止而形成源极区域56和漏极区域58。在一个实施例中，可使用磷酸来在双层栅极电介质（16和18）中形成开口。随后沉积导电材料。在一些实施例中，可使用光刻和蚀刻来对形成源极区域56和漏极区域58的所沉积的导电材料进行构图。
现在参考图6，其示例出可在本公开中形成的另一包含石墨烯的半导体器件70。该另一包含石墨烯的半导体器件70包括基础基板12、石墨烯层14、双层栅极电介质（16和18）、位于双层栅极电介质（16和18）的一部分上的栅极导体54、以及位于石墨烯层14的最上表面上和栅极导体54的相反两侧上的源极区域56和漏极区域58。在该实施例中，双层栅极电介质（16和18）的一部分位于源极区域56和漏极区域58的侧壁上和顶上。具有与半导体器件50的元件类似的参考标号的半导体器件70的元件包括上述材料。除了源极区域56和漏极区域58在形成双层栅极电介质（16和18）以及栅极导体54之前形成外，半导体器件70可以与上述半导体器件50类似的方式形成。在该实施例中，可使用常规的剥离工艺（lift offprocess）来形成源极区域56和漏极区域58。或者，源极区域56和漏极区域58可通过沉积、光刻和蚀刻来形成。
现在参考图7-8，其分别示例出可在本公开中形成的包含石墨烯的其他半导体器件80和80’。在这些器件中，双层栅极电介质（16和18）的一部分位于源极区域56和漏极区域58的侧壁上和顶上，且栅极导体54与存在于源极区域56和漏极区域58的侧壁上的双层栅极电介质（16和18）的侧壁接触。与包含石墨烯的半导体器件50的元件具有类似的参考标号的包含石墨烯的半导体器件80和80’的元件包括上述材料。除了在形成源极区域56和漏极区域58之前对石墨烯层14进行构图外，包含石墨烯的半导体器件80和80’可以与上述包含石墨烯的半导体器件70类似的方式形成。在一些实施例中，且如图7所示，源极区域56的一部分和漏极区域58的一部分存在于构图的石墨烯层14的最上表面的顶上。
在另一个实施例中，且如图8所示，构图的石墨烯层14完全位于源极区域56和漏极区域58之间。在该实施例中，源极区域56的最外垂直侧壁部分与构图的石墨烯层14的外部垂直侧壁部分直接接触，且漏极区域58的最外垂直侧壁部分与构图的石墨烯层14的另一外部垂直侧壁部分直接接触。
提供下面的实例，以示出与不包含SiN层的、等效的包含石墨烯的结构相比可通过提供包括位于下伏的石墨烯层与上覆的HfO2之间的SiN层的包含石墨烯的结构而获得的一些优势。
实例1
本实例提供了这样的包含石墨烯的结构：其包括位于下伏的石墨烯层与上覆的HfO2之间的SiN层。通过首先提供SiC基础基板，然后在基础基板的最上表面上外延生长石墨烯层，来制备该结构。利用在本公开的上述具体实施方式中提到的退火处理来形成石墨烯层。在SiC基础基板的顶上设置石墨烯层之后，在400℃下通过PECVD形成2nm厚的拉伸的SiN层。接下来，在SiN层的顶上通过ALD形成10nm厚的HfO2层。
图9A是在根据本公开的该实例在石墨烯层的顶上形成SiN层之后的结构的实际AFM高度图像。在右侧示出了以nm为单位的Z标尺。该图像的不同地形高度由直接对应于右侧的阴影z标尺条的不同阴影表示。图9B是与图9A中描述的同样结构的实际SEM图像。图10是示例出在图9A中示出的在石墨烯层的顶上形成的SiN层的粗糙度的横截面AFM图像。观察到的进入SiN层中的裂缝具有比SiN层的厚度小得多的深度，由此证明这些侵入不会产生穿透膜的开口（例如针孔或间隙）。
SEM和AFM提供了SiN层连续地呈现在石墨烯层的顶上的证据。虽然在SiN层中观察到一些侵入，但如在横截面AFM中示出的，这些侵入的深度至多为1nm。这样，在SiN层的顶上形成的HfO2层看不到任何石墨烯。
图11A、11B和11C是在SiN层的顶上形成HfO22层之后的结构的不同放大倍数的实际AFM高度图像。在每个图像的右侧示出以nm为单位的Z标尺。图像中的不同地形高度由直接对应于每个图像的右侧的阴影z标尺条的不同阴影表示。图12A和12B分别对应于11B和11C，其是示例出根据本公开的该实例在SiN层的顶上形成的HfO2层的粗糙度的不同放大倍数的代表性横截面AFM图像。这些图像是在随机选择的线段上拍摄的，所述线段的长度对应于X轴长度标尺。
SEM和AFM提供了HfO2层连续地呈现在SiN的顶上的证据。虽然在HfO2层中观察到一些侵入，但如在横截面AFM中示出的，这些侵入的深度至多为2nm。这样，在SiN层的顶上形成的HfO2层看不到任何石墨烯。而且，由于在双层栅极电介质中不存在间隙或针孔，因此其中不存在泄露路径。
实例2
该实例提供了包含石墨烯的结构，其中HfO2层直接在石墨烯层的最上表面上形成。通过首先提供SiC基础基板，然后在基础基板的最上表面上外延生长石墨烯层，来制备该结构。利用在本公开的上述具体实施方式中提到的退火处理来形成石墨烯层。在SiC基础基板的顶上设置石墨烯层之后，通过ALD直接在石墨烯层的最上表面上形成10nm厚的HfO2层。
图13是根据本公开的本实例在石墨烯层的顶上直接形成HfO2层之后的结构的实际AFM高度图像。在右侧了示出Z标尺。图14是示例出直接在石墨烯层的顶上形成的HfO2层的粗糙度的横截面AFM图像。
SEM和AFM提供了HfO2层不是连续地呈现在石墨烯层的顶上的证据。相反地，在HfO2中观察到侵入，其深度为约12nm，如横截面AFM所示。这样，直接在石墨烯层上形成的HfO2层没有有效地润湿石墨烯层，而是成团块，出现可提供从HfO2的顶表面到石墨烯的泄露路径的间隙。
图15是在本公开的实例1和2中提供的结构的实际并排SEM比较。右侧的均匀区域在石墨烯层与HfO2之间具有SiNx层。左侧的区域在石墨烯层与HfO2之间不具有SiNx层。
在SEM的石墨烯/HfOx区域（SEM的左侧）较深的阴影部分代表石墨烯，而较浅的阴影部分代表HfO2。SEM的右侧示出了均匀的对应于HfO2的较浅阴影。很明显，在SEM的石墨烯/HfOx区域中，二氧化铪成团块，形成包括泄露路径的不连续的柱状HfO2，而在石墨烯/SiNx/HfOx区域中没有观察到这样的泄露路径，这由任何较深的阴影部分的缺乏以及对应于HfO2的连续的、均匀的阴影得到证明。
尽管针对其各种实施例而特别地示出并描述了本公开，但本领域技术人员将理解，可进行前述和其他形式和细节上的改变而不脱离本公开的精神和范围。因此，本公开旨在不限于所描述和示例的确切形式和细节，而是落在所附权利要求书的范围内。

Claims (26)

1.一种半导体结构，包括：
石墨烯层，其位于基础基板的最上表面上；以及
双层栅极电介质，其位于所述石墨烯层的最上表面上，其中所述双层栅极电介质从底部到顶部包括氮化硅层和HfO2层，其中所述氮化硅层和所述HfO2连续地存在于所述石墨烯层的最上表面的顶上。
2.如权利要求1所述的半导体结构，其中所述基础基板是半导体材料、电介质材料、导电材料或其组合。
3.如权利要求1所述的半导体结构，其中所述基础基板由SiC构成。
4.如权利要求1所述的半导体结构，其中所述氮化硅层具有从1nm到15nm的厚度。
5.如权利要求1所述的半导体结构，其中所述HfO2具有从2nm到500nm的厚度。
6.如权利要求1所述的半导体结构，其中所述石墨烯层与下伏的基础基板具有外延关系。
7.如权利要求1所述的半导体结构，其中所述氮化硅层是拉伸的氮化硅层。
8.一种半导体器件，包括：
基础基板，其具有最上表面；以及
包含石墨烯的半导体器件，其位于所述基础基板的最上表面上，其中所述包含石墨烯的半导体器件包括位于所述基础基板的所述最上表面上的石墨烯层以及位于所述石墨烯层的最上表面上的双层栅极电介质，其中所述双层栅极电介质从底部到顶部包括氮化硅层和HfO2层，且其中所述氮化硅层和所述HfO2连续地存在于所述石墨烯层的最上表面的顶上。
9.如权利要求8所述的半导体器件，其中所述包含石墨烯的半导体器件是场效应晶体管，且其中所述石墨烯层的至少一部分用作所述场效应晶体管的沟道。
10.如权利要求9所述的半导体器件，还包括与所述石墨烯层的一部分接触的源极区域以及与所述石墨烯层的另一部分接触的漏极区域。
11.如权利要求10所述的半导体器件，还包括位于所述HfO2层的最上表面的顶上且位于所述源极区域与所述漏极区域之间的栅极导体。
12.如权利要求11所述的半导体器件，其中所述双层栅极电介质的一部分位于所述源极区域的侧壁和上表面上，且所述双层栅极电介质的另一部分位于所述漏极区域的侧壁和上表面上。
13.如权利要求10所述的半导体器件，其中所述源极区域的一部分位于所述石墨烯层的最上表面的一部分上，且所述漏极区域的一部分位于所述石墨烯层的最上表面的另一部分上。
14.如权利要求10所述的半导体器件，其中所述源极区域的最外垂直侧壁部分与所述石墨烯层的外部垂直侧壁部分直接接触，且所述漏极区域的最外垂直侧壁部分与所述石墨烯层的另一外部垂直侧壁部分直接接触。
15.如权利要求8所述的半导体器件，其中所述基础基板是半导体材料、电介质材料、导电材料或其组合。
16.如权利要求8所述的半导体器件，其中所述基础基板由SiC构成。
17.一种方法，包括：
在基础基板的最上表面上设置石墨烯层；
在所述石墨烯层的最上表面上形成氮化硅层；以及
在所述氮化硅层的最上表面上形成HfO2层，其中所述氮化硅层和所述HfO2连续地存在于所述石墨烯层的最上表面的顶上。
18.如权利要求17所述的方法，其中所述设置石墨烯层包括外延生长。
19.如权利要求18所述的方法，其中所述外延生长包括在稀释的含硅环境中执行第一退火，并在1400℃到2000℃的温度下在惰性环境中执行第二退火。
20.如权利要求18所述的方法，其中所述外延生长包括在含氢环境中执行第一退火并在从1400℃到2000℃的温度下在惰性环境中执行第二退火。
21.如权利要求19的方法，还包括在所述第一退火的温度与所述第二退火的温度之间的中间温度下在另一稀释的含硅环境中执行中间退火。
22.如权利要求19所述的方法，其中所述第一和第二退火在约800℃到不超过硅的熔点的温度下执行。
23.如权利要求17所述的方法，其中所述氮化硅层是通过在350℃到450℃之间的温度下的等离子体化学气相沉积形成的拉伸的氮化硅膜。
24.如权利要求17所述的方法，还包括形成与所述石墨烯层的一部分接触的源极区域以及与所述石墨烯层的另一部分接触的漏极区域，并在所述HfO2层的最上表面上且在所述源极区域与所述漏极区域之间形成栅极导体。
25.如权利要求17所述的方法，其中在形成氮化硅层和所述HfO2层之前对所述石墨烯层进行构图。
26.如权利要求24所述的方法，还包括形成与所述构图的石墨烯层的一部分接触的源极区域以及与所述构图的石墨烯层的另一部分接触的漏极区域；以及在所述HfO2层的最上表面上且在所述源极区域与所述漏极区域之间形成栅极导体，所述源极区域和所述漏极区域在形成所述氮化硅层和所述HfO2层之前形成，并且所述栅极导体在形成所述氮化硅层和所述HfO2层之后形成。
CN201210495135.0A 2012-02-09 2012-11-28 石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质 Expired - Fee Related CN103247679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/369,901 US8680511B2 (en) 2012-02-09 2012-02-09 Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
US13/369,901 2012-02-09

Publications (2)

Publication Number Publication Date
CN103247679A true CN103247679A (zh) 2013-08-14
CN103247679B CN103247679B (zh) 2016-08-24

Family

ID=47757856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210495135.0A Expired - Fee Related CN103247679B (zh) 2012-02-09 2012-11-28 石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质

Country Status (4)

Country Link
US (1) US8680511B2 (zh)
CN (1) CN103247679B (zh)
DE (1) DE102012222116B4 (zh)
GB (1) GB2499311B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015077970A1 (zh) * 2013-11-26 2015-06-04 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
CN104716191A (zh) * 2015-03-24 2015-06-17 中国科学院上海微系统与信息技术研究所 双栅双极石墨烯场效应晶体管及其制作方法
CN105845553A (zh) * 2016-04-01 2016-08-10 江苏大学 基于碳化硅衬底的石墨烯场效应晶体管阵列的制备方法
US10665465B2 (en) 2014-11-18 2020-05-26 Kwansei Gakuin Educational Foundation Surface treatment method for SiC substrate
CN111788657A (zh) * 2018-03-02 2020-10-16 德克萨斯仪器股份有限公司 石墨烯与氮化硼异质结构器件的集成
CN113644112A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878743B1 (ko) * 2012-01-10 2018-07-16 삼성전자주식회사 3차원 그래핀 스위칭 소자
CN102856173B (zh) * 2012-09-29 2015-03-18 京东方科技集团股份有限公司 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
KR102434987B1 (ko) 2015-04-23 2022-08-22 삼성전자주식회사 박막 형성 방법 및 반도체 소자의 제조 방법
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN108054209B (zh) * 2017-12-14 2020-08-11 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件
WO2020008116A1 (fr) * 2018-07-05 2020-01-09 Soitec Substrat pour un dispositif integre radioafrequence et son procede de fabrication
US11094811B2 (en) * 2019-04-19 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN117120662A (zh) * 2021-03-24 2023-11-24 帕拉格拉夫有限公司 用于cvd生长均匀石墨烯的晶片及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116804A1 (en) * 2001-12-26 2003-06-26 Visokay Mark Robert Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
CN101300680A (zh) * 2005-11-09 2008-11-05 先进微装置公司 具有减少的栅极氧化物泄漏的取代金属栅极晶体管
US20090020764A1 (en) * 2007-07-16 2009-01-22 Anderson Brent A Graphene-based transistor
CN102226270A (zh) * 2011-04-29 2011-10-26 中国科学院上海微系统与信息技术研究所 沉积栅介质的方法、制备mis电容的方法及mis电容

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
WO2008130465A2 (en) * 2007-03-02 2008-10-30 Brookhaven Science Associates Nanodevices for spintronics methods of using same
KR101156620B1 (ko) * 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8445893B2 (en) * 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
US8450779B2 (en) * 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
US20110233513A1 (en) 2010-03-29 2011-09-29 International Business Machines Corporation Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US8431923B2 (en) * 2011-02-07 2013-04-30 Micron Technology, Inc. Semiconductor structure and semiconductor device including a diode structure and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116804A1 (en) * 2001-12-26 2003-06-26 Visokay Mark Robert Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
CN101300680A (zh) * 2005-11-09 2008-11-05 先进微装置公司 具有减少的栅极氧化物泄漏的取代金属栅极晶体管
US20090020764A1 (en) * 2007-07-16 2009-01-22 Anderson Brent A Graphene-based transistor
CN102226270A (zh) * 2011-04-29 2011-10-26 中国科学院上海微系统与信息技术研究所 沉积栅介质的方法、制备mis电容的方法及mis电容

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015077970A1 (zh) * 2013-11-26 2015-06-04 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
US9634146B2 (en) 2013-11-26 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing assembly of flexible display device and assembly of flexible display device manufactured with same
US10665465B2 (en) 2014-11-18 2020-05-26 Kwansei Gakuin Educational Foundation Surface treatment method for SiC substrate
TWI708873B (zh) * 2014-11-18 2020-11-01 日商東洋炭素股份有限公司 碳化矽基板之表面處理方法
CN104716191A (zh) * 2015-03-24 2015-06-17 中国科学院上海微系统与信息技术研究所 双栅双极石墨烯场效应晶体管及其制作方法
CN104716191B (zh) * 2015-03-24 2018-01-26 中国科学院上海微系统与信息技术研究所 双栅双极石墨烯场效应晶体管及其制作方法
CN105845553A (zh) * 2016-04-01 2016-08-10 江苏大学 基于碳化硅衬底的石墨烯场效应晶体管阵列的制备方法
CN105845553B (zh) * 2016-04-01 2018-06-01 江苏大学 基于碳化硅衬底的石墨烯场效应晶体管阵列的制备方法
CN111788657A (zh) * 2018-03-02 2020-10-16 德克萨斯仪器股份有限公司 石墨烯与氮化硼异质结构器件的集成
CN113644112A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及制作方法
CN113644112B (zh) * 2020-05-11 2022-07-15 北京华碳元芯电子科技有限责任公司 晶体管及制作方法

Also Published As

Publication number Publication date
GB2499311B (en) 2014-12-17
DE102012222116B4 (de) 2016-08-25
CN103247679B (zh) 2016-08-24
US8680511B2 (en) 2014-03-25
GB2499311A (en) 2013-08-14
GB201300509D0 (en) 2013-02-27
US20130207080A1 (en) 2013-08-15
DE102012222116A1 (de) 2013-08-14

Similar Documents

Publication Publication Date Title
CN103247679A (zh) 石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质
US10879352B2 (en) Vertically stacked nFETs and pFETs with gate-all-around structure
JP7184885B2 (ja) 半導体デバイスを形成する方法および半導体デバイス
JP5689470B2 (ja) 埋め込みストレッサを有する高性能ｆｅｔを形成するための方法および構造
KR102637107B1 (ko) 전자 소자 및 그 제조방법
US8299535B2 (en) Delta monolayer dopants epitaxy for embedded source/drain silicide
US8592916B2 (en) Selectively raised source/drain transistor
US10680107B2 (en) Nanosheet transistor with stable structure
US10872953B2 (en) Nanosheet substrate isolated source/drain epitaxy by counter-doped bottom epitaxy
WO2009098548A1 (en) Intermediate product for a multichannel fet and process for obtaining an intermediate product
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US20110233513A1 (en) Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices
US11302813B2 (en) Wrap around contact for nanosheet source drain epitaxy
JP2012191220A (ja) ＴｉＣ膜を含む半導体構造を形成する方法
US10944012B2 (en) Area-efficient inverter using stacked vertical transistors
TW477075B (en) Deposition of gate stacks including silicon germanium layers
US20200044023A1 (en) Nanosheet substrate isolated source/drain epitaxy via airgap
US9842929B1 (en) Strained silicon complementary metal oxide semiconductor including a silicon containing tensile N-type fin field effect transistor and silicon containing compressive P-type fin field effect transistor formed using a dual relaxed substrate
US8361889B2 (en) Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
US20080203447A1 (en) Low-temperature electrically activated gate electrode and method of fabricating same
TWI793520B (zh) 半導體元件及其製備方法
WO2023279547A1 (zh) 存储器及其制备方法
TWI817338B (zh) 具有氣隙的半導體元件的製備方法
JP2009176876A (ja) 半導体装置
CN114695542A (zh) 一种半导体结构及栅极的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20201128

CF01 Termination of patent right due to non-payment of annual fee