CN108054209B - 场效应晶体管、制造场效应晶体管的方法及电子器件 - Google Patents

场效应晶体管、制造场效应晶体管的方法及电子器件 Download PDF

Info

Publication number
CN108054209B
CN108054209B CN201711337902.4A CN201711337902A CN108054209B CN 108054209 B CN108054209 B CN 108054209B CN 201711337902 A CN201711337902 A CN 201711337902A CN 108054209 B CN108054209 B CN 108054209B
Authority
CN
China
Prior art keywords
graphene film
layer
effect transistor
field effect
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711337902.4A
Other languages
English (en)
Other versions
CN108054209A (zh
Inventor
梁世博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huatan Technology Co ltd
Original Assignee
Beijing Huatan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huatan Technology Co ltd filed Critical Beijing Huatan Technology Co ltd
Priority to CN201711337902.4A priority Critical patent/CN108054209B/zh
Publication of CN108054209A publication Critical patent/CN108054209A/zh
Priority to US16/772,742 priority patent/US11522076B2/en
Priority to PCT/CN2018/110631 priority patent/WO2019114408A1/en
Application granted granted Critical
Publication of CN108054209B publication Critical patent/CN108054209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Abstract

提供了一种场效应晶体管、制造场效应晶体管的方法以及电子器件。其中该场效应晶体管包括：源极和漏极，源极由第一石墨烯膜形成；沟道，沟道设置在源极与漏极之间，并包括第二石墨烯膜与具有半导体性质的材料层的层叠件，第二石墨烯膜由双层石墨烯形成；以及栅极，所述栅极设置在所述层叠件之上，并与所述层叠件电绝缘。

Description

场效应晶体管、制造场效应晶体管的方法及电子器件
技术领域
本公开涉及半导体器件领域，具体涉及场效应晶体管、制造场效应晶体管的方法及电子器件。
背景技术
金属-氧化物-半导体场效应晶体管(MOS FET)是构建集成电路的基本元件。通过在栅极上施加电压来控制MOS FET的源漏电流，从而实现器件的开关状态转换。关断速度由亚阈值摆幅(subthreshold swing，简称SS)来描述，其中亚阈值摆幅是指使源漏电流变化一个量级所需要施加的栅电压增量。亚阈值摆幅越小，意味着晶体管的关断越快。由于热激发机制的限制，常规FET的亚阈值摆幅在室温下的理论最小值为60mV/Dec。通常，由于栅效率不足和寄生效应的存在，导致亚阈值摆幅会大于60mV/Dec。集成电路的进一步发展要求将工作电压继续降低，而MOS FET中亚阈值摆幅的60mV/Dec的热激发极限限制了集成电路的工作电压不能低于0.64V，制约集成电路的功耗的进一步降低。因此，要进一步推动互补金属氧化物半导体(CMOS)技术发展，实现超低功耗的集成电路，必须突破常规的MOS FET的热激发机制对亚阈值摆幅的限制，实现亚阈值摆幅小于60mV/Dec的晶体管。
目前，实现低亚阈值摆幅方面的研究主要集中在隧穿晶体管(Tunnel FET)。隧穿晶体管的沟道中形成重掺杂的np隧穿结，载流子通过带间隧穿才能实现从源极到漏极的输运，而通过栅电压调节隧穿结的厚度来控制隧穿电流，从而实现晶体管的开关状态转换。隧穿晶体管关断时，可突破常规FET器件中热激发对关断速度的物理限制，实现室温下亚阈值摆幅小于60mV/Dec。但是该隧穿结的存在同时也大大降低了隧穿晶体管的驱动电流，目前实现的隧穿晶体管的最大开态电流仅仅只有正常晶体管的1％。具体地，室温下亚阈值摆幅小于60mV/Dec的隧穿晶体管的最大电流为1-10nA/μm，该电流并不满足国际半导体发展路线图(International Technology Roadmap for Semiconductors，简称ITRS)的要求，并且这样使得器件和电路的工作速度大大降低，从而不能满足正常集成电路的工作需要，因此没有实用价值。
发明内容
根据本公开的第一方面，提供了一种场效应晶体管，包括：
源极和漏极，源极由第一石墨烯膜形成；
沟道，沟道设置在源极与漏极之间，并包括第二石墨烯膜与具有半导体性质的材料层的层叠件，第二石墨烯膜由双层石墨烯形成；以及
栅极，设置在所述层叠件之上并与层叠件电绝缘。
根据本公开的至少一个实施方式，源极与沟道电接触。
根据本公开的至少一个实施方式，第一石墨烯膜和第二石墨烯膜由同一双层石墨烯膜形成。
根据本公开的至少一个实施方式，第一石墨烯膜和第二石墨烯膜均为AB堆垛的双层石墨烯膜。
根据本公开的至少一个实施方式，具有半导体性质的材料层是n型掺杂的或p型掺杂的。
根据本公开的至少一个实施方式，该场效应晶体管还包括栅绝缘层，栅绝缘层形成在沟道上并具有小于2nm的等效氧化层厚度。
根据本公开的至少一个实施方式，漏极由上述具有半导体性质的材料层形成。
根据本公开的至少一个实施方式，漏极由金属或第三石墨烯膜形成。
根据本公开的至少一个实施方式，具有半导体性质的材料层由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
根据本公开的第二方面，提供了一种制造场效应晶体管的方法，包括：
在衬底上形成沟道；
在衬底上形成源极和漏极，以使得沟道位于源极与漏极之间；以及
在沟道上形成栅极，以使得栅极在衬底上的投影与沟道在衬底上的投影相重叠，
其中源极由第一石墨烯膜形成，沟道包括第二石墨烯膜与具有半导体性质的材料层的层叠件，第二石墨烯膜由双层石墨烯形成，以及栅极与层叠件电绝缘。
根据本公开的至少一个实施方式，在衬底上形成源极和漏极的步骤还包括：使源极与沟道电接触。
根据本公开的至少一个实施方式，第一石墨烯膜和第二石墨烯膜由同一双层石墨烯膜形成。
根据本公开的至少一个实施方式，第一石墨烯膜和第二石墨烯膜均为AB堆垛的双层石墨烯膜。
根据本公开的至少一个实施方式，具有半导体性质的材料层是n型掺杂的或p型掺杂的。
根据本公开的至少一个实施方式，该方法还包括：
在沟道上方形成栅绝缘层，其中栅绝缘层具有小于2nm的等效氧化层厚度。
根据本公开的至少一个实施方式，在衬底上形成源极和漏极的步骤还包括：通过具有半导体性质的材料层形成漏极。
根据本公开的至少一个实施方式，在衬底上形成源极和漏极的步骤还包括：通过金属膜或者第三石墨烯膜形成漏极。
根据本公开的至少一个实施方式，具有半导体性质的材料层由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
根据本公开的第三方面，提供了一种电子器件，包括场效应晶体管，场效应晶体管包括：
源极和漏极，源极由第一石墨烯膜形成；以及
沟道，沟道设置在源极与漏极之间，并包括第二石墨烯膜与具有半导体性质的材料层的层叠件，第二石墨烯膜由双层石墨烯形成；以及
栅极，所述栅极设置在层叠件之上并与层叠件电绝缘。
附图说明
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
图1示例性示出了根据本公开实施方式的场效应晶体管的结构示意图；
图2示例性示出了根据本公开实施方式的场效应晶体管的俯视图；
图3示例性示出了根据本公开实施方式的场效应晶体管的示例的转移曲线；
图4示例性示意性地示出了常规场效应晶体管与根据本公开实施方式的场效应晶体管的转移特性的比较；
图5示例性示出了根据本公开实施方式的场效应晶体管的结构示意图；
图6示例性示出了根据本公开实施方式的场效应晶体管的结构示意图；
图7示出了根据本公开实施方式的制造场效应晶体管的方法的流程图；
图8示例性示出了根据本公开实施方式的形成沟道的步骤的流程图；
图9A-图9B示例性示出了根据本公开实施方式的设置在衬底上并经过图案化的具有半导体性质的材料；
图10A-图10B示例性示出了根据本公开实施方式的设置在图案化的材料上并经过图案化的第二石墨烯膜；
图11示出了根据本公开实施方式的在衬底上形成源极和漏极的步骤的流程图；
图12A-图12B示例性示出了根据本公开实施方式的设置在衬底上并经过图案化的第一石墨烯膜；
图13A-图13B示例性示出了根据本公开实施方式的形成源电极和漏电极的步骤；
图14A-图14B示例性示出了根据本公开实施方式的形成栅绝缘层的步骤；
图15A-图15B示例性示出了根据本公开实施方式的形成栅极的步骤；以及
图16示出了根据本公开实施方式的电子器件的示意性框图。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1示出了根据本公开实施方式的场效应晶体管的结构示意图。如图1所示，根据本公开实施方式的场效应晶体管可形成在衬底101上。衬底101的刚性足以在制造操作期间为器件提供支撑。衬底101可以是非晶体或晶体材料。作为示例，衬底101可以是玻璃、蓝宝石、硅、聚合物、绝缘体上硅或其上可以沉积绝缘层的任何其它衬底。本公开的实施方式不限于上述的这些衬底，因为根据本公开实施方式的场效应晶体管的半导体性质不依赖于这些衬底的半导体特性。
衬底101上可设置有材料102。材料102具有半导体的电学性质。例如，材料102可包括碳纳米管、半导体纳米线、二维半导体材料(如黑磷，二硫化钼)、或三维半导体材料(如硅)，然而，本公开并不限于此。此外，对于电子型晶体管，材料102进行了n型掺杂以使得材料102具有n型半导体那样的电学性质(如电子成为主载流子)，以及对于空穴型晶体管，材料102进行了p型掺杂以使得材料102具有p型半导体那样的电学性质(如空穴成为主载流子)。可通过例如高温热扩散技术或离子注入技术来对材料102进行掺杂。材料102可通过化学方法(例如化学气相沉积)或物理方法(如涂覆)形成在衬底101上。可选地，也可对衬底101的表面进行掺杂以形成材料102。例如，当衬底101为绝缘体上硅时，可对硅进行掺杂，以形成材料102。在图1中，材料102与衬底101直接接触，然而本领域技术人员应理解，材料102与衬底101之间还可存在其他的层或元件。
衬底101上还设置有第一石墨烯膜103。此外，如图1所示，第一石墨烯膜103与材料102电接触。在图1所示的实施方式中，与漏电极107对应的漏极也由材料102形成。使用同一层材料形成漏极和沟道，可简化场效应晶体管的制造方法，降低成本和缩短制造时间。第一石墨烯膜103可由单层石墨烯形成或由双层石墨烯形成。双层石墨烯可以是AB堆垛形式的，也可以是AA堆垛形式的。其中AB堆垛形式是指一半原子位于下层石墨烯的六边形的中心上方并且一半原子位于下层石墨烯的原子上方；以及AA堆垛形式是指两层正好对准。在本公开可能的实施方式中，第一石墨烯膜103由AB堆垛形式的双层石墨烯形成。
材料102上可设置有第二石墨烯膜108。第二石墨烯膜108可与材料102的部分相层叠。类似地，第二石墨烯膜108可以是AB堆垛形式的，也可以是AA堆垛形式的。在第一石墨烯膜103由双层石墨烯形成的情况下，第二石墨烯膜108可与第一石墨烯膜103相同，例如均由AB堆垛的双层石墨烯形成。在本公开可能的实施方式中，第一石墨烯膜103和第二石墨烯膜108可由同一双层石墨烯形成。在本公开的实施方式中，第一石墨烯膜103和第二石墨烯膜108可以是预先制备的。双层石墨烯可通过物理剥离或化学气相沉积等方法制备。
如图1所示，源电极105可设置在第一石墨烯膜103上，以及漏电极107可设置在材料102上。源电极105和漏电极107由导电材料(如Al，Pd)形成。源电极105与漏电极107可由相同的材料形成，也可由不同的材料形成。源电极105和漏电极107例如可通过薄膜生长、光刻和刻蚀等过程形成。
栅绝缘层104可与第二石墨烯膜108相层叠。例如，栅绝缘层104可以包括HfO2，Y2O3或其他绝缘材料。栅绝缘层104可通过原子层沉积等方法形成。虽然在图1中示出了栅绝缘层104和第二石墨烯膜108仅覆盖材料102的一部分，然而本领域技术人员应理解，栅绝缘层104和第二石墨烯膜108还可覆盖材料102的整个表面。当栅绝缘层104和第二石墨烯膜108覆盖材料102的整个表面时，漏电极107可通过形成在栅绝缘层104和第二石墨烯膜108中的通孔与材料102相接触。虽然图1中示出了第二石墨烯膜108在材料102上的投影面积可小于栅绝缘层104在材料102上的投影面积，然而本领域技术人员应理解，第二石墨烯膜108在材料102上的投影面积还可大于或等于栅绝缘层104在材料102上的投影面积。此外，栅绝缘层104的等效氧化层厚度(equivalent oxide thickness，简称EOT)可小于2nm。本文中所提到的等效氧化层厚度是指将任意介电材料的薄层厚度等效为二氧化硅的厚度。
栅极106可设置在栅绝缘层104上并通过栅绝缘层104与材料102电绝缘。栅极106在材料102上的投影与栅绝缘层104和第二石墨烯膜108在材料102上的投影至少部分地重叠，并且栅极106在材料102上的投影面积可约小于或等于栅绝缘层104或第二石墨烯膜108在材料102上的投影面积。例如，在图2中示出了栅极106在材料102上的投影面积等于栅绝缘层104在材料102上的投影面积。在本公开可能的实施方式中，栅极106、栅绝缘层104和第二石墨烯膜108在材料102上的投影面积可相等。栅极106可由导电材料(如Al，Pd)形成。栅极106与源电极105和漏电极107可由相同或不同的材料形成，本公开对此并没有限制。类似地，栅极106例如可通过薄膜生长、光刻和刻蚀等过程形成。栅极106通过施加电压可将第二石墨烯膜108转变成窄带隙的半导体，从而实现窄带隙/宽带隙异质结沟道。另一方面，通过栅极106对由第二石墨烯膜108与材料102形成的异质结的厚度进行调控，可实现场效应晶体管的开关状态转换。
图3示出了根据本公开实施方式的场效应晶体管的示例的转移曲线。具体地，图3示出了根据本公开具体实施方式的场效应晶体管的示例在室温下的转移曲线，该转移曲线表示源漏电流Ids与栅源电压Vgs之间的关系。本文中所说的室温是指300K。本实施方式中的场效应晶体管具有与图1所示的结构类似的结构。在图3中，可观察到，在本实施方式中，在源漏电压为-0.5V和-0.1V的情况下，均可获得小于60mV/Dec的亚阈值摆幅，具体为28mV/Dec。因此，根据本公开实施方式的场效应晶体管可获得小于常规场效应晶体管在室温下的亚阈值摆幅的理论最小值(即60mV/Dec)的亚阈值摆幅。此外，本领域技术人员应理解，上述的28mV/Dec的亚阈值摆幅仅是根据本公开实施方式的场效应晶体管的一个示例所实现的亚阈值摆幅，然而根据本公开实施方式的场效应晶体管还可以实现其他小于60mV/Dec的亚阈值摆幅，如约50mV/Dec，约40mV/Dec，约28mV/Dec。
图4示意性地示出了室温下常规场效应晶体管与根据本公开实施方式的场效应晶体管的转移特性的比较。在图4中，实线代表亚阈值摆幅为60mV/Dec的常规场效应晶体管的转移特性，以及虚线表示根据本公开实施方式的场效应晶体管的转移特性。由于根据本公开实施方式的场效应晶体管可获得小于60mV/Dec的亚阈值摆幅，因此相对于常规的场效应晶体管，根据本公开实施方式的场效应晶体管可获得更小的工作电压VDD，并且可获得与常规场效应晶体管的开态电流的大小近似的开态电流。作为示例，根据本公开实施方式的场效应晶体管可获得约0.5V的工作电压，该工作电压小于当前的14nm制程的Si MOS FET的0.7V的工作电压，并且根据本公开实施方式的场效应晶体管在0.5V的工作电压下可获得与当前的14nm制程的Si MOS FET的开态电流近似相等的开态电流。
与相关技术相比，根据本公开实施方式的场效应晶体管可在室温下实现小于60mV/Dec的亚阈值摆幅，并且能够实现更小的工作电压、类似的开态电流以及更小的关态电流，降低了功耗。
图5示出了根据本公开实施方式的场效应晶体管的结构示意图。图5中的衬底501，材料502，第一石墨烯膜503，栅绝缘层504，源电极505，栅极506，漏电极507均与图1中的衬底101，材料102，第一石墨烯膜103，栅绝缘层104，源电极105，栅极106，漏电极107相同，因此本文中不再重复地对其进行描述。在本实施方式中，第一石墨烯膜503还位于栅绝缘层504与材料502之间，也即用于形成源极的石墨烯膜与沟道中的石墨烯膜由同一石墨烯膜形成。虽然图5中示出了第一石墨烯膜503与部分栅绝缘层504重叠，然而本领域技术人员应理解第一石墨烯膜503可与栅绝缘层504完全重叠，本公开并不限于此。
图6示出了根据本公开实施方式的场效应晶体管的结构示意图。图6中的衬底601，材料602，第一石墨烯膜603，栅绝缘层604，源电极605，栅极606，漏电极607，第二石墨烯膜608均与图1中的衬底101，材料102，第一石墨烯膜103，栅绝缘层104，源电极105，栅极106，漏电极107，第二石墨烯膜108相同，因此本文中不再重复地对其进行描述。在本实施方式中，还设置有第三石墨烯膜609，其设置在衬底601上，并且漏电极607设置在第三石墨烯膜609上。第三石墨烯膜609形成该场效应晶体管的漏极，并且与该场效应晶体管的沟道电接触。第三石墨烯膜609可由单层石墨烯形成或由双层石墨烯形成。当第三石墨烯膜609由双层石墨烯形成时，其可以是AB堆垛形式的或AA堆垛形式的。虽然图6中示出了第一石墨烯膜603、第二石墨烯膜608、第三石墨烯膜609互不相同，然而本领域技术人员应理解第一石墨烯膜603、第二石墨烯膜608、第三石墨烯膜609还可彼此相同或两两相同，本公开并不限于此。
类似地，与相关技术相比，具有如图5和图6所示结构的场效应晶体管可在室温下实现小于60mV/Dec的亚阈值摆幅，并且能够实现更小的工作电压、类似的开态电流以及更小的关态电流，降低了功耗。
图7示出了根据本公开实施方式的制造场效应晶体管的方法的流程图。根据本公开实施方式的制造场效应晶体管的方法包括：
S1，在衬底上形成沟道；
S2，在衬底上形成源极和漏极，以使得沟道位于源极与漏极之间；以及
S3，在沟道上形成栅极，以使得栅极与沟道在衬底上的投影相重叠，
其中源极由第一石墨烯膜形成，沟道包括第二石墨烯膜与具有半导体性质的材料层的层叠件，第二石墨烯膜由双层石墨烯形成，以及栅极与层叠件电绝缘。
如图8所示，在本公开实施方式中，在衬底上形成沟道的步骤可包括以下子步骤：
S11，在衬底701上设置材料702并将材料702图案化；以及
S12，在图案化的材料702上设置第二石墨烯膜708并将第二石墨烯膜708图案化。
图9A-图9B示例性示出了设置在衬底上并经过图案化的材料702。图10A-图10B示例性示出了设置在图案化的材料702上并经过图案化的第二石墨烯膜708。材料702可通过化学方法(例如化学气相沉积)或物理方法(如涂覆)形成在衬底701上。材料702具有半导体的电学性质。例如，材料702可包括碳纳米管、半导体纳米线、二维半导体材料(如黑磷，二硫化钼)、或三维半导体材料(如硅)，然而，本公开并不限于此。在本实施方式中，材料702可以是预先制备好的。第二石墨烯膜708可以是预先制备的，然后转移至材料702上。第二石墨烯膜708与材料702的部分相层叠。
可选地，可对衬底701进行掺杂以形成材料702。例如，当衬底701为绝缘体上硅时，可对硅进行掺杂，以形成材料702。材料702可形成为与衬底701直接接触，然而本领域技术人员应理解，材料702与衬底701之间还可存在其他的层或元件。
如图11所示，在衬底上形成源极和漏极的步骤可包括以下子步骤：
S21，在衬底701上设置第一石墨烯膜703；以及
S22，将第一石墨烯膜703图案化，以形成源极。
图12A-图12B示例性示出了设置在衬底701上并经过图案化的第一石墨烯膜703。经过图案化的第一石墨烯膜703与材料702电接触。
在本实施方式中，漏极也由材料702形成。在漏极与沟道具有材料702形成的情况下，漏极与沟道可在同一步骤中形成。通过由同一层材料形成漏极和沟道，可简化场效应晶体管的制造方法，降低成本和缩短制造时间。然而，本领域技术人员应理解，还可通过与子步骤S21和S22类似的步骤来形成由第三石墨烯膜形成的漏极，漏极与源极形成在沟道两侧。例如，可在衬底701上设置第三石墨烯膜，并对该第三石墨烯膜进行图案化，以形成漏极。本领域技术人员应理解，第一石墨烯膜与第三石墨烯可以相同或不同，本公开对此并没有限制。例如，源极和漏极均可由单层石墨烯形成。在漏极和源极由相同的石墨烯形成的情况下，也可在子步骤S22中通过第一石墨烯膜703形成漏极。在本公开可能的实施方式中，第一石墨烯膜703与第二石墨烯膜708也可由同一双层石墨烯膜形成。例如，可在对材料702进行图案化之后，形成覆盖衬底701和材料702的双层石墨烯膜，然后将该双层石墨烯膜图案化以形成一体成型的第一石墨烯膜703和第二石墨烯膜708。在本公开另一可能的实施方式中，第一石墨烯膜703，第二石墨烯膜708和第三石墨烯膜可由同一双层石墨烯膜形成。在本公开另一可能的实施方式中，第一石墨烯膜703，第二石墨烯膜708和第三石墨烯膜可彼此不同或两两相同，本公开对此没有限制。
根据本公开的实施方式，该方法还可包括：形成源电极和漏电极。图13A-图13B示例性示出了形成源电极705和漏电极707的步骤。该步骤例如可通过薄膜生长、光刻和刻蚀等过程来实施。
根据本公开的实施方式，该方法还可包括：形成栅绝缘层。图14A-图14B示例性示出了形成栅绝缘层704的步骤。该步骤例如可通过原子层沉积等方法实施。虽然在图14A-14B中示出了栅绝缘层704和第二石墨烯膜708仅覆盖材料702的一部分，然而本领域技术人员应理解，栅绝缘层704和第二石墨烯膜708还可覆盖材料702的整个表面。当栅绝缘层704和第二石墨烯膜708覆盖材料702的整个表面时，漏电极707可通过形成在栅绝缘层704和第二石墨烯膜708中的通孔与材料702相接触。虽然图14A-图14B中示出了第二石墨烯膜708在材料702上的投影面积可小于栅绝缘层704在材料702上的投影面积，然而本领域技术人员应理解，第二石墨烯膜708在材料702上的投影面积还可大于或等于栅绝缘层704在材料702上的投影面积。
下面将结合图15A-图15B详细描述步骤S3。图15A-图15B示例性示出了形成栅极706的步骤。栅极706可设置在栅绝缘层704上并通过栅绝缘层704与材料702电绝缘。该步骤例如可通过薄膜生长、光刻和刻蚀等过程实施。栅极706在材料702上的投影与栅绝缘层704和第二石墨烯膜708在材料702上的投影至少部分地重叠，并且栅极706在材料702上的投影面积可约小于或等于栅绝缘层704或第二石墨烯膜708在材料702上的投影面积。例如，在图15A-图15B中示出了栅极706在材料702上的投影面积等于栅绝缘层704在材料702上的投影面积。在本公开可能的实施方式中，栅极706、栅绝缘层704和第二石墨烯膜708在材料702上的投影面积可相等。类似地，例如可通过薄膜生长、光刻和刻蚀等过程形成栅极706。在使用时，栅极706通过施加电压可将第二石墨烯膜708转变成窄带隙的半导体，从而实现窄带隙/宽带隙异质结沟道。另一方面，通过栅极706对由第二石墨烯膜708与材料702形成的异质结的厚度进行调控，可实现场效应晶体管的开关状态转换。
本领域技术人员应理解，上述的衬底701，材料702，第一石墨烯膜703，源电极705，栅极706，漏电极707，第二石墨烯膜708均与图1中的衬底101，材料102，第一石墨烯膜103，源电极105，栅极106，漏电极107，第二石墨烯膜108相同，因此本文中不再重复地对其进行描述。
与相关技术相比，通过根据本公开实施方式的方法制造的场效应晶体管可在室温下实现小于60mV/Dec的亚阈值摆幅，并且能够实现更小的工作电压、类似的开态电流以及更小的关态电流，降低了功耗。
本领域技术人员应理解，在有些作为替换的实现中，流程图中所示的步骤也可以以不同于附图中所示的顺序执行。例如，两个接连地表示的方框实际上可以基本并行地执行，或有时也可以按相反的顺序执行，这依实际要求而定。
图16示出了根据本公开实施方式的电子器件的示意性框图。在电子器件1600中可包括如上文中参照图1或图5描述的场效应晶体管1610。该电子器件1600例如可以是集成电路器件、电子设备、计算机等。
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。

Claims (19)

1.一种场效应晶体管，包括：
源极和漏极，所述源极由第一石墨烯膜形成；
沟道，所述沟道设置在所述源极与所述漏极之间，并包括第二石墨烯膜与具有半导体性质的材料层的层叠件，所述第二石墨烯膜由双层石墨烯形成；以及
栅极，所述栅极设置在所述层叠件之上并与所述层叠件电绝缘，
其中，所述第二石墨烯膜覆盖所述具有半导体性质的材料层的表面的一部分，并且设置在与所述源极靠近的沟道的一侧，所述第二石墨烯膜能够通过所述栅极施加的电压转变成窄带隙半导体。
2.根据权利要求1所述的场效应晶体管，其中，
所述源极与所述沟道电接触。
3.根据权利要求1所述的场效应晶体管，其中，
所述第一石墨烯膜和所述第二石墨烯膜由同一双层石墨烯膜形成。
4.根据权利要求1所述的场效应晶体管，其中，
所述第一石墨烯膜和所述第二石墨烯膜均为AB堆垛的双层石墨烯膜。
5.根据权利要求1至4中任一项所述的场效应晶体管，其中，
所述具有半导体性质的材料层是n型掺杂的或p型掺杂的。
6.根据权利要求1至4中任一项所述的场效应晶体管，还包括栅绝缘层，所述栅绝缘层形成在所述沟道上并具有小于2nm的等效氧化层厚度。
7.根据权利要求1至4中任一项所述的场效应晶体管，其中，
所述漏极由所述具有半导体性质的材料层形成。
8.根据权利要求1至4中任一项所述的场效应晶体管，其中，
所述漏极由金属或者第三石墨烯膜形成。
9.根据权利要求1至4中任一项所述的场效应晶体管，其中，
所述具有半导体性质的材料层由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
10.一种制造场效应晶体管的方法，包括：
在衬底上形成沟道；
在所述衬底上形成源极和漏极，以使得所述沟道位于所述源极与所述漏极之间；以及
在所述沟道上形成栅极，以使得所述栅极在所述衬底上的投影与所述沟道在所述衬底上的投影相重叠，
其中所述源极由第一石墨烯膜形成，所述沟道包括第二石墨烯膜与具有半导体性质的材料层的层叠件，所述第二石墨烯膜由双层石墨烯形成，以及所述栅极与所述层叠件电绝缘，
所述第二石墨烯膜覆盖所述具有半导体性质的材料层的表面的一部分，并且设置在与所述源极靠近的沟道的一侧，并且通过所述栅极施加的电压将所述第二石墨烯膜转变成窄带隙半导体。
11.根据权利要求10所述的方法，其中在所述衬底上形成源极和漏极的步骤还包括：使所述源极与所述沟道电接触。
12.根据权利要求10所述的方法，其中，
所述第一石墨烯膜和所述第二石墨烯膜由同一双层石墨烯膜形成。
13.根据权利要求10所述的方法，其中，
所述第一石墨烯膜和所述第二石墨烯膜均为AB堆垛的双层石墨烯膜。
14.根据权利要求10至13中任一项所述的方法，其中，
所述具有半导体性质的材料层是n型掺杂的或p型掺杂的。
15.根据权利要求10至13中任一项所述的方法，还包括：
在所述沟道上方形成栅绝缘层，其中所述栅绝缘层具有小于2nm的等效氧化层厚度。
16.根据权利要求10至13中任一项所述的方法，其中在所述衬底上形成源极和漏极的步骤还包括：通过所述具有半导体性质的材料层形成所述漏极。
17.根据权利要求10至13中任一项所述的方法，其中在所述衬底上形成源极和漏极的步骤还包括：通过金属或者第三石墨烯膜形成所述漏极。
18.根据权利要求10至13中任一项所述的方法，其中，
所述具有半导体性质的材料层由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
19.一种电子器件，包括场效应晶体管，所述场效应晶体管包括：
源极和漏极，所述源极由第一石墨烯膜形成；以及
沟道，所述沟道设置在所述源极与所述漏极之间，并包括第二石墨烯膜与具有半导体性质的材料层的层叠件，所述第二石墨烯膜由双层石墨烯形成；以及
栅极，所述栅极设置在所述层叠件之上并与所述层叠件电绝缘，
其中，所述第二石墨烯膜覆盖所述具有半导体性质的材料层的表面的一部分，并且设置在与所述源极靠近的沟道的一侧，并且所述第二石墨烯膜能够通过所述栅极施加的电压转变成窄带隙半导体。
CN201711337902.4A 2017-12-14 2017-12-14 场效应晶体管、制造场效应晶体管的方法及电子器件 Active CN108054209B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711337902.4A CN108054209B (zh) 2017-12-14 2017-12-14 场效应晶体管、制造场效应晶体管的方法及电子器件
US16/772,742 US11522076B2 (en) 2017-12-14 2018-10-17 Field effect transistor, method of fabricating field effect transistor, and electronic device
PCT/CN2018/110631 WO2019114408A1 (en) 2017-12-14 2018-10-17 Field effect transistor, method of fabricating field effect transistor, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711337902.4A CN108054209B (zh) 2017-12-14 2017-12-14 场效应晶体管、制造场效应晶体管的方法及电子器件

Publications (2)

Publication Number Publication Date
CN108054209A CN108054209A (zh) 2018-05-18
CN108054209B true CN108054209B (zh) 2020-08-11

Family

ID=62132619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711337902.4A Active CN108054209B (zh) 2017-12-14 2017-12-14 场效应晶体管、制造场效应晶体管的方法及电子器件

Country Status (3)

Country Link
US (1) US11522076B2 (zh)
CN (1) CN108054209B (zh)
WO (1) WO2019114408A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054209B (zh) * 2017-12-14 2020-08-11 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152644A (ja) * 2016-02-26 2017-08-31 住友電気工業株式会社 電子装置およびその製造方法
CN107482064A (zh) * 2017-08-28 2017-12-15 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法以及阵列基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010113518A1 (ja) * 2009-04-01 2012-10-04 国立大学法人北海道大学 電界効果トランジスタ
US8617941B2 (en) * 2011-01-16 2013-12-31 International Business Machines Corporation High-speed graphene transistor and method of fabrication by patternable hard mask materials
WO2013016601A1 (en) 2011-07-27 2013-01-31 P-Brane, Llc Graphene-based solid state devices capable of emitting electromagnetic radiation and improvements thereof
KR101878743B1 (ko) * 2012-01-10 2018-07-16 삼성전자주식회사 3차원 그래핀 스위칭 소자
US8680511B2 (en) * 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
CN103208524B (zh) 2013-04-25 2016-06-29 西安电子科技大学 一种多层双栅石墨烯场效应的晶体管及其制备方法
KR102065110B1 (ko) * 2013-11-12 2020-02-11 삼성전자주식회사 플렉서블 그래핀 스위칭 소자
KR102156320B1 (ko) * 2013-11-21 2020-09-15 삼성전자주식회사 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
JP6323114B2 (ja) 2014-03-27 2018-05-16 富士通株式会社 電子デバイス及びその製造方法
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
KR102335772B1 (ko) * 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
CN106952949B (zh) * 2016-01-07 2019-12-03 中芯国际集成电路制造(上海)有限公司 石墨烯场效应晶体管及其形成方法
CN106356405B (zh) * 2016-09-06 2020-10-09 北京华碳元芯电子科技有限责任公司 异质结碳纳米管场效应晶体管及其制备方法
CN106653854A (zh) * 2016-11-07 2017-05-10 中国科学院物理研究所 超短沟道晶体管及其制造方法
CN108054209B (zh) 2017-12-14 2020-08-11 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152644A (ja) * 2016-02-26 2017-08-31 住友電気工業株式会社 電子装置およびその製造方法
CN107482064A (zh) * 2017-08-28 2017-12-15 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法以及阵列基板

Also Published As

Publication number Publication date
US11522076B2 (en) 2022-12-06
CN108054209A (zh) 2018-05-18
WO2019114408A1 (en) 2019-06-20
US20200328294A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
Convertino et al. A hybrid III–V tunnel FET and MOSFET technology platform integrated on silicon
US9391094B2 (en) Thin-film ambipolar logic
Kim et al. Demonstration of L-shaped tunnel field-effect transistors
US9748334B1 (en) Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
US11437482B2 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
JP6078218B2 (ja) 薄膜トランジスタ及びその製造方法
US9312368B2 (en) Graphene device including separated junction contacts and method of manufacturing the same
KR101963225B1 (ko) 박막 트랜지스터 및 그 제조 방법
Richter et al. Silicon–germanium nanowire tunnel-FETs with homo-and heterostructure tunnel junctions
Moriyama et al. High-performance top-gate carbon nanotube field-effect transistors and complementary metal–oxide–semiconductor inverters realized by controlling interface charges
CN107994078B (zh) 具有源极控制电极的场效应晶体管、制造方法和电子器件
CN108376740B (zh) 复合沟道晶体管及其制备方法
WO2019015529A1 (zh) 栅极抽取和注入场效应晶体管及其沟道载流子数量控制方法
CN108054209B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
Liu et al. Vertical heterojunction Ge0. 92Sn0. 08/Ge gate-all-around nanowire pMOSFETs with NiGeSn contact
JP7164204B2 (ja) トンネル電界効果トランジスタおよび電子デバイス
Lyu et al. A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage
Chandan et al. A fair comparison of the performance of charge plasma and electrostatic tunnel FETs for low-power high-frequency applications
CN107342320B (zh) 无结型隧穿场效应晶体管及制备方法
JP2008235465A (ja) 電界効果型トランジスタ
TW201742126A (zh) 環閘極ｉｉｉ－ｖ族量子井電晶體及鍺無接面電晶體及其製造方法
KR101881068B1 (ko) 재구성 가능한 전계 효과 트랜지스터 및 재구성 가능한 전계 효과 트랜지스터의 제조 방법
CN108807523B (zh) 一种p型隧穿场效应晶体管及其制作方法
CN109155333B (zh) 一种隧穿晶体管及其制备方法
Chen et al. High-performance polycrystalline silicon thin-film transistors with oxide–nitride–oxide gate dielectric and multiple nanowire channels

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant