CN106356405B - 异质结碳纳米管场效应晶体管及其制备方法 - Google Patents

异质结碳纳米管场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106356405B
CN106356405B CN201610806633.0A CN201610806633A CN106356405B CN 106356405 B CN106356405 B CN 106356405B CN 201610806633 A CN201610806633 A CN 201610806633A CN 106356405 B CN106356405 B CN 106356405B
Authority
CN
China
Prior art keywords
graphene
gate
heterojunction
electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610806633.0A
Other languages
English (en)
Other versions
CN106356405A (zh
Inventor
邱晨光
徐琳
张志勇
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huatan Yuanxin Electronic Technology Co ltd
Original Assignee
Beijing Huatan Yuanxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huatan Yuanxin Electronic Technology Co ltd filed Critical Beijing Huatan Yuanxin Electronic Technology Co ltd
Priority to CN201610806633.0A priority Critical patent/CN106356405B/zh
Publication of CN106356405A publication Critical patent/CN106356405A/zh
Application granted granted Critical
Publication of CN106356405B publication Critical patent/CN106356405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种能够实现室温下亚阈值摆幅小于60毫伏/量级的异质结碳纳米管场效应晶体管及其制备方法。该器件采用半导体碳纳米管作为有源层,采用石墨烯层和半导体碳纳米管形成的异质结作为器件的源端,栅介质和栅电极同时调制碳纳米管沟道和石墨烯/碳纳米管结,从而利用石墨烯/碳纳米管结势垒被栅电压调制的特点,加速晶体管的关断。该晶体管可以通过源漏金属的选择来控制极性,即采用高功函数的金属作为源漏电极可以实现p型场效应晶体管,采用低功函数金属作为源漏电极可以实现n型场效应晶体管。

Description

异质结碳纳米管场效应晶体管及其制备方法
技术领域
本发明属于固体电子晶体管器件领域,具体涉及一种纳米异质结场效应晶体管及其制备方法。
背景技术
金属-氧化物-半导体(metal-oxide-semiconductor,MOS)场效应晶体管(field-effect-transistor,FET)是构建现代集成电路的基础。场效应晶体管通过栅电压来实现开关,其关断速度由亚阈值摆幅来描述,亚阈值摆幅越小,意味着晶体管的关断速度越快。对于常规的MOSFET器件,其亚阈值摆幅为热激发载流子浓度所限制,在室温下的极限值为60毫伏/量级,而一般情况下,由于栅效率不足和存在寄生效应,亚阈值摆幅会大于60毫伏/量级。亚阈值摆幅60mV/Dec限制了场效应晶体管的阈值电压减小,从而限制了集成电路工作电压的缩减,直接制约集成电路的功耗进一步降低。未来集成电路降低功耗的关键是采用更高迁移率材料,并且采用新结构的场效应晶体管,突破关断时热激发载流子的限制,才能突破60mV/Dec的极限,实现更低的工作电压,从而进一步降低功耗。
目前在实现低阈值摆幅方面的研究主要集中在隧穿晶体管(Tunneling FET),在沟道中形成重掺杂np结,载流子通过带间隧穿才能实现从源极到漏极的输运,而栅极通过控制带间隧穿区的厚度来控制隧穿电流,从而实现晶体管的开关转换。这样器件关断时,就可以突破热激发的物理限制,实现室温下亚阈值摆幅小于60毫伏/量级。但是,在器件的开态,载流子的输运依然要经过带间隧穿,这大大影响了隧穿晶体管的开态电流,由于开态驱动电流不足而使得隧穿晶体管的速度不能满足正常的集成电路工作需要。采用隧穿晶体管来实现低亚阈值摆幅的器件目前尚无实用价值,因此需要一种新结构的晶体管,能够在实现室温下亚阈值摆幅小于60毫伏/量级的同时,保证器件的开态电流足够大,作为构建未来的超低工作电压集成电路的基本元件。
发明内容
本发明提供了一种可以实现室温下亚阈值摆幅小于60毫伏/量级的异质结碳纳米管场效应晶体管及其制备方法。所述晶体管采用半导体性碳纳米管作为导电通道,采用石墨烯作为接触,栅电极不仅可以控制导电沟道,而且可以调控作为接触的石墨烯部分。由于石墨烯的载流子浓度和费米能级能被栅电场调控,所以石墨烯和碳纳米管所形成的肖特基结的势垒高度能被栅调制,这一独特机理能使得石墨烯-碳纳米管异质结场效应晶体管在关断时,可以突破传统热激发的物理限制,实现室温下亚阈值摆幅小于60毫伏/量级,同时避免目前隧穿晶体管的开态电流过小的弊病,保证晶体管的驱动能力和速度。
所述石墨烯-碳纳米管异质结场效应晶体管包括衬底、半导体碳纳米管沟道、石墨烯接触、栅介质层、源电极和漏电极和栅电极。所述半导体碳纳米管沟道是半导体型单根碳纳米管、多根平行的碳纳米管或者随机取向的碳纳米管薄膜;所述的石墨烯与碳纳米管沟道的接触构成器件源端接触,该接触被栅介质和栅电极覆盖,这是晶体管实现室温下亚阈值摆幅小于60毫伏/量级的核心部分;所述的栅结构由栅介质和栅电极组成,其中栅电极位于栅介质之上,栅结构应覆盖石墨烯和碳纳米管接触的交叠边界;所述的源电极和漏电极分别位于栅结构的两侧,源电极在石墨烯源接触之外的石墨烯上,漏电极形成在漏端的半导体碳纳米管之上。
所述的异质结碳纳米管场效应晶体管,其核心的特征在于器件的源端部分由石墨烯与碳纳米管的异质结接触构成,且所述的异质结源端接触被器件的栅结构覆盖,由于石墨烯的载流子浓度和费米能级能被栅电场调控,所以栅电压能调控晶体管源端石墨烯-半导体碳纳米管异质结形成的肖特基结的势垒高度,从而使得晶体管在室温下的亚阈值摆幅小于传统极限60mV/dec。
所述晶体管源端接触的石墨烯必须是载流子浓度能够被栅电极所调控的薄层石墨烯,层数1-5层,优选地为1-3层,晶体管的源端接触材料也可以是其他二维半导体材料,包括如二硫化钼、二硫化钨、黑磷等等。源端接触区石墨烯可以在碳纳米管沟道上方,如图1A所示,也可以在碳纳米管沟道下方,如图1B所示。
所述异质结碳纳米管场效应晶体管的栅介质层的核心在于等效氧化厚度小于2纳米,其中等效氧化层厚度(equivalent oxide thickness,EOT)的定义为:
EOT=toxSiO2ox
其中,tox和εox分别是栅介质层的物理厚度和相对介电常数,εSiO2=3.9是氧化硅的相对介电常数。栅介质材料可以是任意绝缘介质材料,如氧化钇,氧化铪,氧化锆,氧化钽,氧化镧,氧化镧铝,氮化硅,氧化硅,环氧树脂或聚甲基丙烯酸甲酯。
所述晶体管的源电极和漏电极的材料是金属薄膜,包括钯、铑、铂、钛、铜、铝、金、钨、钪、钇等等,或者它们的合金材料,以及多层膜材料。晶体管的极性由源漏电极材料决定。如果采用功函数大于4.5电子伏特的金属作为源漏电极,比如钯、铑、铂、铜、金等,晶体管呈现p型(空穴型)特性,如果采用功函数小于4.5电子伏特的金属作为源漏电极,比如钪、钇、铝、钨等,晶体管呈现n型(电子型)。
所述晶体管的栅电极材料课题采用任何金属,导电金属硅化物,掺杂多晶硅,以及上述导电材料的叠层结构,或者厚度范围为20~100nm的高密度碳纳米管导电膜。
所述衬底材料可以是任何平整的绝缘基底,包括氧化硅,石英,玻璃,氧化铝,聚对苯二甲酸乙二醇酯,聚萘二甲酸乙二醇酯,聚酰亚胺。
上述的异质结碳纳米管场效应晶体管的制备方法,包括如下步骤:
1)在绝缘衬底上通过气相化学沉积生长或者转移制备碳纳米管薄膜,用光刻和刻蚀工艺将碳纳米管薄膜图形化成有源区;
2)将石墨烯转移到绝缘衬底上,用光刻和刻蚀工艺将石墨烯图形化,保证石墨烯与碳纳米管薄膜有源区具有一定交叠,形成晶体管的源端;
3)沉积源漏电极金属层,用光刻和刻蚀或者剥离工艺将源漏电极金属层图形化。
4)在石墨烯-碳纳米管薄膜异质沟道上沉积高k栅介质层,用光刻和刻蚀工艺将该栅介质层图形化;
5)沉积栅电极金属层,用光刻和刻蚀工艺将该栅电极金属层图形化。
所述异质结碳纳米管场效应晶体管的工作原理如图2和3所示。如果采用低功函数的金属作为源漏电极,晶体管为n型场效应晶体管,其工作原理如图2所示。在栅压为零的情况下,石墨烯和碳纳米管之间形成的势垒高度由两者的功函数差决定,由于势垒的存在,载流子无法从源到漏,晶体管处于关断状态。在晶体管的开态(即栅电极施加一个较大的正电压)时,栅电极下面的碳纳米管的费米能级靠近导带,碳纳米管石墨烯接触的势垒也被栅电压调节的非常低,因此,电子很容易从晶体管的源电极,通过石墨烯流入碳纳米管沟道,最后到达漏电极,晶体管处于开启状态。当栅压减小时,不仅碳纳米管的费米能级下降导致有源区的势垒升高,使得器件开始关断,而与此同时,栅电压减小引起的石墨烯费米能级的变化也使得其与碳纳米管接触的势垒变大,从而加快了晶体管的关断速度,从而使得器件的亚阈值摆幅突破了室温60毫伏/量级的限制。
如果采用高功函数的金属作为源漏电极,晶体管为p型场效应晶体管,其工作原理如图3所示。在栅压为零的情况下,石墨烯和碳纳米管之间形成的势垒高度由两者的功函数差决定,由于势垒的存在,空穴无法从源到漏,晶体管处于关断状态。在晶体管的开态(即栅电极施加一个较大的负电压)时,栅电极下面的碳纳米管的费米能级靠近价带,碳纳米管石墨烯接触的势垒也被栅电压调节的非常低,因此,空穴很容易从晶体管的源电极,通过石墨烯流入碳纳米管沟道,最后到达漏电极,晶体管处于开启状态。当负栅压减小时,不仅碳纳米管的费米能级上升导致有源区对空穴的势垒升高,使得器件开始关断,而与此同时,栅电压减小引起的石墨烯费米能级的变化也使得其与碳纳米管接触的势垒变大,从而加快了晶体管的关断速度,从而使得器件的亚阈值摆幅突破了室温60毫伏/量级的限制。
本发明的优点和有益效果:
(1)本发明的异质结碳纳米管场效应晶体管通过引入一个栅压控制势垒高度的石墨烯-碳纳米管源端,加速了器件的关断速度,突破了热激发极限,实现了在室温下亚阈值摆幅小于60毫伏/量级的新型场效应晶体管,为实现超低功耗集成电路提供器件基础。采用本发明结构制备的一个异质结碳纳米管场效应晶体管的实验曲线如图4所示,该器件室温下亚阈值摆幅达到了28毫伏/量级。
(2)本发明的异质结碳纳米管场效应晶体管在实现极低亚阈值摆幅的同时,避免了隧穿晶体管中需要带间隧穿实现载流子输运的机理,其开态电流比传统隧穿晶体管大1至3个量级。在保证关态好的同时,也得到了较大的驱动电流,是极具潜力的高性能低功耗新型晶体管。
附图说明
图1A和图1B为异质结碳纳米管场效应晶体管的两种结构的示意图,其中:101—绝缘衬底;102—碳纳米管薄膜;103—石墨烯,1~5层;104—栅介质,1~20nm厚;105—源漏电极;106—栅金属。
图2是本发明的N型异质结碳纳米管场效应晶体管沿沟道方向的能带图:当栅压VG=0时,器件处于关断状态;当栅压VG>0时,器件处于开启状态。能带图中,石墨烯-碳纳米管异质结之间的对电子形成的肖特基势垒高度随着栅压的增大而减小。
图3是本发明的P型异质结碳纳米管场效应晶体管沿沟道方向的能带图:当栅压VG=0时,器件处于关断状态;当栅压VG<0时,器件处于开启状态。能带图中,石墨烯-碳纳米管异质结之间的对空穴形成的肖特基势垒高度随着栅压绝对值的增大而减小。这种肖特基势垒高度受栅压调控导致了器件的亚阈值摆幅可以突破传统MOSFET亚阈值摆幅的极限60mV/dec。
图4是采用本发明结构实现的一个典型异质结碳纳米管场效应晶体管的实测转移曲线。
图5A显示在绝缘衬底上转移碳纳米管薄膜并进行图形化后形成导电沟道的ZX方向投影图。
图5B显示在绝缘衬底上转移碳纳米管薄膜并进行图形化后形成导电沟道XY方向投影图。
图6A显示在碳纳米管薄膜上转移石墨烯并进行图形化后形成与碳纳米管导电沟道的源端接触的ZX方向投影图。
图6B显示在碳纳米管薄膜上转移石墨烯并进行图形化后形成与碳纳米管导电沟道的源端接触的XY方向投影图。
图7A显示沉积并图形化形成源电极和漏电极层的ZX方向投影图。
图7B显示沉积并图形化形成源电极和漏电极层的XY方向投影图。
图8A显示沉积并图形化形成栅介质层的ZX方向投影图。
图8B显示沉积并图形化形成栅介质层的XY方向投影图。
图9A显示沉积并图形化形成栅电极层的ZX方向投影图。
图9B显示沉积并图形化形成栅电极层的XY方向投影图。
具体实施方式
下面通过一个典型的异质结碳纳米管场效应晶体管的具体实例来说明本发明的内容,实例只作为参考,本发明保护范围以权利要求书界定的范围为准。
本发明的异质结碳纳米管场效应晶体管,如图1A和图1B所示,包括:绝缘衬底101、碳纳米管102、石墨烯层103、栅介质层104、源电极105A、漏电极105B、栅电极106,其中:所述的石墨烯103与碳纳米管102构成异质结沟道,石墨烯103和碳纳米管102有交叠,石墨烯103在碳纳米管102之上为图1A的第一种结构,石墨烯103在碳纳米管102之下为图1A的第一种结构;所述的栅结构由栅介质104和栅电极106组成,其中栅电极106位于栅介质104之上,栅结构应覆盖石墨烯103和碳纳米管102的交叠边界;所述的源电极和漏电极105分别位于栅结构的两侧,源电极105A在石墨烯103和半导体102所形成的复合层之上,漏电极105B在半导体层102之上。
所述的异质结碳纳米管场效应晶体管,其核心的特征在于器件的源端部分由石墨烯103与碳纳米管102的异质结接触构成,且所述的异质结源端接触被器件的栅电极106覆盖。
所述晶体管源端接触的石墨烯103必须是载流子浓度能够被栅电极所调控的薄层石墨烯,层数1-5层,优选地为1-3层,晶体管的源端接触材料也可以是其他二维半导体材料,包括如二硫化钼、二硫化钨、黑磷等等。
所述异质结碳纳米管场效应晶体管的栅介质层104的核心在于等效氧化厚度小于2纳米。栅介质材料可以是任意绝缘介质材料,如氧化钇,氧化铪,氧化锆,氧化钽,氧化镧,氧化镧铝,氮化硅,氧化硅,环氧树脂或聚甲基丙烯酸甲酯。
所述晶体管的源电极105A和漏电极105B的材料是金属薄膜,包括钯、铑、铂、钛、铜、铝、金、钨、钪、钇等等,或者它们的合金材料,以及多层膜材料。晶体管的极性由源漏电极材料决定。如果采用功函数大于4.5电子伏特的金属作为源漏电极,比如钯、铑、铂、铜、金等,晶体管呈现p型(空穴型)特性,如果采用功函数小于4.5电子伏特的金属作为源漏电极,比如钪、钇、铝、钨等,晶体管呈现n型(电子型)。
所述晶体管的栅电极106材料可以采用任何金属,导电金属硅化物,掺杂多晶硅,以及上述导电材料的叠层结构,或者厚度范围为20~100nm的高密度碳纳米管导电膜。
所述衬底101材料可以是任何平整的绝缘基底,包括氧化硅,石英,玻璃,氧化铝,聚对苯二甲酸乙二醇酯,聚萘二甲酸乙二醇酯,聚酰亚胺。
上述具有第一种异质结结构的石墨-半导体异质结场效应晶体管(GSHFET)的制备方法,如图5A-9B所示,具体包括以下步骤:
1.在氧化硅绝缘衬底101上转移碳纳米管薄膜102,并将其图形化为器件的导电沟道,如图5A和图5B所示。
2.在绝缘衬底101上的碳纳米管薄膜102上转移石墨烯层103,并将其进行图形化处理,得到源端部分石墨烯与碳纳米管102形成异质结,如图6A和图6B所示。
3.沉积并图形化源电极和漏电极105,源漏电极的典型长度为100nm,如图7A和图7B所示。
4.沉积2~10nm厚的栅介质层104并图形化处理,如图8A和图8B所示。
5.沉积10nm~100nm厚金属层作为栅电极,并用常规的光刻和等离子体刻蚀工艺形成器件的栅电极106,如图9A和图9B所示。

Claims (7)

1.一种异质结碳纳米管场效应晶体管,其特征在于,包括:衬底、石墨烯、碳纳米管、栅结构、源电极和漏电极,
所述石墨烯与碳纳米管沟道的由所述栅结构覆盖的接触部分构成器件源端接触部分,所述器件源端接触部分的交叠边界被栅结构覆盖;所述栅结构由栅介质层和栅电极组成,其中所述栅电极位于栅介质层之上,
所述源电极和漏电极分别位于所述栅结构的两侧,所述源电极形成在器件源端接触部分之外的石墨烯上,所述漏电极形成在位于漏端的半导体碳纳米管之上,
其中,所述栅介质层为高K栅介质层并且所述栅介质层的等效氧化厚度小于2纳米,器件源端接触部分的石墨烯能够被所述栅电极施加的电压调控,从而通过所述栅电极施加的电压来调控石墨烯的载流子浓度和费米能级,使得所述场效应晶体管在室温下的亚阈值摆幅小于60mV/dec。
2.如权利要求1所述的异质结碳纳米管场效应晶体管,其特征在于,器件源端接触部分的石墨烯位于碳纳米管沟道上方或碳纳米管沟道下方。
3.如权利要求1所述的异质结碳纳米管场效应晶体管,其特征在于,器件源端接触部分的石墨烯是载流子浓度能够被栅电极施加的电压调控的薄层石墨烯,所述薄层石墨烯的层数为1~5层。
4.如权利要求1所述的异质结碳纳米管场效应晶体管,其特征在于,所述栅介质层的材料为氧化钇、氧化铪、氧化锆、氧化钽、氧化镧、氧化镧铝或氮化硅。
5.如权利要求1所述的异质结碳纳米管场效应晶体管,其特征在于,所述源电极和漏电极的材料是功函数大于4.5电子伏特金属薄膜。
6.一种如权利要求1至5中任一项所述的异质结碳纳米管场效应晶体管的制备方法,其特征在于,包括:
在绝缘衬底上制备半导体碳纳米管层,用光刻和刻蚀工艺将半导体碳纳米管层图形化成有源区;
在碳纳米管上转移单层或多层石墨烯,用光刻和刻蚀工艺将石墨烯图形化,形成石墨烯和碳纳米管的异质结;
沉积源电极和漏电极的金属层,用光刻和刻蚀工艺将源电极和漏电极的金属层图形化;
在所述石墨烯和碳纳米管的异质结上沉积栅介质层,用光刻和刻蚀工艺将所述栅介质层图形化;以及
沉积栅电极的金属层,用光刻和刻蚀工艺将所述栅电极的金属层图形化,栅介质层和栅电极覆盖所述石墨烯和碳纳米管的异质结,
其中,所述栅介质层为高K栅介质层并且所述栅介质层的等效氧化厚度小于2纳米,器件源端接触部分的石墨烯能够被所述栅电极施加的电压调控,从而通过所述栅电极施加的电压来调控石墨烯的载流子浓度和费米能级,使得所述场效应晶体管在室温下的亚阈值摆幅小于60mV/dec。
7.一种如权利要求1至5中任一项所述的异质结碳纳米管场效应晶体管的制备方法,其特征在于,包括:
在绝缘衬底上转移单层或多层石墨烯,用光刻和刻蚀工艺将石墨烯图形化成源端接触区;
在石墨烯上制备半导体碳纳米管层,用光刻和刻蚀工艺将半导体碳纳米管层图形化,形成有源区、以及石墨烯和碳纳米管的异质结;
沉积源电极和漏电极的金属层,用光刻和刻蚀工艺将源电极和漏电极金属层图形化;
在所述石墨烯和碳纳米管的异质结上沉积栅介质层,用光刻和刻蚀工艺将所述栅介质层图形化;以及
沉积栅电极的金属层,用光刻和刻蚀工艺将所述栅电极的金属层图形化,栅介质层和栅电极覆盖所述石墨烯和碳纳米管的异质结,
其中,所述栅介质层为高K栅介质层并且所述栅介质层的等效氧化厚度小于2纳米,器件源端接触部分的石墨烯能够被所述栅电极施加的电压调控,从而通过所述栅电极施加的电压来调控石墨烯的载流子浓度和费米能级,使得所述场效应晶体管在室温下的亚阈值摆幅小于60mV/dec。
CN201610806633.0A 2016-09-06 2016-09-06 异质结碳纳米管场效应晶体管及其制备方法 Active CN106356405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610806633.0A CN106356405B (zh) 2016-09-06 2016-09-06 异质结碳纳米管场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610806633.0A CN106356405B (zh) 2016-09-06 2016-09-06 异质结碳纳米管场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106356405A CN106356405A (zh) 2017-01-25
CN106356405B true CN106356405B (zh) 2020-10-09

Family

ID=57859745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610806633.0A Active CN106356405B (zh) 2016-09-06 2016-09-06 异质结碳纳米管场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106356405B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110088912B (zh) * 2017-02-28 2021-08-13 华为技术有限公司 隧穿场效应晶体管及其制造方法
CN107195681A (zh) * 2017-05-27 2017-09-22 中国科学院上海技术物理研究所 一种二维半导体负电容场效应管及制备方法
CN106991956A (zh) 2017-06-05 2017-07-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法和其制备方法、显示装置
CN107819037B (zh) * 2017-12-07 2023-10-27 苏州大学 应用碳纳米管作为导电沟槽的鳍式场效应管及其制备方法
CN109920913A (zh) * 2017-12-13 2019-06-21 北京华碳元芯电子科技有限责任公司 晶体管器件、制造晶体管器件的方法及集成电路
CN108054209B (zh) 2017-12-14 2020-08-11 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件
CN107994078B (zh) * 2017-12-14 2020-08-11 北京华碳科技有限责任公司 具有源极控制电极的场效应晶体管、制造方法和电子器件
CN108091698B (zh) 2017-12-14 2020-12-29 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件
CN108400084B (zh) * 2018-03-07 2021-03-23 京东方科技集团股份有限公司 纳米薄膜及其制作方法、薄膜晶体管及其制作方法
CN109285891B (zh) * 2018-08-08 2021-12-07 福建翔丰华新能源材料有限公司 一种石墨烯二维异质结柔性器件结构及其制备方法
WO2020068812A1 (en) * 2018-09-24 2020-04-02 Massachusetts Institute Of Technology Tunable doping of carbon nanotubes through engineered atomic layer deposition
CN109461772B (zh) * 2018-09-26 2021-09-28 东南大学 一种基于石墨烯的隧穿晶体管、反相器及其制备方法
CN110010449B (zh) * 2019-04-10 2020-12-29 北京大学 一种高效制备一维碳纳米管/二维过渡金属硫族化合物异质结的方法
CN110364438B (zh) * 2019-05-29 2023-05-05 北京华碳元芯电子科技有限责任公司 晶体管及其制造方法
KR102093141B1 (ko) * 2019-07-17 2020-03-26 한국과학기술원 자연 헤테로 접합 터널 전계 효과 트랜지스터
CN110911478B (zh) * 2019-10-22 2021-01-05 清华大学 一种具有亚1nm栅长的二维薄膜场效应晶体管
CN111370578B (zh) * 2020-03-20 2022-08-30 中国科学院微电子研究所 仿生晶体管结构及其特征时间的控制方法
CN111609750A (zh) * 2020-05-26 2020-09-01 上海交通大学 基于近场辐射的可调控换热器件构造方法及系统
CN113328038B (zh) * 2021-04-21 2022-08-30 温州大学 一种石墨烯-碳纳米管异质结的制备方法
CN113675346B (zh) * 2021-08-23 2024-02-02 上海交通大学 一种制备碳纳米管/石墨烯纳米带异质结光电器件的方法
CN116864522B (zh) * 2022-03-27 2024-08-23 北京大学 一种具有自偏栅结构的互补型隧穿晶体管及其制备方法
CN116613201B (zh) * 2023-07-19 2023-09-26 中国人民解放军国防科技大学 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142461A (zh) * 2011-01-07 2011-08-03 清华大学 栅控肖特基结隧穿场效应晶体管及其形成方法
CN103715259A (zh) * 2012-10-09 2014-04-09 三星电子株式会社 包括石墨烯沟道的隧穿场效应晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080199426A1 (en) * 2007-01-11 2008-08-21 Sukhatme Vikas P Methods and compositions for the treatment and diagnosis of vascular inflammatory disorders or endothelial cell disorders
US9472686B2 (en) * 2013-08-02 2016-10-18 Northwestern University Gate-tunable P-N heterojunction diode, and fabrication method and application of same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142461A (zh) * 2011-01-07 2011-08-03 清华大学 栅控肖特基结隧穿场效应晶体管及其形成方法
CN103715259A (zh) * 2012-10-09 2014-04-09 三星电子株式会社 包括石墨烯沟道的隧穿场效应晶体管

Also Published As

Publication number Publication date
CN106356405A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
CN106356405B (zh) 异质结碳纳米管场效应晶体管及其制备方法
Li et al. AlGaSb/InAs Tunnel Field-Effect Transistor With On-Current of 78$\mu\hbox {A}/\mu\hbox {m} $ at 0.5 V
JP5235281B2 (ja) 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法
US8916914B2 (en) Field effect transistor having double transition metal dichalcogenide channels
US11437482B2 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
CN104362176B (zh) 高开关比的自对准双栅小带隙半导体晶体管及制备方法
JP2007281489A (ja) 静電的に制御されるトンネリング・トランジスタ
KR101856722B1 (ko) 파워 절연 게이트형 전계 효과 트랜지스터
RU2504861C1 (ru) Способ изготовления полевого нанотранзистора с контактами шоттки с укороченным управляющим электродом нанометровой длины
JP5716467B2 (ja) 電界効果トランジスタとその製造方法
US11309425B2 (en) Field effect transistor having source control electrode, manufacturing method thereof and electronic device
JP5409665B2 (ja) 状態密度が設計された電界効果トランジスタ
WO2019015529A1 (zh) 栅极抽取和注入场效应晶体管及其沟道载流子数量控制方法
CN114068703B (zh) 晶体管及制备方法
CN112292762A (zh) 隧穿场效应晶体管
KR102093141B1 (ko) 자연 헤테로 접합 터널 전계 효과 트랜지스터
US11522076B2 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
WO2011160424A1 (zh) 一种栅控pn场效应晶体管及其控制方法
CN113299758B (zh) 一种源漏双掺杂可重构场效应晶体管
WO2023000200A1 (zh) 一种场效应晶体管、其制作方法及集成电路
KR102039630B1 (ko) 터널링 전계효과 트랜지스터 및 그 제조방법
JP2013062461A (ja) パワー絶縁ゲート型電界効果トランジスタ
CN113782598B (zh) 一种非对称双栅结构的纳米管隧穿晶体管
KR102103507B1 (ko) 상온에서 전기적으로만 작동하는 그래핀 스핀 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant