CN110088912B - 隧穿场效应晶体管及其制造方法 - Google Patents

隧穿场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN110088912B
CN110088912B CN201780080089.9A CN201780080089A CN110088912B CN 110088912 B CN110088912 B CN 110088912B CN 201780080089 A CN201780080089 A CN 201780080089A CN 110088912 B CN110088912 B CN 110088912B
Authority
CN
China
Prior art keywords
conductive
layer
electrode
region electrode
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780080089.9A
Other languages
English (en)
Other versions
CN110088912A (zh
Inventor
徐慧龙
李伟
张臣雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN110088912A publication Critical patent/CN110088912A/zh
Application granted granted Critical
Publication of CN110088912B publication Critical patent/CN110088912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种隧穿场效应晶体管及其制造方法,该隧穿场效应晶体管包括:衬底层(21);导电层(22)包括第一导电部(221)和第二导电部(222),第一导电部(221)和第二导电部(222)覆盖在衬底层(21)的部分表面,第一导电部(221)的厚度大于第二导电部(222)的厚度;源区电极(23)覆盖在第一导电部(221)的外表面上;漏区电极(24)覆盖在第二导电部(222)远离第一导电部(221)的外表面上;第一绝缘层(25)位于衬底层(21)的上表面,且覆盖在源区电极(23)、导电层(22)和漏区电极(24)的外表面;栅极(26)覆盖在第一绝缘层(25)远离导电层(22)的表面上,且位于源区电极(23)与漏区电极(24)之间的空隙中;第二绝缘层(27)覆盖在第一绝缘层(25)和栅极(26)远离第一绝缘层(25)的表面上。所述隧穿场效应晶体管在提升器件的开态电流和开关比的同时,能够有效提高器件性能的均一性和可重复性。

Description

隧穿场效应晶体管及其制造方法
技术领域
本申请实施例涉及通信技术,尤其涉及一种隧穿场效应晶体管(Tunnel fieldeffect transistor,TFET)及其制造方法。
背景技术
目前,为了降低金氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)器件的功耗,需要降低工作电压,然而,目前CMOS技术由于其晶体管工作原理的限制,其工作电压通常在1V左右,超低工作电压(如0.3V以下)电路的实现需要从晶体管原理上进行突破。目前有不少新原理晶体管的研究,TFET是其中一种较有潜力的技术。和目前硅基MOSFET不同,TFET在开态和关态间的转变是通过是否发生带间隧穿来实现,室温下,其亚阈值摆幅理论上可以小于60mV/dec,从而可以在很小的电压下实现正常开和关。
图1为现有技术中具有异质结效应的黑磷TFET,如图1所示,图中的11表示源区,13表示漏区,12表示沟道,16为栅介质,17为栅金属,14和15表示沟道材料,其中,沟道材料为黑磷,另外,如图1所示,该TFET为双栅结构,即沟道12的两侧都有栅介质16和栅金属17,其中,黑磷材料左侧较厚,右侧较薄,两者之间存在台阶,且上下表面各有一个台阶,其中的栅结构对上述台阶形成覆盖。由于左右两侧黑磷的厚度不同,因此可以实现较大的开态电流。
然而,上述TFET中的台阶结构由于实际制备时工艺精度的限制,其在沟道中的位置并不能精确控制,因此,不同器件中台阶所出现的位置会出现一定的波动,从而会影响器件性能的均一性和可重复性。
发明内容
本申请实施例提供一种隧穿场效应晶体管及其制造方法,用于解决不同器件的器件性能的均一性和可重复性不高的问题。
本申请第一方面提供一种隧穿场效应晶体管,包括:衬底层;
导电层,包括第一导电部和第二导电部,所述第一导电部和所述第二导电部覆盖在所述衬底层的部分表面,所述第一导电部的厚度大于所述第二导电部的厚度,且所述第一导电部与所述第二导电部的上表面之间形成台阶状;
源区电极,所述源区电极覆盖在所述第一导电部的外表面上,且所述台阶所在的竖直面为所述源区电极的一个边界;
漏区电极,所述漏区电极覆盖在所述第二导电部远离所述第一导电部的外表面上;
第一绝缘层,所述第一绝缘层位于所述衬底层的上表面,且覆盖在所述源区电极、所述导电层和所述漏区电极的外表面;
栅极,所述栅极覆盖在所述第一绝缘层远离所述导电层的表面上,且位于所述源区电极与所述漏区电极之间的空隙中,所述栅极包括多个表面,其中两个表面分别与覆盖在源区电极上的第一绝缘层和覆盖在漏区电极上的第一绝缘层接触;
第二绝缘层,所述第二绝缘层覆盖在所述第一绝缘层和所述栅极远离所述第一绝缘层的表面上。
其中,导电层包括第一导电部和第二导电部,第一导电部和第二导电部覆盖在衬底层的部分表面,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状,与现有技术相比,此结构的TFET由于第一导电部的厚度大于第二导电部的厚度,因此具有较大的开态电流和较好的开关比,而且结构工艺简单,容易制备,可控性强,从而可以有效的提高器件性能的均一性和可重复性。
可选地,所述导电层的材料包括黑磷。
其中,由于本实施例中仅以黑磷作为沟道材料,使得TFET的制备工艺更为简单。
可选地,所述源区电极为高功函数金属材料,所述漏区电极为低功函数金属材料。
其中,源区电极可以采用高功函数金属材料,例如可以采用金属钯,而漏区电极可以采用低功函数金属材料,如金属铝,此时,由于金属钯可以对源区黑磷形成P型掺杂,提高空穴注入效率,金属铝可以对漏区黑磷形成N型掺杂,提高电子收集效率,从而获得高性能的N型TFET。
可选地,所述源区电极为低功函数金属材料,所述漏区电极为高功函数金属材料。
其中,源区电极可以采用低功函数金属材料,例如可以采用金属铝,而漏区电极可以采用高功函数金属材料,如金属钯,从而获得高性能的P型TFET。
可选地,所述第一导电部的厚度不小于3nm,所述第二导电部的厚度不超过10nm,所述第一导电部与所述第二导电部的上表面之间形成的台阶的高度不小于1nm。
本申请第二方面提供一种隧穿场效应晶体管的制造方法,包括:
将导电层放置在衬底层上,并在所述衬底层和所述导电层的一端形成源区电极,其中,被所述源区电极覆盖的导电层为第一导电部;
在所述导电层除所述第一导电部之外的部分上形成第二导电部,其中,所述第一导电部的厚度大于所述第二导电部的厚度,且所述第一导电部与所述第二导电部的上表面之间形成台阶状;
在所述第二导电部上远离所述第一导电部的一端形成漏区电极;
在所述衬底层、所述源区电极、所述导电层和所述漏区电极的整体外侧形成第一绝缘层;
在所述第一绝缘层上部,且位于所述源区电极与所述漏区电极之间的空隙中形成栅极;
在所述第一绝缘层和所述栅极上形成第二绝缘层。
该方法形成的隧穿场效应晶体管,通过在衬底层和导电层的一端形成源区电极,且被源区电极覆盖的导电层作为第一导电部,并在导电层除第一导电部之外的部分上形成第二导电部,其中,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状,由于源区采用较厚的黑磷,而沟道和漏区采用较薄的黑磷,因此该TFET具有较大的开态电流和较好的开关比。另外,上述工艺过程简单,使TFET容易制备,可控性强,从而可以有效的提高器件性能的均一性和可重复性。
可选地,所述在所述衬底层和所述导电层的一端形成源区电极,包括:
在所述衬底层和所述导电层上旋涂光刻胶;
通过剥离技术对所述光刻胶一端边缘的内侧区域进行处理,以露出所述衬底层和所述导电层;
在露出的衬底层和导电层上,形成由高功函数金属或低功函数金属为材料的源区电极。
可选地,所述在所述导电层除所述第一导电部之外的部分上形成第二导电部,包括:
通过氧等离子或紫外光辐照技术将除所述第一导电部之外的导电层表面进行氧化处理;
将氧化后的导电层进行水解,将水解后的剩余部分作为所述第二导电部。
可选地,所述在所述第二导电部上远离所述第一导电部的一端形成漏区电极,包括:
在所述衬底层和所述第二导电部上旋涂光刻胶;
通过剥离技术对所述光刻胶远离源区电极的一端边缘的内侧区域进行处理,以露出所述衬底层和所述第二导电部;
在露出的衬底层和第二导电部上,形成由高功函数金属或低功函数金属为材料的漏区电极,其中,所述源区电极和所述漏区电极的材料不同。
可选地,所述在所述衬底层、所述源区电极、所述导电层和所述漏区电极的整体外侧形成第一绝缘层,包括:
通过原子层沉积在所述衬底层、所述源区电极、所述导电层和所述漏区电极的整体外侧形成第一绝缘层。
可选地,所述在所述第一绝缘层和所述栅极上形成第二绝缘层,包括:
通过化学气相沉积或匀胶技术在所述第一绝缘层和所述栅极上形成第二绝缘层。
可选地,所述导电层的材料包括黑磷。
本申请提供的隧穿场效应晶体管及其制造方法,通过采用新的结构,导电层包括第一导电部和第二导电部,第一导电部和第二导电部覆盖在衬底层的部分表面,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状,与现有技术相比,此结构的TFET由于第一导电部的厚度大于第二导电部的厚度,因此具有较大的开态电流和较好的开关比,而且结构工艺简单,容易制备,可控性强,从而可以有效的提高器件性能的均一性和可重复性。
附图说明
图1为现有技术中具有异质结效应的黑磷TFET;
图2为本申请实施例提供的隧穿场效应晶体管实施例一的结构示意图;
图3为本申请实施例提供的隧穿场效应晶体管的制造方法实施例一的流程图;
图4(a)至图4(g)为本申请实施例提供的隧穿场效应晶体管的制造方法一实例的制造过程说明示意图。
具体实施方式
本申请提供一种制备工艺简单的TFET,能够有效的提高器件性能的均一性和可重复性,具体的实现请参考下面的实施例。
图2为本申请实施例提供的隧穿场效应晶体管实施例一的结构示意图,如图2所示,该隧穿场效应晶体管,包括:
衬底层21;
导电层22,包括第一导电部221和第二导电部222,该第一导电部221和该第二导电部222覆盖在衬底层21的部分表面,第一导电部221的厚度大于第二导电部222的厚度,且第一导电部221与第二导电部222的上表面之间形成台阶状;
源区电极23,该源区电极23覆盖在第一导电部221的外表面上,且台阶所在的竖直面为源区电极23的一个边界;
漏区电极24,该漏区电极24覆盖在第二导电部222远离第一导电部221的外表面上;
第一绝缘层25,该第一绝缘层25位于衬底层21的上表面,且覆盖在源区电极23、导电层22和漏区电极24的外表面;
栅极26,该栅极26覆盖在第一绝缘层25远离导电层22的表面上,且位于源区电极23与漏区电极24之间的空隙中,栅极26包括多个表面,其中两个表面分别与覆盖在源区电极23上的第一绝缘层25和覆盖在漏区电极24上的第一绝缘层25接触;
第二绝缘层27,该第二绝缘层27覆盖在第一绝缘层25和栅极26远离第一绝缘层25的表面上。
在本实施例中,衬底层21为绝缘衬底层。导电层22包括第一导电部221和第二导电部222,且第一导电部221的厚度大于第二导电部222的厚度,且第一导电部221与第二导电部222的上表面之间形成台阶状,而下表面则形成连续的水平面,也即漏区及沟道部分的导电层较薄,源区的导电层较厚。另外,导电层的材料包括黑磷,其中,黑磷由层状的磷原子堆叠而成,单层的磷原子通常称为磷烯或单层磷烯,少数几层堆叠而成的则称为少层磷烯。单层磷烯厚度约0.5nm,带隙约2eV。随着层数增加其对应的带隙会相应减小,层数达到20层以上时其带隙基本不再继续增加而是稳定在0.3eV左右。由于本实施例中仅以黑磷作为沟道材料,使得TFET的制备工艺更为简单,而且由于漏区及沟道部分的黑磷较薄,源区的黑磷较厚,可以使得TFET具有较大的开态电流和较好的开关比。
另外,源区电极23覆盖在第一导电部221的外表面上,且第一导电部221与第二导电部222的上表面之间形成的台阶所在的竖直面为源区电极23的一个边界,也即源区黑磷的右侧表面与源区电极23的右侧表面对齐。
第一绝缘层25为栅介质,其覆盖在源区电极23、导电层22和漏区电极24的外表面,即TFET采用单栅结构,栅介质覆盖在沟道黑磷的上表面、源区黑磷的侧面及源区电极、漏区电极的上表面与侧面,且栅介质与源区黑磷的右侧面无缝连接。
栅极26覆盖在第一绝缘层25远离导电层22的表面上,且位于源区电极23与漏区电极24之间的空隙中,且栅极26与源区电极23和漏区电极24形成自对准结构,栅极26的左右侧面与第一绝缘层25无缝连接。
第二绝缘层27覆盖在第一绝缘层25和栅极26远离第一绝缘层25的表面上,其中,第二绝缘层27为绝缘介质,为器件之间的隔离层。
可选地,该源区电极23在具体实现的过程中可以采用高功函数金属材料,例如可以采用金属钯,而漏区电极24可以采用低功函数金属材料,如金属铝,此时,由于金属钯可以对源区黑磷形成P型掺杂,提高空穴注入效率,金属铝可以对漏区黑磷形成N型掺杂,提高电子收集效率,从而获得高性能的N型TFET。
可选地,该源区电极23在具体实现的过程中还可以采用低功函数金属材料,例如可以采用金属铝,而漏区电极24可以采用高功函数金属材料,如金属钯,从而获得高性能的P型TFET。
值得注意的是,源区电极23和漏区电极24需要采用不同的金属材料从而形成源区、漏区的非对称掺杂,在具体的实现过程中,源区电极23和漏区电极24还可以采用其他的材料,对于源区电极23和漏区电极24具体的制备材料,本实施例在此不作限制。
可选地,在TFET的具体实现过程中,第一导电部221的厚度不小于3nm,第二导电部222的厚度不超过10nm,第一导电部221与第二导电部222的上表面之间形成的台阶的高度不小于1nm。
上述的隧穿场效应晶体管的工作原理为:以N型TFET为例,当源区电极23采用高功函数电极时,源区电极23正下方的黑磷形成P型掺杂,此时如果栅极26施加正电压则栅极26下方的黑磷为N型,两个区域的黑磷之间形成PN结,如果栅压足够强时,该PN结左右两侧的电子将发生带间隧穿,形成较强的导电电流(即TFET进入开启状态),如果栅压为零或者栅压很弱时则晶体管没有明显隧穿,导电电流很微弱(即TFET处于关断状态);相反,对于P型TFET,源区电极23采用低功函数金属以使其下方黑磷呈N型掺杂,而栅压施加较强的负电压时,栅极26下方的黑磷形成P型掺杂,从而TFET进入开启状态,如果栅压为零或者很弱时则TFET处于关断状态。本申请各个实施例提供的隧穿场效应晶体管,其导电层包括第一导电部和第二导电部,第一导电部和第二导电部覆盖在衬底层的部分表面,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状,与现有技术相比,此结构的TFET由于源区采用较厚的黑磷,而沟道和漏区采用较薄的黑磷,因此具有较大的开态电流和较好的开关比,而且结构工艺简单,容易制备,可控性强,从而可以有效的提高器件性能的均一性和可重复性。
图3为本申请实施例提供的隧穿场效应晶体管的制造方法实施例一的流程图,如图3所示,该隧穿场效应晶体管的制造方法的具体步骤包括:
步骤101、将导电层放置在衬底层上,并在衬底层和导电层的一端形成源区电极,其中,被源区电极覆盖的导电层为第一导电部。
在本实施例中,可以先选择合适的衬底材料按照需要的形状加工形成衬底层,再将导电层转移到衬底层上,在衬底层和导电层的一端形成源区电极,其中,导电层的材料可以为黑磷。具体的形成源区电极的方式是:在衬底层和导电层上旋涂光刻胶;通过剥离技术对光刻胶一端边缘的内侧区域进行处理,以露出衬底层和导电层;在露出的衬底层和导电层上,形成由高功函数金属或低功函数金属为材料的源区电极。
步骤102、在导电层除第一导电部之外的部分上形成第二导电部,其中,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状。
在本实施例中,第一导电部与第二导电部的上表面之间形成台阶状,下表面则形成连续的水平面。在具体的实现过程中,可以通过氧等离子或紫外光辐照技术将除第一导电部之外的导电层表面进行氧化处理;将氧化后的导电层进行水解,将水解后的剩余部分作为第二导电部。具体地,可以通过氧等离子或者紫外光辐照等方法将未被源区电极覆盖的黑磷表面氧化,形成磷的氧化物,然后将所得样品放入预先已除去氧气的水中,将磷氧化物水解,从而暴露出未被氧化的黑磷表面,由此得到第二导电部。
步骤103、在第二导电部上远离第一导电部的一端形成漏区电极。
在本实施例中,通过在衬底层和第二导电部上旋涂光刻胶;通过剥离技术对光刻胶远离源区电极的一端边缘的内侧区域进行处理,以露出衬底层和第二导电部;在露出的衬底层和第二导电部上,形成由高功函数金属或低功函数金属为材料的漏区电极,其中,源区电极和所述漏区电极的材料不同。其中,形成漏区电极的具体实现方式与形成源区电极的具体实现方式类似,此处不再赘述。需要进行说明的是,源区电极的材料与漏区电极的材料不同,如若源区电极采用高功函数金属,则漏区电极则将采用低功函数金属,若源区电极采用低功函数金属,则漏区电极则将采用高功函数金属。
步骤104、在衬底层、源区电极、导电层和漏区电极的整体外侧形成第一绝缘层。
在本实施例中,第一绝缘层为栅介质,可以通过原子层沉积的方式在衬底层、源区电极、导电层和漏区电极的整体外侧形成第一绝缘层。
步骤105、在第一绝缘层上部,且位于源区电极与漏区电极之间的空隙中形成栅极。
在本实施例中,栅极位于源区电极与漏区电极之间的空隙中,且其左右侧面与第一绝缘层无缝连接。
步骤106、在第一绝缘层和栅极上形成第二绝缘层。
在本实施例中,通过化学气相沉积或匀胶技术在第一绝缘层和栅极上形成第二绝缘层。
本实施例提供的隧穿场效应晶体管的制造方法,在衬底层和导电层的一端形成源区电极,且被源区电极覆盖的导电层作为第一导电部,并在导电层除第一导电部之外的部分上形成第二导电部,其中,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状,由于源区采用较厚的黑磷,而沟道和漏区采用较薄的黑磷,因此该TFET具有较大的开态电流和较好的开关比。另外,上述工艺过程简单,使TFET容易制备,可控性强,从而可以有效的提高器件性能的均一性和可重复性。
在上述实施例的基础上,下面举一实例详细说明本制造方法的具体实现步骤:图4(a)至图4(g)为本申请实施例提供的隧穿场效应晶体管的制造方法一实例的制造过程说明示意图。
步骤1、将黑磷转移到衬底层上,并在衬底层和导电层的一端形成源区电极。
如图4(a)所示,在形成衬底层31之后,首先将导电层32,即黑磷转移到衬底层31上,然后在衬底层31和导电层32上旋涂一层光刻胶33,之后进行光学曝光的方法形成源区电极的图形。
如图4(b)所示,在形成源区电极的图形之后,通过热蒸发、电子束蒸发或溅射等方法形成以高功函数金属或低功函数金属为材料的源区电极34,并通过有机溶剂浸泡的方法剥离去除光刻胶及光刻胶上覆盖的金属。
步骤2、在导电层除第一导电部之外的部分上形成第二导电部。
如图4(c)所示,通过氧等离子或者紫外光辐照等方法将未被源区电极34覆盖的黑磷32表面氧化,形成磷的氧化物,然后将所得样品放入预先已除去氧气的水中,将磷氧化物水解,从而暴露出未被氧化的黑磷表面,由此得到黑磷322,即第二导电部,被源区电极34覆盖的部分形成源区黑磷321,即第一导电部。其中,第一导电部321的厚度大于第二导电部322的厚度,且第一导电部321与第二导电部322的上表面之间形成台阶状。
步骤3、在第二导电部上远离第一导电部的一端形成漏区电极。
如图4(d)所示,与步骤1类似,可以在衬底层31和第二导电部322上旋涂一层光刻胶,之后进行曝光,形成漏区电极的图形。然后通过蒸发或溅射等方法形成以高功函数金属或低功函数金属为材料的漏区电极35,并剥离去除光刻胶及光刻胶上覆盖的金属。其中,漏区电极35与源区电极34采用不同的材料。
步骤4、在衬底层、源区电极、导电层和漏区电极的整体外侧形成第一绝缘层。
如图4(e)所示,通过原子层沉积的方式在衬底层、源区电极、导电层和漏区电极的表面均匀形成一层第一绝缘层36,即栅介质,如氧化铝或氧化铪等。
步骤5、在第一绝缘层上部,且位于源区电极与漏区电极之间的空隙中形成栅极。
如图4(f)所示,在第一绝缘层36上旋涂一层光刻胶,之后进行曝光,形成栅极的图形。然后通过蒸发或溅射等方法形成栅极37,并剥离去除光刻胶及光刻胶上覆盖的金属。
步骤6、在第一绝缘层和栅极上形成第二绝缘层。
如图4(g)所示,通过化学气相沉积或者匀胶的方法得到隔离层第二绝缘层38。
上述过程为制作本申请提供的隧穿场效应晶体管的详细工艺过程,图2所示的隧穿场效应晶体管可采用上述方法制造。
本实施例提供的隧穿场效应晶体管的制造方法,用于制造前述的隧穿场效应晶体管,通过在衬底层和导电层的一端形成源区电极,且被源区电极覆盖的导电层作为第一导电部,并在导电层除第一导电部之外的部分上形成第二导电部,其中,第一导电部的厚度大于第二导电部的厚度,且第一导电部与第二导电部的上表面之间形成台阶状,由于源区采用较厚的黑磷,而沟道和漏区采用较薄的黑磷,因此该TFET具有较大的开态电流和较好的开关比。另外,上述工艺过程简单,使TFET容易制备,可控性强,从而可以有效的提高器件性能的均一性和可重复性。

Claims (10)

1.一种隧穿场效应晶体管,其特征在于,包括:
衬底层;
导电层,包括第一导电部和第二导电部,所述第一导电部和所述第二导电部覆盖在所述衬底层的部分表面,所述第一导电部的厚度大于所述第二导电部的厚度,且所述第一导电部与所述第二导电部的上表面之间形成台阶状;
源区电极,所述源区电极覆盖在所述第一导电部的外表面上,且所述台阶所在的竖直面为所述源区电极的一个边界;
漏区电极,所述漏区电极覆盖在所述第二导电部远离所述第一导电部的外表面上;
第一绝缘层,所述第一绝缘层位于所述衬底层的上表面,且覆盖在所述源区电极、所述导电层和所述漏区电极的外表面;
栅极,所述栅极覆盖在所述第一绝缘层远离所述导电层的表面上,且位于所述源区电极与所述漏区电极之间的空隙中,所述栅极包括多个表面,其中两个表面分别与覆盖在源区电极上的第一绝缘层和覆盖在漏区电极上的第一绝缘层接触;
第二绝缘层,所述第二绝缘层覆盖在所述第一绝缘层和所述栅极远离所述第一绝缘层的表面上;
所述导电层的材料包括黑磷;
所述源区电极和漏区电极采用不同的金属材料,形成源区和漏区的非对称掺杂。
2.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述源区电极为高功函数金属材料,所述漏区电极为低功函数金属材料。
3.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述源区电极为低功函数金属材料,所述漏区电极为高功函数金属材料。
4.根据权利要求1或2所述的隧穿场效应晶体管,其特征在于,所述第一导电部的厚度不小于3nm,所述第二导电部的厚度不超过10nm,所述第一导电部与所述第二导电部的上表面之间形成的台阶的高度不小于1nm。
5.一种隧穿场效应晶体管的制造方法,应用于如权利要求1-4任一项所述的隧穿场效应晶体管,其特征在于,包括:
将导电层放置在衬底层上,并在所述衬底层和所述导电层的一端形成源区电极,其中,被所述源区电极覆盖的导电层为第一导电部;
在所述导电层除所述第一导电部之外的部分上形成第二导电部,其中,所述第一导电部的厚度大于所述第二导电部的厚度,且所述第一导电部与所述第二导电部的上表面之间形成台阶状;
在所述第二导电部上远离所述第一导电部的一端形成漏区电极;
在所述衬底层、所述源区电极、所述导电层和所述漏区电极的整体外侧形成第一绝缘层;
在所述第一绝缘层上部,且位于所述源区电极与所述漏区电极之间的空隙中形成栅极;
在所述第一绝缘层和所述栅极上形成第二绝缘层。
6.根据权利要求5所述的方法,其特征在于,所述在所述衬底层和所述导电层的一端形成源区电极,包括:
在所述衬底层和所述导电层上旋涂光刻胶;
通过剥离技术对所述光刻胶一端边缘的内侧区域进行处理,以露出所述衬底层和所述导电层;
在露出的衬底层和导电层上,形成由高功函数金属或低功函数金属为材料的源区电极。
7.根据权利要求5或6所述的方法,其特征在于,所述在所述导电层除所述第一导电部之外的部分上形成第二导电部,包括:
通过氧等离子或紫外光辐照技术将除所述第一导电部之外的导电层表面进行氧化处理;
将氧化后的导电层进行水解,将水解后的剩余部分作为所述第二导电部。
8.根据权利要求5或6所述的方法,其特征在于,所述在所述第二导电部上远离所述第一导电部的一端形成漏区电极,包括:
在所述衬底层和所述第二导电部上旋涂光刻胶;
通过剥离技术对所述光刻胶远离源区电极的一端边缘的内侧区域进行处理,以露出所述衬底层和所述第二导电部;
在露出的衬底层和第二导电部上,形成由高功函数金属或低功函数金属为材料的漏区电极,其中,所述源区电极和所述漏区电极的材料不同。
9.根据权利要求5或6所述的方法,其特征在于,所述在所述衬底层、所述源区电极、所述导电层和所述漏区电极的整体外侧形成第一绝缘层,包括:
通过原子层沉积在所述衬底层、所述源区电极、所述导电层和所述漏区电极的整体外侧形成第一绝缘层。
10.根据权利要求5或6所述的方法,其特征在于,所述在所述第一绝缘层和所述栅极上形成第二绝缘层,包括:
通过化学气相沉积或匀胶技术在所述第一绝缘层和所述栅极上形成第二绝缘层。
CN201780080089.9A 2017-02-28 2017-02-28 隧穿场效应晶体管及其制造方法 Active CN110088912B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/075275 WO2018157319A1 (zh) 2017-02-28 2017-02-28 隧穿场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN110088912A CN110088912A (zh) 2019-08-02
CN110088912B true CN110088912B (zh) 2021-08-13

Family

ID=63369593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780080089.9A Active CN110088912B (zh) 2017-02-28 2017-02-28 隧穿场效应晶体管及其制造方法

Country Status (2)

Country Link
CN (1) CN110088912B (zh)
WO (1) WO2018157319A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096815A (ko) * 2015-02-06 2016-08-17 서울대학교산학협력단 들려진 드레인 영역을 갖는 터널링 전계효과 트랜지스터
CN106057880A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2992469B1 (fr) * 2012-06-25 2014-08-08 Commissariat Energie Atomique Transistor a effet tunnel
WO2015001399A1 (en) * 2013-07-03 2015-01-08 University Of Calcutta Tunnel field-effect transistor (tfet) with supersteep sub-threshold swing
CN104134695A (zh) * 2014-07-15 2014-11-05 华为技术有限公司 隧穿场效应晶体管及隧穿场效应晶体管的制备方法
CN106356405B (zh) * 2016-09-06 2020-10-09 北京华碳元芯电子科技有限责任公司 异质结碳纳米管场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096815A (ko) * 2015-02-06 2016-08-17 서울대학교산학협력단 들려진 드레인 영역을 갖는 터널링 전계효과 트랜지스터
CN106057880A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
thickness engineered tunnel field-effect transistors based on phosphorene;Fan W.Chen 等;《IEEE ELECTRON DEVICE LETTERS》;20170131;第38卷(第1期);130-133 *

Also Published As

Publication number Publication date
WO2018157319A1 (zh) 2018-09-07
CN110088912A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
CN102543886B (zh) 一种栅控二极管半导体存储器器件的制造方法
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
CN104241378A (zh) 一种双层石墨烯隧穿场效应晶体管及其制备方法
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
CN102569066B (zh) 栅控二极管半导体器件的制备方法
CN109690786B (zh) 异质结遂穿场效应晶体管及其制备方法
CN107644906B (zh) 一种黑磷场效应晶体管及其制造方法
US9070779B2 (en) Metal oxide TFT with improved temperature stability
CN110459541B (zh) 一种平面互补型隧穿场效应晶体管反相器
CN110088912B (zh) 隧穿场效应晶体管及其制造方法
CN107342320B (zh) 无结型隧穿场效应晶体管及制备方法
US20230038280A1 (en) Silicon carbide mosfet device and manufacturing method thereof
JP2017011292A (ja) 酸化物膜
CN114068703B (zh) 晶体管及制备方法
CN107369651B (zh) 互补场效应晶体管及其制备方法和像素电路
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN112713195A (zh) 一种高压vdmos器件及其制备方法
TWI565007B (zh) 高壓無接面場效應元件及其形成方法
CN109155333B (zh) 一种隧穿晶体管及其制备方法
WO2021227311A1 (en) Transistor and method for fabricating the same
CN116779537B (zh) 半导体结构的制作方法以及半导体结构
CN113644110B (zh) 晶体管及其制备方法
CN220172135U (zh) 过渡金属硫化物垂直场效应晶体管
CN116206981B (zh) 一种规模化制备全二维短沟道场效应晶体管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant