CN111370578B - 仿生晶体管结构及其特征时间的控制方法 - Google Patents

仿生晶体管结构及其特征时间的控制方法 Download PDF

Info

Publication number
CN111370578B
CN111370578B CN202010205183.6A CN202010205183A CN111370578B CN 111370578 B CN111370578 B CN 111370578B CN 202010205183 A CN202010205183 A CN 202010205183A CN 111370578 B CN111370578 B CN 111370578B
Authority
CN
China
Prior art keywords
layer
characteristic
thin film
organic thin
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010205183.6A
Other languages
English (en)
Other versions
CN111370578A (zh
Inventor
周易
王盛凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010205183.6A priority Critical patent/CN111370578B/zh
Publication of CN111370578A publication Critical patent/CN111370578A/zh
Application granted granted Critical
Publication of CN111370578B publication Critical patent/CN111370578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种仿生晶体管结构及其特征时间的控制方法，其中，该仿生晶体管结构包括：背栅介质层；背栅半导体衬底层，叠置在背栅介质层之下；单壁碳纳米管沟道层，叠置在背栅介质层之上；有机薄膜层，叠置在单壁碳纳米管沟道层之上，且该有机薄膜层和单壁碳纳米管沟道层未被有机薄膜层覆盖的部分直接暴露于空气中；以及源漏金属层，叠置在背栅介质层之上，并设置于有机薄膜层和单壁碳纳米管沟道层的两侧。本发明提供的该仿生晶体管结构及其特征时间的控制方法，相比传统晶体管器件，具有含时变化的特性，在特定输入条件下可以断电工作，使静态功耗降低至零，适合超低功耗电路应用。

Description

仿生晶体管结构及其特征时间的控制方法
技术领域
本发明涉及人工智能及半导体器件技术领域，尤其涉及一种仿生晶体管结构及其特征时间的控制方法。
背景技术
随着以硅材料为基础的传统半导体工艺发展到极限，寻找替代硅的材料已经成为当今半导体方向的一大研究热门。碳纳米管从发展以来因为其良好的半导体性能可以成为替代硅的理想材料。相比传统的金属-氧化物-半导体场效应晶体管，碳纳米管具有单分子、准一维、高电流密度等优良特性，所以碳纳米晶体管将很容易突破传统硅场效应晶体管的物理极限，并且在继续减小器件尺寸、解决耗能和散热问题方面具有优势。
碳纳米管是一种新型的碳结构，有独特的电学和力学特性。碳纳米管的结构可以认为是由石墨片卷曲起来成圆筒状，可形成单层结构，即单壁碳纳米管。碳纳米管的直径为零点几至几十纳米，每个单壁碳纳米管侧面由碳原子六边形组成，管长度一般为几十纳米至微米级，根据卷曲的角度和直径不同，纳米管可以是金属性或是半导体性的。电子只能在单层石墨片中沿纳米管的轴向运动，径向运动受到限制。
传统的MOS场效应晶体管是利用栅极电压控制掺杂半导体从而实现其功能。利用半导体的表面效应，当栅压逐渐增大时，半导体表面经历耗尽、反型，从而实现由栅压控制源漏区之间沟道的导通状态的功能。
在传统的半导体器件可靠性研究中，电压电流特性中的迟滞曲线作为很重要的指标。小的迟滞意味着稳固的阈值电压，这在半导体器件制造中一直是极力追求的，集成电路功能需要在一个稳定的器件特性下才能保持其准确性。通常阈值电压的偏移一般会受电介质中的可移动或不可移动电荷，或者表面吸附的分子污染等影响。在过去的研究当中，研究员们一直想要通过各种手段消除滞回。这种滞回现象在碳纳米管晶体管中尤为明显。
发明内容
本发明目的在于以仿生晶体管为基础，通过表面覆盖的一层有机薄膜，从而和空气中水分子和氧气分子发生电化学反应，实现电荷的收集和释放，进而产生一定的含时特性，以实现对仿生晶体管的信号回复特征时间的可控性。该器件结构具有大的亚阈值斜率，具有超低静态功耗，便于工业化集成，应用广泛的特点。
为达到上述目的，本发明一方面提供了一种仿生晶体管结构，包括：
背栅介质层；
背栅半导体衬底层，叠置在背栅介质层之下；
单壁碳纳米管沟道层，叠置在背栅介质层之上；
有机薄膜层，叠置在单壁碳纳米管沟道层之上，且该有机薄膜层和单壁碳纳米管沟道层未被该有机薄膜层覆盖的部分直接暴露于空气中；以及
源漏金属层，叠置在背栅介质层之上，并设置于有机薄膜层和单壁碳纳米管沟道层的两侧。
进一步的，上述有机薄膜层具有：
特征长度L，其方向为两个源漏金属层之间的纵向，所述特征长度L小于两个源漏金属层的间距；
和特征宽度W，其方向为垂直于特征长度L的横向，所述特征宽度W小于单壁碳纳米管沟道层的沟道宽度。
一些实施例中，所述背栅半导体衬底层为掺杂半导体、硅、砷化镓、磷化铟、碳化硅、氮化镓、金刚石、有机半导体材料中的一种或其多种材料组成或组合形成的叠层，其厚度介于10微米至1000微米之间。
一些实施例中，所述背栅介质层为硅基、锗基、铝基、锆基、铪基、钛基、钪基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的一种或其多种氧化物叠层或其互掺杂氧化物层，其厚度介于1纳米至1000纳米之间。
一些实施例中，所述单壁碳纳米管层的厚度介于0.3纳米至300纳米之间。
一些实施例中，所述源漏金属层为金、银、钛、铝、镍、铂、钯、钼、钨、铬、钽、氮化钛、氮化钽、硅、锗中的一种或其多种材料组合成的叠层或合金层，其厚度介于5纳米至3000纳米之间，且分离的两个源漏金属层的间距介于30纳米至1000微米之间。
一些实施例中，所述有机薄膜层的成分为聚咔唑，其重均分子量为2000至2000000之间，其薄膜厚度为0.3纳米至300纳米之间。
本发明另一方面提供了一种基于上述仿生晶体管结构的特征时间的控制方法，包括：
基于半导体器件的滞回特性，获取仿生晶体管结构信号恢复的特征时间；
所述有机薄膜层的特征长度L越大，特征时间越小；
所述有机薄膜层的特征宽度W越大，特征时间越大；
通过改变所述有机薄膜层的特征长度L和特征宽度W，控制仿生晶体管结构的特征时间。
本发明提供的该仿生晶体管结构及其特征时间的控制方法，具有以下优势：
(1)具有极高的迟滞电压差和亚阈值斜率，可重复且稳定；
(2)相比传统晶体管器件，该仿生晶体管结构具有含时变化的特性，在特定输入条件下可以断电工作，使静态功耗降低至零，非常适合超低功耗电路应用；
(3)该仿生晶体管器件材料来源广泛，与主流半导体工艺兼容，便于工业集成，具有非常广泛的应用前景；
(4)该仿生晶体管器件表面不做钝化处理，通过半导体层表面与外界环境中水分子及氧气分子的电化学作用发生电荷的收集和释放，使沟道的载流子浓度发生改变并具有一定的恢复时间延迟，在半导体新型器件的研究中具有重要的潜在应用价值。
附图说明
图1为本发明一实施例所提供的仿生晶体管结构的示意图；
图2为本发明实施例一种仿生晶体管结构的特征时间控制方法的示意图；
图3为本发明实施例一中的一种具有不同特征时间器件集成的电路体系结构的示意图；
图4为本发明实施例二中的一种前述仿生晶体管结构在相同特征宽度、不同特征长度下的电流随时间变化测试图；
图5为本发明实施例二中的一种前述仿生晶体管结构在相同特征长度、不同特征宽度下的电流随时间变化测试图；
图6为本发明实施例二中的一种前述仿生晶体管结构在相同沟道宽度、不同沟道长度下的归一化后的电流随时间变化测试图；
图7为本发明实施例二中的一种前述仿生晶体管结构在相同沟沟道长度、不同沟道宽度下的归一化后的电流随时间变化测试图。
图中：
背栅半导体衬底层 101、201、301
背栅介质层 102、202、302
单壁碳纳米管沟道层 103、203、303
有机薄膜层 104、204、304
源漏金属层 105、205、305
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
对传统半导体器件的滞回现象，通常解决的方法是在表面加上钝化层，而为了达到本发明的技术效果，本发明公开的内容恰恰是利用了这种滞回的特性，并且希望滞回越大越好，这样在器件中由滞回引起的时间特性才会更加明显。经研究表明，这种滞回现象由热动力学起主要驱动作用。这就意味着该器件在断电时信号可以持续恢复，继续工作。利用该现象的核心器件的静态功耗可以减小至零，并且器件的信号恢复可以人为的加以控制，这就有了重大的研究潜力和应用价值。
基于此，本发明一方面提供了一种仿生晶体管结构，请参照图1，包括：
背栅介质层102；
背栅半导体衬底层101，叠置在背栅介质层102之下；
单壁碳纳米管沟道层103，叠置在背栅介质层102之上；
有机薄膜层104，叠置在单壁碳纳米管沟道层103之上，且该有机薄膜层104和单壁碳纳米管沟道层103未被该有机薄膜层104覆盖的部分直接暴露于空气中；以及
源漏金属层105，叠置在背栅介质层102之上，并设置于有机薄膜层104和单壁碳纳米管沟道层103的两侧。
进一步的，上述有机薄膜层104具有：
特征长度L，其方向为两个源漏金属层之间的纵向，所述特征长度L小于两个源漏金属层的间距；
和特征宽度W，其方向为垂直于特征长度L的横向，所述特征宽度W小于单壁碳纳米管沟道层的沟道宽度。
一些实施例中，所述背栅半导体衬底层101为有一定掺杂浓度的半导体、硅、砷化镓、磷化铟、碳化硅、氮化镓、金刚石、有机半导体材料中的一种或其多种材料组成或组合形成的叠层，其厚度介于10微米至1000微米之间，该背栅半导体衬底层101对整个器件提供物理支撑的作用。
一些实施例中，所述背栅介质层102为硅基、锗基、铝基、锆基、铪基、钛基、钪基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的一种或其多种氧化物叠层或其互掺杂氧化物层，其厚度介于1纳米至1000纳米之间。
一些实施例中，所述单壁碳纳米管层103的厚度介于0.3纳米至300纳米之间。
一些实施例中，所述源漏金属层105为金、银、钛、铝、镍、铂、钯、钼、钨、铬、钽、氮化钛、氮化钽、硅、锗中的一种或其多种材料组合成的叠层或合金层，其厚度介于5纳米至3000纳米之间，该源漏金属层105为以一定间距分离的图形化的金属，该间距介于30纳米至1000微米之间。
一些实施例中，所述有机薄膜层104的成分为聚咔唑，其重均分子量为2000至2000000之间，其薄膜厚度为0.3纳米至300纳米之间。
基于上述仿生晶体管结构，本发明另一方面提供了一种仿生晶体管结构的特征时间的控制方法，该方法基于如图2所示的仿生晶体管结构实现，包括：
首先，基于半导体器件的滞回特性，获取仿生晶体管结构信号恢复的特征时间。
然后，结合图2，进一步包括：
所述有机薄膜层204包含两个尺寸，特征长度L和特征宽度W；通过使用掩模板可以决定旋涂在单壁碳纳米管层203之上有机薄膜层204的图形；
所述有机薄膜层204的特征长度L指的方向是所述两个源漏金属层205之间的纵向；特征长度L的最大值，需小于两个分离的图形化的源漏金属层205的间距；所述有机薄膜层204的特征宽度W所指的方向是垂直于特征长度L的横向；特征宽度W的最大值，需小于作为沟道层的所述单壁碳纳米管层203的沟道宽度；
特征长度L和特征宽度W决定了所述有机薄膜层204的图形尺寸，进而影响了作为沟道的所述单壁碳纳米管层203，与外界环境的空气接触而发生的电化学反应的难易程度；电化学反应所提供的电荷注入可以促使含时信号恢复的加快；
特征长度L和特征宽度W以不同的方式影响前述仿生晶体管信号恢复的特征时间。特征长度L越大，特征时间越小，即含时信号恢复的越快；特征宽度W越大，特征时间越大，即含时信号恢复的越慢。
最后，通过改变有机薄膜层的特征长度L和特征宽度W，控制仿生晶体管结构的特征时间。
基于上述仿生晶体管结构，本发明实施例一具体描述了一种仿生晶体管集成电路体系结构，该电路体系结构基于上述仿生晶体管结构集成。
如图3所示，为本发明实施例一所提供的具有不同特征时间的仿生晶体管器件集成的电路体系结构。电阻率为0.1欧姆·厘米、厚度为500微米、晶面取向为(100)的p型单晶硅背栅支撑层301；背栅介质层302为通过热氧化方法形成的厚度为200纳米的氧化硅薄膜；半导体沟道层303为厚度小于3纳米的单壁碳纳米管；源漏金属层305为电子束蒸发形成的铂金属薄膜，厚度为150纳米；源漏金属通过紫外光刻的方法和干法刻蚀进行隔离，并形成长度为50微米、宽度为100微米的沟道区；通过将溶解于甲苯溶剂、质量分数为1％的聚咔唑以滴定的形式在碳纳米管沉积同时以混合液的形式在掩模版涂覆在半导体层303表面，使其覆盖单壁碳纳米管周围。图3中左上和右上两个单元分别采用了不同的特征宽度，左下和右下两个单元分别采用了不同的特征长度。将具有不同特征时间的器件集成在一起可以实现特定功能的电路体系。
基于上述仿生晶体管结构的特征时间的控制方法，本发明实例二具体描述为本发明所提供的一种仿生晶体管特征时间的提取和控制方法。
通过以下步骤实现对上述器件的特征提取：
步骤1：将源和栅极接0伏，漏极接直流电压Vdd，一般地，Vdd大于1毫伏，小于100伏，得到器件开态时的沟道电流信号值。
步骤2：将源极接0伏，漏极接直流电压Vdd，向栅极施加直流电压，电压值为Vg，持续时间在5至10秒；一般地，Vg为-20伏至-50伏；
步骤3：栅极电压加载完毕后断开栅极并立即开始计时；
步骤4：测定并记录漏极电流随时间的变化关系，得到校准后的源漏电流-时间曲线。
步骤5：使用I＝I0+Ae-x/t函数拟合该曲线，得到特征时间常数τ，近似为电流恢复至开态时电流大小的1-1/e倍时所需要的时间。
步骤6：选取有机薄膜层104具有相同特征宽度W，不同特征长度L的器件重复上述步骤，得到校准后的漏极电流-时间曲线如图4。随着特征长度的减小，含时信号的特征时间常数增大，恢复的速度变慢。
步骤7：选取有机薄膜层104具有相同特征长度L，不同特征宽度W的器件重复上述步骤，得到校准后的漏极电流-时间曲线如图5。随着特征宽度的增加，含时信号的特征时间常数增大，恢复的速度变慢。
步骤8：选取半导体层103具有相同沟道宽度，不同沟道长度的器件重复上述步骤，得到归一化后的漏极电流-时间曲线如图6。随着沟道长度的减小，含时信号的特征时间常数增大，恢复的速度变慢。
步骤9：选取半导体层103具有相同沟道长度，不同沟道宽度的器件重复上述步骤，得到归一化后的漏极电流-时间曲线如图7。随着沟道宽度的增加，含时信号的特征时间常数增大，恢复的速度变慢。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种仿生晶体管结构，其特征在于，包括：
背栅介质层；
背栅半导体衬底层，叠置在所述背栅介质层之下；
单壁碳纳米管沟道层，叠置在所述背栅介质层之上；
有机薄膜层，叠置在所述单壁碳纳米管沟道层之上，且所述有机薄膜层和所述单壁碳纳米管沟道层未被所述有机薄膜层覆盖的部分直接暴露于空气中；
源漏金属层，叠置在所述背栅介质层之上，并设置于所述有机薄膜层和所述单壁碳纳米管沟道层的两侧；
其中，有机薄膜层具有：
特征长度L，所述特征长度L的方向为两个源漏金属层之间的纵向，所述特征长度L小于两个源漏金属层的间距；和
特征宽度W，所述特征宽度W的方向为垂直于所述特征长度L的横向，所述特征宽度W小于所述单壁碳纳米管沟道层的沟道宽度；
所述有机薄膜层的成分为聚咔唑。
2.根据权利要求1所述的仿生晶体管结构，其特征在于，所述背栅半导体衬底层为掺杂半导体、硅、砷化镓、磷化铟、碳化硅、氮化镓、金刚石、有机半导体材料中的一种或其多种材料组成或组合形成的叠层，所述背栅半导体衬底层的厚度介于10微米至1000微米之间。
3.根据权利要求1所述的仿生晶体管结构，其特征在于，所述背栅介质层为硅基、锗基、铝基、锆基、铪基、钪基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的一种或其多种氧化物叠层或其互掺杂氧化物层。
4.根据权利要求1所述的仿生晶体管结构，其特征在于，所述背栅介质层的厚度介于1纳米至1000纳米之间。
5.根据权利要求1所述的仿生晶体管结构，其特征在于，所述单壁碳纳米管层的厚度介于0.3纳米至300纳米之间。
6.根据权利要求1所述的仿生晶体管结构，其特征在于，所述源漏金属层为金、银、钛、铝、镍、铂、钯、钼、钨、铬、钽、氮化钛、氮化钽、硅、锗中的一种或其多种材料组合成的叠层或合金层。
7.根据权利要求1所述的仿生晶体管结构，其特征在于，所述源漏金属层的厚度介于5纳米至3000纳米之间，且分离的两个所述源漏金属层的间距介于30纳米至1000微米之间。
8.根据权利要求1所述的仿生晶体管结构，其特征在于，所述有机薄膜层重均分子量为2000至2000000之间，且所述有机薄膜层的薄膜厚度为0.3纳米至300纳米之间。
9.一种基于权利要求1至8中任一所述的仿生晶体管结构的特征时间的控制方法，其特征在于，包括：
基于半导体器件的滞回特性，获取所述仿生晶体管结构信号恢复的特征时间；
所述有机薄膜层的特征长度L越大，所述特征时间越小；
所述有机薄膜层的特征宽度W越大，所述特征时间越大；
通过改变所述有机薄膜层的特征长度L和特征宽度W，控制所述仿生晶体管结构的所述特征时间。
CN202010205183.6A 2020-03-20 2020-03-20 仿生晶体管结构及其特征时间的控制方法 Active CN111370578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010205183.6A CN111370578B (zh) 2020-03-20 2020-03-20 仿生晶体管结构及其特征时间的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010205183.6A CN111370578B (zh) 2020-03-20 2020-03-20 仿生晶体管结构及其特征时间的控制方法

Publications (2)

Publication Number Publication Date
CN111370578A CN111370578A (zh) 2020-07-03
CN111370578B true CN111370578B (zh) 2022-08-30

Family

ID=71206845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010205183.6A Active CN111370578B (zh) 2020-03-20 2020-03-20 仿生晶体管结构及其特征时间的控制方法

Country Status (1)

Country Link
CN (1) CN111370578B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710588A (zh) * 2009-12-08 2010-05-19 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
CN103413832A (zh) * 2013-07-08 2013-11-27 复旦大学 一种金属氧化物薄膜晶体管及其制备方法
CN104103696A (zh) * 2013-04-15 2014-10-15 清华大学 双极性薄膜晶体管
CN104934536A (zh) * 2015-06-04 2015-09-23 复旦大学 一种掺有碳纳米管的有机薄膜存储器
CN105070781A (zh) * 2015-05-21 2015-11-18 清华大学 一种碳纳米管柔性光敏器件及其制备方法
CN106356405A (zh) * 2016-09-06 2017-01-25 北京华碳元芯电子科技有限责任公司 一种异质结碳纳米管场效应晶体管及其制备方法
CN108336145A (zh) * 2018-01-29 2018-07-27 中国科学院微电子研究所 人工神经元结构及其制备方法、信号和时间提取方法
CN108701717A (zh) * 2016-10-10 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有其的显示面板和显示设备
CN109256467A (zh) * 2018-09-07 2019-01-22 苏州欣替纳米科技有限公司 高性能单壁碳纳米管薄膜晶体管及其制备方法
CN110649092A (zh) * 2019-09-18 2020-01-03 西北工业大学 二维材料异质结背栅负电容隧穿晶体管及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235752A (ja) * 2007-03-23 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
US20110101302A1 (en) * 2009-11-05 2011-05-05 University Of Southern California Wafer-scale fabrication of separated carbon nanotube thin-film transistors

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710588A (zh) * 2009-12-08 2010-05-19 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
CN104103696A (zh) * 2013-04-15 2014-10-15 清华大学 双极性薄膜晶体管
CN103413832A (zh) * 2013-07-08 2013-11-27 复旦大学 一种金属氧化物薄膜晶体管及其制备方法
CN105070781A (zh) * 2015-05-21 2015-11-18 清华大学 一种碳纳米管柔性光敏器件及其制备方法
CN104934536A (zh) * 2015-06-04 2015-09-23 复旦大学 一种掺有碳纳米管的有机薄膜存储器
CN106356405A (zh) * 2016-09-06 2017-01-25 北京华碳元芯电子科技有限责任公司 一种异质结碳纳米管场效应晶体管及其制备方法
CN108701717A (zh) * 2016-10-10 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有其的显示面板和显示设备
CN108336145A (zh) * 2018-01-29 2018-07-27 中国科学院微电子研究所 人工神经元结构及其制备方法、信号和时间提取方法
CN109256467A (zh) * 2018-09-07 2019-01-22 苏州欣替纳米科技有限公司 高性能单壁碳纳米管薄膜晶体管及其制备方法
CN110649092A (zh) * 2019-09-18 2020-01-03 西北工业大学 二维材料异质结背栅负电容隧穿晶体管及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electro-chemiresistive Functionalization of SWCNT-TFT by PCz and Its "Electronic Hourglass" Application with Zero-Static Power Consumption;Shengkai Wang等;《ACS Applied Energy Materials》;20191021;全文 *

Also Published As

Publication number Publication date
CN111370578A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US8895417B2 (en) Reducing contact resistance for field-effect transistor devices
US8618612B2 (en) Integrated circuits based on aligned nanotubes
US20040144972A1 (en) Carbon nanotube circuits with high-kappa dielectrics
US8022383B2 (en) Two-terminal resistance switching element with silicon, and semiconductor device
Xu et al. Lateral piezopotential-gated field-effect transistor of ZnO nanowires
CN111370578B (zh) 仿生晶体管结构及其特征时间的控制方法
Deshpande et al. 300 K operating full-CMOS integrated single electron transistor (SET)-FET circuits
Hu et al. A dual-gate-controlled single-electron transistor using self-aligned polysilicon sidewall spacer gates on silicon-on-insulator nanowire
Ramezani et al. Fundamental phenomena in nanoscale semiconductor devices
Pott et al. Conduction in ultra-thin SOI nanowires prototyped by FIB milling
Dehzangi et al. Field effect in silicon nanostructure fabricated by Atomic Force Microscopy nano lithography
Bouchiat et al. Resistless patterning of quantum nanostructures by local anodization with an atomic force microscope
Shen Role of scanning probes in nanoelectronics: A critical review
Hu et al. Proximity effect of electron beam lithography for single-electron transistor fabrication
Dhurandhar et al. A Review Article on Carbon Nanotube Field Effect Transistors Technology
KR100276436B1 (ko) 상온 단전자 소자 제작방법
Shirakashi et al. Room temperature Nb/Nb oxide-based single-electron transistors
Khanna Emerging trends in ultra-miniaturized CMOS (complementary metal-oxide-semiconductor) transistors, single-electron and molecular-scale devices: A comparative analysis for high-performance computational nanoelectronics
Guo et al. Coulomb Interaction in One Dimensional Transport of Silicon Junctionless Nanowire Transistor
Nishiguchi et al. Back-gate effect on Coulomb blockade in silicon-on-insulator trench wires
Batakala et al. Development and Analysis of In GaAs Nanowire Junctionless MOSFET with 10 nm gate length
Wang et al. Impacts of Local Doping Control upon the Spatial Potential Profile Engineering in Quantum Dot (s)-Like Graphene Nanoribbons
Tiwari CNT FETs the Next Generation of FETs
LORENZ et al. Manipulation of electrons in nanostructured semiconductors
Neltner Single Electron Transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant