CN108336145A - 人工神经元结构及其制备方法、信号和时间提取方法 - Google Patents

人工神经元结构及其制备方法、信号和时间提取方法 Download PDF

Info

Publication number
CN108336145A
CN108336145A CN201810086638.XA CN201810086638A CN108336145A CN 108336145 A CN108336145 A CN 108336145A CN 201810086638 A CN201810086638 A CN 201810086638A CN 108336145 A CN108336145 A CN 108336145A
Authority
CN
China
Prior art keywords
source
drain metal
layer
drain
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810086638.XA
Other languages
English (en)
Other versions
CN108336145B (zh
Inventor
王盛凯
梁学磊
黄奇
赵杰
赵晓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Institute of Microelectronics of CAS
Original Assignee
Peking University
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Institute of Microelectronics of CAS filed Critical Peking University
Priority to CN201810086638.XA priority Critical patent/CN108336145B/zh
Publication of CN108336145A publication Critical patent/CN108336145A/zh
Application granted granted Critical
Publication of CN108336145B publication Critical patent/CN108336145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Neurology (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种人工神经元结构及其制备方法、信号和时间提取方法,其中,该人工神经元结构,包括:衬底;背栅金属层,位于所述衬底下方;外延层,位于所述衬底上方;两个互不接触的源漏金属层,位于所述外延层上方;以及有机薄膜层,分别与两个所述源漏金属层接触,且叠置于所述外延层之上,其中,该有机薄膜层上设有两个开孔,用于裸露至少部分的两个所述源漏金属层。该人工神经元结构通过模拟生物神经元的工作原理,利用电化学反应提供的电荷调控半导体沟道中的载流子浓度分布,对多种电刺激实现对应的输出;具有含时变化的特性;可以断电工作,使静态功耗降低至零,适合低功耗电路应用;同时还具有非常广泛的应用前景。

Description

人工神经元结构及其制备方法、信号和时间提取方法
技术领域
本发明涉及半导体器件技术及人工智能领域,尤其涉及一种人工神经元结构及其制备方法、信号和时间提取方法。
背景技术
以神经网络算法结合高性能计算为基础的人工神经网络是当前人工智能领域的一大热点,也是各大科技公司正在争夺的技术高地。在上述人工神经网络中,高性能计算通常是主要是利用商用高性能中央处理器(CPU)与图形处理器(GPU)结合先进的神经网络算法来完成的。与真正的生物神经网络相比,上述人工神经网络具有明显的速度优势,但是在功耗和集成度方面仍然有较大差距。因此,不仅仅模拟神经网络的算法,进一步开展生物神经元与神经突触地模拟,对于发展未来大规模集成、超低功耗的人工智能芯片具有重要价值。
目前的科学研究主要集中在生物神经突触的模拟上,以离子型固态电解质结合薄膜场效应晶体管为代表的人工突触晶体管在近年来取得较大发展,已经成功模拟出学习过程的短程塑性、长程塑性、双脉冲易化、尖峰时间依赖可塑性等生物神经效应。但是,在生物神经元的模拟方面,大部分科技进展主要是通过构建基于传统互补性金属-氧化物-半导体(MOS)器件的电路设计或者给予阻变存储或者相变存储的形式进行。上述器件或电路存在共性问题:静态功耗比较大。
当前集成电路对能耗的要求很高,以MOS场效应晶体管为基本单元的电路通常是建立在固定驱动电压下的基于电流连续工作的过程。电路的整体功耗由动态功耗和静态功耗组成:动态功耗与器件工作电压有关,静态功耗由关态电流决定。在动态功耗上,进一步降低器件的工作电压是一个主要途径。采用三维栅控结构、高迁移率沟道材料等技术革新目前已经将器件的工作电压降低至0.7伏附近。进一步降低器件的工作电压则需突破常规电子器件亚阈值摆幅60毫伏每数量级的热效应极限以及克服环境噪声的影响。目前,以隧穿晶体管、负电容铁电晶体管为代表的借助新物理效应的器件成为研究热点,有望将器件工作电压降低至0.3伏。与动态功耗相比,器件的静态功耗随着电路集成度的增加,在整体能耗的占比逐渐增加。对于一个长期工作的电路,即使沟道处于关断状态,大量器件的静态泄漏电流仍然随时间累积,在电路整体功耗中占比会越来越大却对于实际电路功能几乎没有帮助。如何有效降低电路的静态功耗是未来集成电路以及发展的一大主题。过去几十年间,通过环栅纳米线结构设计、二维材料沟道等新结构、新材料的引入,可有效降低器件的关态电流。通过研制超细硅纳米线结合超低等价氧化物环栅结构可以有效将器件的关态电流降低至1纳安每微米以下。最近,以二硫化钼为代表的过渡族金属硫化物、石墨烯、黑磷等二维材料,因其垂直方向原子尺度的材料特性,被认为是作为下一代超低静态功耗器件的重要备选。然而,上述新材料、新结构的引入对器件功耗的降低仍然有限。
发明内容
(一)要解决的技术问题
本发明的目的在于提供一种人工神经元结构及其制备方法、信号和时间提取方法,以解决上述的至少一项技术问题。
(二)技术方案
本发明的一方面,提供了一种人工神经元结构,包括:
衬底;
背栅金属层,位于所述衬底下方;
外延层,位于所述衬底上方;
两个互不接触的源漏金属层,位于所述外延层上方;以及
有机薄膜层,分别与两个所述源漏金属层接触,且叠置于所述外延层之上,其中,该有机薄膜层上设有两个开孔,用于裸露至少部分的两个所述源漏金属层。
在本发明的一些实施例中,所述有机薄膜层为至少部分电击穿的聚咔唑,其重均分子量为2000~2000000,厚度为0.3~300nm。
在本发明的一些实施例中,所述外延层自下至上包括背栅介质层和半导体沟道层。
本发明的另一方面,还提供了一种人工神经元结构的制备方法,包括:
分别在衬底的下方和上方生长背栅金属层和外延层;
在所述外延层的上方生长两个互不接触的源漏金属层;
在所述外延层的上方沉积有机薄膜层,且所述有机薄膜层分别与两个所述源漏金属层接触;以及
在所述有机薄膜层上设置两个开孔,用于裸露至少部分的两个所述源漏金属层。
在本发明的一些实施例中,在所述外延层的上方沉积有机薄膜层,包括步骤:
将聚咔唑溶于有机溶剂中,获取聚咔唑溶液;
将所述聚咔唑溶液沉积在所述外延层上方,进行自然烘干,获取聚咔唑原膜;以及
将所述聚咔唑原膜进行静电加载,获得至少部分带有负电荷的聚咔唑薄膜。
本发明的又一方面,还提供了一种人工神经元结构的信号提取方法,采用以上任意一种人工神经元结构进行信号提取,包括:
步骤S1、将所述第一源漏金属层接地,将所述第二源漏金属层接一电压V,向所述背栅金属层施加一电压脉冲;
步骤S2、所述电压脉冲施加完毕后,断开所述背栅金属层与电压脉冲的连接,并开始计时;
步骤S3、将所述背栅金属层和所述第一源漏金属层接地,将第二源漏金属层接V,确定漏极电流随时间的变化关系图;
步骤S4、重复步骤S1和步骤S2,同时将背栅金属层与突触晶体管连接;以及
步骤S5、在步骤S2计时开始后的一时间间隔,将所述第二源漏金属层接V,确定当前漏极电流,结合所述变化关系图,确定当前进入该人工神经元结构的电荷量。
在本发明的一些实施例中,在步骤S1之前,还包括步骤:
步骤S01、将第一源漏金属层和背栅金属层接地,第二源漏金属层接V,确定一初始漏极电流;以及
步骤S02、根据所述初始漏极电流确定所述电压脉冲。
本发明的再一方面,还提供了一种人工神经元结构的时间提取方法,采用以上任意一种人工神经元结构进行时间提取,包括:
步骤1、将所述第一源漏金属层接地,将所述第二源漏金属层接一电压Vdd,向所述背栅金属层施加一电压脉冲;
步骤2、所述电压脉冲施加完毕后,断开所述背栅金属层与电压脉冲的连接,并开始计时;
步骤3、将所述背栅金属层和所述第一源漏金属层接地,将第二源漏金属层接Vdd,确定漏极电流随时间的变化关系图;
步骤4、重复步骤1和步骤2,同时断开所述第二源漏金属层与Vdd的连接,以及断开所述第一源漏金属层和地线的连接;以及
步骤5、将所述第二源漏金属层接Vdd,确定当前漏极电流,结合所述变化关系图,确定当前与步骤4中开始计时的时间间隔。
在本发明的一些实施例中,在步骤1之前,还包括步骤:
步骤01、将第一源漏金属层和背栅金属层接地,第二源漏金属层接Vdd,确定一初始漏极电流;以及
步骤02、根据所述初始漏极电流确定所述电压脉冲。
(三)有益效果
本发明的人工神经元结构及其制备方法、信号和时间提取方法,相较于现有技术,至少具有以下优点:
1、该人工神经元结构通过模拟生物神经元的工作原理,当前端刺激强度达到一定阈值后,完成神经递质的释放,利用电化学反应提供的电荷调控半导体沟道中的载流子浓度分布,能够对多种电刺激实现对应的输出。
2、该人工神经元结构具有含时变化的特性,可以从随时间发生变化的信息中提取时间,还可以断电工作,使静态功耗降低至零,适合低功耗电路应用。
3、该人工神经元结构的材料来源广泛,能与主流半导体工艺兼容,具有非常广泛的应用前景;且制备简单,容易实现。
4、信号和时间提取方法,能够分别确定该人工神经元结构在工作时触发信号产生的电荷量,以及人工神经元结构在触发信号断开之后的当前时间。
附图说明
图1为本发明实施例的人工神经元结构的剖面示意图。
图2为本发明实施例的人工神经元结构的立体示意图。
图3为本发明实施例的人工神经元结构的制备方法的步骤示意图。
图4为本发明实施例的人工神经元结构的信号提取方法的步骤示意图。
图5为本发明实施例的信号提取方法的漏极电流随时间的变化关系图。
图6为本发明实施例的人工神经元结构经过信号刺激的漏极电流-时间曲线图。
图7为本发明实施例的人工神经元结构的时间提取方法的步骤示意图。
图8为本发明实施例的时间提取方法的漏极电流随时间的变化关系图。
图9为本发明实施例的人工神经元结构在当前时间的测试结果图。
具体实施方式
基于现有技术存在的缺陷,本发明的人工神经元结构从工作原理上进行改变,基于模拟生物神经元的工作原理,当前端刺激强度达到一定阈值后,完成神经递质的释放,利用电化学反应提供的电荷调控半导体沟道中的载流子浓度分布,能够对多种电刺激实现对应的输出。同时该人工神经元结构具有含时变化的特性,可以从随时间发生变化的信息中提取时间,还可以断电工作,使静态功耗降低至零,适合低功耗电路应用。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明实施例的一方面,提供了一种人工神经元结构,图1为本发明实施例的人工神经元结构的剖面示意图,图2为本发明实施例的人工神经元结构的立体示意图,如图1和图2所示,该结构包括:衬底101、背栅金属层102、外延层、两个源漏金属层105和有机薄膜层106。
衬底101可以为电阻率小于10欧姆·厘米的单晶硅、单晶锗、单晶砷化镓、单晶磷化铟、单晶碳化硅、单晶氮化镓、单晶金刚石、导电玻璃、导电有机薄膜中的一种或其多种材料组成或组合形成的叠层,厚度为10微米至1000微米之间,所述衬底101对整个人工神经元结构提供物理支撑作用;
背栅金属层102,位于所述衬底101下方,可以为金、银、钛、铝、镍、铂、钯、钼、钨、铬、钽、氮化钛、氮化钽、硅、锗中的一种或其多种材料组合成的叠层或合金层,其厚度可以在5纳米~3000纳米。
外延层,位于所述衬底101上方。在本发明的一些实施例中,该外延层自下而上可以包括背栅介质层103和半导体沟道层104。背栅介质层103可以为硅基、锗基、铝基、锆基、铪基、钛基、钪基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的一种或其多种氧化物叠层或其互掺杂氧化物层,其厚度可以为1纳米~1000纳米。半导体沟道层104可以为碳纳米管、石墨烯、二硫化钼、硅、锗、砷化镓、磷化钢、碳化硅、金刚石中的一种或多种,其厚度可以为0.3~300纳米。
两个互不接触的源漏金属层105,位于所述外延层上方。该源漏金属层105可以为金、银、钛、铝、镍、铂、钯、钼、钨、铬、钽、氮化钛、氮化钽、硅、锗中的一种或其多种材料组合成的叠层或合金层,其厚度可以为5纳米~3000纳米。所述源漏金属层105的形状包括但不限于长方体、三角锥等,两个源漏金属层105的间距优选为30纳米~1000微米。
有机薄膜层106,分别与两个所述源漏金属层105接触,且叠置于所述外延层之上。由于有机薄膜层106不能导电,因此还需在有机薄膜层106上设有两个开孔,使得至少部分的两个所述源漏金属层105裸露,能够将这两个所述源漏金属层105作为源极和漏极。
在一些实施例中,有机薄膜层106可以为部分电击穿的聚咔唑,其重均分子量可以为2000~2000000,厚度可以为0.3~300纳米。该有机薄膜层106内部能够在电压脉冲的作用下产生电化学反应,当断开电压脉冲后还能产生电压继续工作,使静态功耗降低至零,适合低功耗电路应用。
本发明的人工神经元结构通过模拟生物神经元的工作原理,当前端刺激强度达到一定阈值后,完成神经递质的释放,利用电化学反应提供的电荷调控半导体沟道中的载流子浓度分布,能够对多种电刺激实现对应的输出。且该人工神经元结构具有含时变化的特性,可以从随时间发生变化的信息中提取时间。此外,该人工神经元结构还可以在特定输入条件下可以断电工作,使静态功耗降低至零,适合低功耗电路应用。
本发明的另一方面,还提供了一种人工神经元结构的制备方法,图3为本发明实施例的人工神经元结构的制备方法的步骤示意图,如图3所示,该
包括如下步骤:
A、分别在衬底的下方和上方生长背栅金属层和外延层。
B、在所述外延层的上方生长两个互不接触的源漏金属层。
由于步骤A和步骤B的生长方式是本领域常规手段,由于同本公开的创新之处无关,因此此处不再赘述。
C、在所述外延层的上方沉积有机薄膜层,且所述有机薄膜层分别与两个所述源漏金属层接触;其中,在所述外延层的上方沉积有机薄膜层,包括以下子步骤:
C1、将聚咔唑溶于有机溶剂(如氯仿或甲苯)中,获取聚咔唑溶液,其中,聚咔唑的质量分数优选为0.01%~10%;
C2、将所述聚咔唑溶液沉积(可以以滴定、旋涂、提拉等方法)在所述外延层上方,进行自然烘干,烘干温度可以为10度~80度,烘干时间可以为30秒~24小时,获取聚咔唑原膜;
C3、将所述聚咔唑原膜在空气中以大电场下进行静电加载,电压可以为0.1千伏每厘米~5兆伏每厘米,获得至少部分带有负电荷的聚咔唑薄膜。
D、在所述有机薄膜层上设置两个开孔,用于裸露至少部分的两个所述源漏金属层。
由此,可以制备得到该人工神经元结构,且制备方法简单,容易实现;且其材料来源广泛,能与主流半导体工艺兼容,具有非常广泛的应用前景。该人工神经元结构从工作原理上为一个三端器件,其中源漏金属层两端传输电信号,背栅金属层/背栅介质层以及有机薄膜层作为场效应以及电化学效应的调控端,负责对源漏金属层两端之间传导的电信号进行调控。
本发明实施例的又一方面,还提供了一种人工神经元结构的信号提取方法,采用前述的人工神经元结构进行信号提取,图4为本发明实施例的人工神经元结构的信号提取方法的步骤示意图,如图4所示,该方法包括:
步骤S1、将所述第一源漏金属层接地,将所述第二源漏金属层接一电压V,向所述背栅金属层施加一电压脉冲,一般地,V大于1毫伏,小于100伏。
步骤S2、所述电压脉冲施加完毕后,断开所述背栅金属层与电压脉冲的连接,并开始计时;
步骤S3、将所述背栅金属层和所述第一源漏金属层接地,将第二源漏金属层接V,确定漏极电流随时间的变化关系图(详见图5);
步骤S4、重复步骤S1和步骤S2,同时将背栅金属层与突触晶体管连接,此时突触晶体管会引起该人工神经元结构内电流的变化。
步骤S5、在步骤S2计时开始后的一时间间隔,将所述第二源漏金属层接V,确定当前漏极电流,结合所述变化关系图,确定当前进入该人工神经元结构的电荷量。
举例来说,在需要提取信号的时间t=55s时,对人工神经元结构接入直流电压-0.1V,测得当前漏极电流,通过与步骤S4得到的漏极电流-时间曲线图比较(详见图6和图5),可知进入该人工神经元结构的电荷量Q。
在一些实施例中,在步骤S1之前还可以包括以下步骤:
步骤S01、将第一源漏金属层和背栅金属层接地,第二源漏金属层接V,确定一初始漏极电流;以及
步骤S02、根据所述初始漏极电流确定所述电压脉冲,以此确定合理的电压脉冲。一般地,电压脉冲的高度可以为-200伏~200伏,电压脉冲的宽度可以为1毫秒~100秒。
本发明的再一方面,还提供了一种人工神经元结构的时间提取方法,采用前述的人工神经元结构进行时间提取,图7为本发明实施例的人工神经元结构的时间提取方法的步骤示意图,如图7所示,该方法包括:
步骤1、将所述第一源漏金属层接地,将所述第二源漏金属层接一电压Vdd,向所述背栅金属层施加一电压脉冲,一般地,Vdd大于1毫伏,小于100伏。;
步骤2、所述电压脉冲施加完毕后,断开所述背栅金属层与电压脉冲的连接,并开始计时;
步骤3、将所述背栅金属层和所述第一源漏金属层接地,将第二源漏金属层接Vdd,确定漏极电流随时间的变化关系图(详见图8,由于时间提取方法中采用的人工神经元结构与信号提取方法中的结构不同,因此图8与图5也不相同),即为后期的参考对照图。
步骤4、重复步骤1和步骤2,同时断开所述第二源漏金属层与Vdd的连接,以及断开所述第一源漏金属层和地线的连接。
步骤5、将所述第二源漏金属层接Vdd,确定当前漏极电流,结合所述变化关系图,确定当前与步骤4中开始计时的时间间隔。
举例来说,在任意时间,对人工神经元接入直流电压-0.1V,测得当前漏极电流,通过与步骤4得到的漏极电流-时间曲线(图8)比较,得到图9,可以得到当前的时间间隔△t。
在一些实施例中,在步骤1之前,还可以包括步骤:
步骤01、将第一源漏金属层和背栅金属层接地,第二源漏金属层接Vdd,确定一初始漏极电流;
步骤02、根据所述初始漏极电流确定所述电压脉冲。一般地,电压脉冲的高度可以为-200伏~200伏,电压脉冲的宽度可以为1毫秒~100秒。
综上,本发明的人工神经元结构通过模拟生物神经元的工作原理,当前端刺激强度达到一定阈值后,完成神经递质的释放,利用电化学反应提供的电荷调控半导体沟道中的载流子浓度分布,能够对多种电刺激实现对应的输出。且其具有含时变化的特性,可以从随时间发生变化的信息中提取时间,还可以在特定输入条件下可以断电工作,使静态功耗降低至零,适合低功耗电路应用。另外,该人工神经元结构的材料来源广泛,能与主流半导体工艺兼容,具有非常广泛的应用前景;且制备方法简单,容易实现。再者,本发明的信号和时间提取方法,能够分别确定该人工神经元结构在工作时触发信号产生的电荷量,以及人工神经元结构在触发信号断开之后的当前时间。
除非有所知名为相反之意,本说明书及所附权利要求中的数值参数是近似值,能够根据通过本发明的内容所得的所需特性改变。具体而言,所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字,应理解为在所有情况中是受到“约”的用语所修饰。一般情况下,其表达的含义是指包含由特定数量在一些实施例中±10%的变化、在一些实施例中±5%的变化、在一些实施例中±1%的变化、在一些实施例中±0.5%的变化。
再者,“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的“一”或“一个”不排除存在多个这样的元件。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种人工神经元结构,包括:
衬底;
背栅金属层,位于所述衬底下方;
外延层,位于所述衬底上方;
两个互不接触的源漏金属层,位于所述外延层上方;以及
有机薄膜层,分别与两个所述源漏金属层接触,且叠置于所述外延层之上,其中,该有机薄膜层上设有两个开孔,用于裸露至少部分的两个所述源漏金属层。
2.根据权利要求1所述的人工神经元结构,其中,所述有机薄膜层为至少部分电击穿的聚咔唑,其重均分子量为2000~2000000,厚度为0.3~300nm。
3.根据权利要求1所述的人工神经元结构,其中,所述外延层自下至上包括背栅介质层和半导体沟道层。
4.一种人工神经元结构的制备方法,包括:
分别在衬底的下方和上方生长背栅金属层和外延层;
在所述外延层的上方生长两个互不接触的源漏金属层;
在所述外延层的上方沉积有机薄膜层,且所述有机薄膜层分别与两个所述源漏金属层接触;以及
在所述有机薄膜层上设置两个开孔,用于裸露至少部分的两个所述源漏金属层。
5.根据权利要求4所述的方法,其中,在所述外延层的上方沉积有机薄膜层,包括步骤:
将聚咔唑溶于有机溶剂中,获取聚咔唑溶液;
将所述聚咔唑溶液沉积在所述外延层上方,进行自然烘干,获取聚咔唑原膜;以及
将所述聚咔唑原膜进行静电加载,获得至少部分带有负电荷的聚咔唑薄膜。
6.一种人工神经元结构的信号提取方法,采用权利要求1至3中任一所述的人工神经元结构进行信号提取,包括:
步骤S1、将所述第一源漏金属层接地,将所述第二源漏金属层接一电压V,向所述背栅金属层施加一电压脉冲;
步骤S2、所述电压脉冲施加完毕后,断开所述背栅金属层与电压脉冲的连接,并开始计时;
步骤S3、将所述背栅金属层和所述第一源漏金属层接地,将第二源漏金属层接V,确定漏极电流随时间的变化关系图;
步骤S4、重复步骤S1和步骤S2,同时将背栅金属层与突触晶体管连接;以及
步骤S5、在步骤S2计时开始后的一时间间隔,将所述第二源漏金属层接V,确定当前漏极电流,结合所述变化关系图,确定当前进入该人工神经元结构的电荷量。
7.根据权利要求6所述的方法,其中,在步骤S1之前,还包括步骤:
步骤S01、将第一源漏金属层和背栅金属层接地,第二源漏金属层接V,确定一初始漏极电流;以及
步骤S02、根据所述初始漏极电流确定所述电压脉冲。
8.一种人工神经元结构的时间提取方法,采用权利要求1至3中任一所述的人工神经元结构进行时间提取,包括:
步骤1、将所述第一源漏金属层接地,将所述第二源漏金属层接一电压Vdd,向所述背栅金属层施加一电压脉冲;
步骤2、所述电压脉冲施加完毕后,断开所述背栅金属层与电压脉冲的连接,并开始计时;
步骤3、将所述背栅金属层和所述第一源漏金属层接地,将第二源漏金属层接Vdd,确定漏极电流随时间的变化关系图;
步骤4、重复步骤1和步骤2,同时断开所述第二源漏金属层与Vdd的连接,以及断开所述第一源漏金属层和地线的连接;以及
步骤5、将所述第二源漏金属层接Vdd,确定当前漏极电流,结合所述变化关系图,确定当前与步骤4中开始计时的时间间隔。
9.根据权利要求8所述的方法,其中,在步骤1之前,还包括步骤:
步骤01、将第一源漏金属层和背栅金属层接地,第二源漏金属层接Vdd,确定一初始漏极电流;以及
步骤02、根据所述初始漏极电流确定所述电压脉冲。
CN201810086638.XA 2018-01-29 2018-01-29 人工神经元结构及其制备方法、信号和时间提取方法 Active CN108336145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810086638.XA CN108336145B (zh) 2018-01-29 2018-01-29 人工神经元结构及其制备方法、信号和时间提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810086638.XA CN108336145B (zh) 2018-01-29 2018-01-29 人工神经元结构及其制备方法、信号和时间提取方法

Publications (2)

Publication Number Publication Date
CN108336145A true CN108336145A (zh) 2018-07-27
CN108336145B CN108336145B (zh) 2021-02-09

Family

ID=62926134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810086638.XA Active CN108336145B (zh) 2018-01-29 2018-01-29 人工神经元结构及其制备方法、信号和时间提取方法

Country Status (1)

Country Link
CN (1) CN108336145B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473549A (zh) * 2018-10-29 2019-03-15 北京大学 一种基于二维半导体材料的突触晶体管及其制备方法
CN109545856A (zh) * 2018-11-23 2019-03-29 五邑大学 一种基于阳离子横向运动的晶体管及其制备和控制方法
CN111370578A (zh) * 2020-03-20 2020-07-03 中国科学院微电子研究所 仿生晶体管结构及其特征时间的控制方法
CN111667059A (zh) * 2020-05-13 2020-09-15 清华大学 一种基于相变纳米颗粒镶嵌氮化物的人工神经元器件
CN112002362A (zh) * 2020-08-24 2020-11-27 中国科学院微电子研究所 对称型存储单元及bnn电路
CN112794279A (zh) * 2019-11-13 2021-05-14 中国科学院苏州纳米技术与纳米仿生研究所 人工突触器件和人工突触器件的制备方法
CN115623792A (zh) * 2022-12-19 2023-01-17 南京邮电大学 一种模拟神经突触有机电化学晶体管、其制备方法以及方向选择电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008147497A2 (en) * 2007-05-03 2008-12-04 The Regents Of The University Of California Ultra-thin organic tft chemical sensor, making thereof, and sensing method
CN103430342A (zh) * 2010-12-27 2013-12-04 E.T.C.有限责任公司 用于生物学和医疗应用的包含有机场效应晶体管的平台
CN106653850A (zh) * 2016-09-23 2017-05-10 南京大学 基于石墨烯/碳纳米管复合吸收层的人工神经突触晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008147497A2 (en) * 2007-05-03 2008-12-04 The Regents Of The University Of California Ultra-thin organic tft chemical sensor, making thereof, and sensing method
CN103430342A (zh) * 2010-12-27 2013-12-04 E.T.C.有限责任公司 用于生物学和医疗应用的包含有机场效应晶体管的平台
CN106653850A (zh) * 2016-09-23 2017-05-10 南京大学 基于石墨烯/碳纳米管复合吸收层的人工神经突触晶体管

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473549A (zh) * 2018-10-29 2019-03-15 北京大学 一种基于二维半导体材料的突触晶体管及其制备方法
CN109545856A (zh) * 2018-11-23 2019-03-29 五邑大学 一种基于阳离子横向运动的晶体管及其制备和控制方法
CN109545856B (zh) * 2018-11-23 2021-10-26 五邑大学 一种基于阳离子横向运动的晶体管及其制备和控制方法
CN112794279A (zh) * 2019-11-13 2021-05-14 中国科学院苏州纳米技术与纳米仿生研究所 人工突触器件和人工突触器件的制备方法
CN111370578A (zh) * 2020-03-20 2020-07-03 中国科学院微电子研究所 仿生晶体管结构及其特征时间的控制方法
CN111370578B (zh) * 2020-03-20 2022-08-30 中国科学院微电子研究所 仿生晶体管结构及其特征时间的控制方法
CN111667059A (zh) * 2020-05-13 2020-09-15 清华大学 一种基于相变纳米颗粒镶嵌氮化物的人工神经元器件
CN111667059B (zh) * 2020-05-13 2022-09-13 清华大学 一种基于相变纳米颗粒镶嵌氮化物的人工神经元器件
CN112002362A (zh) * 2020-08-24 2020-11-27 中国科学院微电子研究所 对称型存储单元及bnn电路
CN112002362B (zh) * 2020-08-24 2023-04-07 中国科学院微电子研究所 对称型存储单元及bnn电路
CN115623792A (zh) * 2022-12-19 2023-01-17 南京邮电大学 一种模拟神经突触有机电化学晶体管、其制备方法以及方向选择电路
CN115623792B (zh) * 2022-12-19 2024-01-26 南京邮电大学 一种模拟神经突触有机电化学晶体管、其制备方法以及方向选择电路

Also Published As

Publication number Publication date
CN108336145B (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN108336145A (zh) 人工神经元结构及其制备方法、信号和时间提取方法
Li et al. Fully photon modulated heterostructure for neuromorphic computing
CN106910773B (zh) 多栅极神经元晶体管及其制备方法和构成的神经网络
Jia et al. Tactile tribotronic reconfigurable pn junctions for artificial synapses
JP5623394B2 (ja) 原子論的量子ドット
Baldi et al. Logic with memory: and gates made of organic and inorganic memristive devices
DE102016114174A1 (de) Hall-sensor-bauelemente und verfahren zum betreiben derselben
Zhang et al. Recent progress on 2D materials-based artificial synapses
Hu et al. A non-linear two-dimensional float gate transistor as a lateral inhibitory synapse for retinal early visual processing
Bu et al. Nanoscale triboelectrification gated transistor
Wang et al. MoS 2 synaptic transistor with tunable weight profile
Sun et al. Vertical organic ferroelectric synaptic transistor for temporal information processing
Zhou et al. Realize low-power artificial photonic synapse based on (Al, Ga) N nanowire/graphene heterojunction for neuromorphic computing
Ni et al. Flexible organic artificial synapse with ultrashort-term plasticity for tunable time-frequency signal processing
Dai et al. Artificial synapse based on a tri-layer AlN/AlScN/AlN stacked memristor for neuromorphic computing
Zhang et al. Ag filament and surface particle formation in Ag doped AsS2 thin film
Chang et al. Optoelectronic dual-synapse based on wafer-level GaN-on-Si device incorporating embedded SiO2 barrier layers
Liu et al. Field-driven modulating of In-Sn-O synaptic transistors with a precisely controlled weight update
CN108362959A (zh) 一种利用导电原子力显微镜装置检测薄膜忆阻特性的检测系统及方法
Yang et al. Probing switching mechanism of memristor for neuromorphic computing
Beilliard et al. Multi-terminal memristive devices enabling tunable synaptic plasticity in neuromorphic hardware: a mini-review
Panda et al. Novel TiO2-based memristors FET with programmable SET/RESET for neuromorphic computing
CN101181158A (zh) 单神经元及多神经元集群间神经信号传递特性探测装置
Jarschel et al. Single-electron tunneling pbs/inp heterostructure nanoplatelets for synaptic operations
Zhou et al. Inhibitory artificial synapses based on photoelectric co-modulation of graphene/WSe2 van der Waals heterojunctions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant