CN107994078B - 具有源极控制电极的场效应晶体管、制造方法和电子器件 - Google Patents

具有源极控制电极的场效应晶体管、制造方法和电子器件 Download PDF

Info

Publication number
CN107994078B
CN107994078B CN201711339629.9A CN201711339629A CN107994078B CN 107994078 B CN107994078 B CN 107994078B CN 201711339629 A CN201711339629 A CN 201711339629A CN 107994078 B CN107994078 B CN 107994078B
Authority
CN
China
Prior art keywords
source
control electrode
channel
source control
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711339629.9A
Other languages
English (en)
Other versions
CN107994078A (zh
Inventor
梁世博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huatan Technology Co ltd
Original Assignee
Beijing Huatan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huatan Technology Co ltd filed Critical Beijing Huatan Technology Co ltd
Priority to CN201711339629.9A priority Critical patent/CN107994078B/zh
Publication of CN107994078A publication Critical patent/CN107994078A/zh
Priority to US16/772,751 priority patent/US11309425B2/en
Priority to PCT/CN2018/110633 priority patent/WO2019114409A1/en
Application granted granted Critical
Publication of CN107994078B publication Critical patent/CN107994078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种场效应晶体管、制造场效应晶体管的方法以及电子器件。其中该场效应晶体管包括：源极和漏极，源极由狄拉克材料形成；沟道，沟道设置在源极与漏极之间；以及源极控制电极，设置在源极上，并用于控制狄拉克材料的掺杂，以使得狄拉克材料与沟道相反地掺杂；以及栅极，栅极设置在所述沟道之上，并与沟道电绝缘。

Description

具有源极控制电极的场效应晶体管、制造方法和电子器件
技术领域
本公开涉及半导体器件领域，具体涉及具有源极控制电极的场效应晶体管、制造具有源极控制电极的场效应晶体管的方法及电子器件。
背景技术
金属-氧化物-半导体场效应晶体管(MOS FET)是构建集成电路的基本元件。通过在栅极上施加电压来控制MOS FET的源漏电流，从而实现器件的开关状态转换。关断速度由亚阈值摆幅(subthreshold swing，简称SS)来描述，其中亚阈值摆幅是指使源漏电流变化一个量级所需要施加的栅电压增量。亚阈值摆幅越小，意味着晶体管的关断越快。由于热激发机制的限制，常规FET的亚阈值摆幅在室温下的理论最小值为60mV/Dec。集成电路的进一步发展要求将工作电压继续降低，而MOS FET中亚阈值摆幅的60mV/Dec的热激发极限限制了集成电路的工作电压不能低于0.64V，制约集成电路的功耗的进一步降低。因此，要进一步推动互补金属氧化物半导体(CMOS)技术发展，实现超低功耗的集成电路，必须突破常规的MOS FET的热激发机制对亚阈值摆幅的限制，实现亚阈值摆幅小于60mV/Dec的晶体管。
现有的能实现亚阈值摆幅小于60mV/Dec的晶体管主要有两种：一是隧穿晶体管(Tunnel FET)，二是负电容晶体管。隧穿晶体管的沟道中形成重掺杂的np隧穿结，载流子通过带间隧穿才能实现从源极到漏极的输运，而通过栅电压调节隧穿结的厚度来控制隧穿电流，从而实现晶体管的开关状态转换。隧穿晶体管关断时，可突破常规FET器件中热激发对关断速度的物理限制，实现室温下亚阈值摆幅小于60mV/Dec。但是该隧穿结的存在同时也大大降低了隧穿晶体管的驱动电流，目前实现的隧穿晶体管的最大开态电流仅仅只有正常晶体管的1％。具体地，室温下亚阈值摆幅小于60mV/Dec的隧穿晶体管的最大电流为1-10nA/μm，该电流并不满足国际半导体发展路线图(International Technology Roadmapfor Semiconductors，简称ITRS)的要求，并且这样使得器件和电路的工作速度大大降低，从而不能满足正常集成电路的工作需要，因此没有实用价值。负电容晶体管一般采用铁电材料作为栅电容，能同时实现低于60mV/Dec的亚阈值摆幅和高的驱动电流，但是负电容晶体管存在速度慢、稳定性不好和不宜集成的问题。
发明内容
根据本公开的第一方面，提供了一种场效应晶体管，包括：
源极和漏极，源极由狄拉克材料形成；
沟道，沟道设置在源极与漏极之间；以及
源极控制电极，设置在源极上，并用于控制狄拉克材料的掺杂，以使得狄拉克材料与沟道相反地掺杂；以及
栅极，设置在沟道之上，并与沟道电绝缘。
根据本公开的至少一个实施方式，狄拉克材料包括：单层石墨烯、Weyl半金属、d波超导体或拓扑绝缘体。
根据本公开的至少一个实施方式，源极与沟道电接触。
根据本公开的至少一个实施方式，源极控制电极配置为控制源极与沟道之间的接触势垒低于0.2电子伏特。
根据本公开的至少一个实施方式，沟道是p型掺杂的，源极控制电极配置为使得狄拉克材料进行n型掺杂；或
沟道是n型掺杂的，源极控制电极配置为使得狄拉克材料进行p型掺杂。
根据本公开的至少一个实施方式，该场效应晶体管还包括栅绝缘层，栅绝缘层形成在沟道上并具有小于2nm的等效氧化层厚度。
根据本公开的至少一个实施方式，该场效应晶体管还包括源极控制电极绝缘层，源极控制电极绝缘层形成在源极与源极控制电极之间。
根据本公开的至少一个实施方式，该场效应晶体管还包括源极控制电极绝缘层，源极控制电极绝缘层形成在源极与源极控制电极之间，并且源极控制电极绝缘层与栅绝缘层由同一层材料形成。
根据本公开的至少一个实施方式，漏极与沟道由同一层材料形成。
根据本公开的至少一个实施方式，漏极由狄拉克材料形成。
根据本公开的至少一个实施方式，沟道由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
根据本公开的第二方面，提供了一种制造场效应晶体管的方法，包括：
在衬底上形成沟道；
在衬底上形成源极和漏极，以使得沟道位于源极与漏极之间，源极由狄拉克材料形成；
在源极上形成源极控制电极，源极控制电极用于控制狄拉克材料的掺杂，以使得狄拉克材料与沟道相反地掺杂；以及
在沟道上形成栅极，以使得栅极在衬底上的投影与沟道在衬底上的投影相重叠，并且栅极与沟道电绝缘。
根据本公开的至少一个实施方式，狄拉克材料包括：单层石墨烯、Weyl半金属、d波超导体或拓扑绝缘体。
根据本公开的至少一个实施方式，在衬底上形成源极和漏极的步骤还包括：使源极与沟道电接触。
根据本公开的至少一个实施方式，源极控制电极配置为控制源极与沟道之间的接触势垒低于0.2电子伏特。
根据本公开的至少一个实施方式，沟道是p型掺杂的，源极控制电极配置为使得狄拉克材料进行n型掺杂；或
沟道是n型掺杂的，源极控制电极配置为使得狄拉克材料进行p型掺杂。
根据本公开的至少一个实施方式，该方法还包括：在沟道上方形成栅绝缘层，其中栅绝缘层具有小于2nm的等效氧化层厚度。
根据本公开的至少一个实施方式，该方法还包括：在源极上方形成源极控制电极绝缘层，源极控制电极绝缘层位于在源极与源极控制电极之间。
根据本公开的至少一个实施方式，该方法还包括：在源极上方形成源极控制电极绝缘层，源极控制电极绝缘层形成在源极与源极控制电极之间，并且源极控制电极绝缘层与栅绝缘层由同一层材料形成。
根据本公开的至少一个实施方式，漏极与沟道由同一层材料形成。
根据本公开的至少一个实施方式，漏极由狄拉克材料形成。
根据本公开的至少一个实施方式，沟道由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
根据本公开的第三方面，提供了一种电子器件，包括场效应晶体管，场效应晶体管包括：
源极和漏极，源极由狄拉克材料形成；
沟道，沟道设置在源极与漏极之间；以及
源极控制电极，设置在源极上，并用于控制狄拉克材料的掺杂，以使得狄拉克材料与沟道相反地掺杂；以及
栅极，设置在沟道之上，并与沟道电绝缘。
附图说明
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
图1示例性示出了根据本公开实施方式的场效应晶体管的结构示意图；
图2示例性示出了根据本公开实施方式的场效应晶体管的俯视图；
图3示例性示出了根据本公开实施方式的场效应晶体管的示例的转移曲线；
图4示例性示意性地示出了常规场效应晶体管与根据本公开实施方式的场效应晶体管的转移特性的比较；
图5示例性示出了根据本公开实施方式的场效应晶体管的结构示意图；
图6示出了根据本公开实施方式的制造场效应晶体管的方法的流程图；
图7示例性示出了根据本公开实施方式的形成沟道的步骤的流程图；
图8A-图8B示例性示出了根据本公开实施方式的在衬底上设置用于形成沟道的材料的子步骤；
图9A-图9B示例性示出了根据本公开实施方式的将材料图案化以形成沟道的子步骤；
图10示出了根据本公开实施方式的在衬底上形成源极和漏极的步骤的流程图；
图11A-图11B示例性示出了根据本公开实施方式的在衬底上提供形成源极的狄拉克材料的子步骤；
图12A-图12B示例性示出了根据本公开实施方式的将狄拉克材料图案化以形成源极的子步骤；
图13A-图13B示例性示出了根据本公开实施方式的形成源电极和漏电极的步骤；
图14A-图14B示例性示出了根据本公开实施方式的形成栅绝缘层的步骤；
图15A-图15B示例性示出了根据本公开实施方式的形成源极控制电极绝缘层的步骤；
图16A-图16B示例性示出了根据本公开实施方式的形成栅极的步骤；
图17A-图17B示例性示出了根据本公开实施方式的形成源极控制电极的步骤；以及
图18示出了根据本公开实施方式的电子器件的示意性框图。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1示出了根据本公开实施方式的具有源极控制电极的场效应晶体管的结构示意图。如图1所示，根据本公开实施方式的场效应晶体管可形成在衬底101上。衬底101的刚性足以在制造操作期间为器件提供支撑。衬底101可以是非晶体或晶体材料。作为示例，衬底101可以是玻璃、蓝宝石、硅、聚合物、绝缘体上硅或其上可以沉积绝缘层的任何其它衬底。本公开的实施方式不限于上述的这些衬底，因为根据本公开实施方式的场效应晶体管的半导体性质不依赖于这些衬底的半导体特性。
衬底101上可设置有用于形成沟道的材料102。材料102具有半导体的电学性质。例如，材料102可包括碳纳米管、半导体纳米线、二维半导体材料(如黑磷，二硫化钼)、或三维半导体材料(如硅)，然而，本公开并不限于此。此外，对于电子型晶体管，材料102进行了n型掺杂以使得材料102具有n型半导体那样的电学性质(如电子成为主载流子)，以及对于空穴型晶体管，材料102进行了p型掺杂以使得材料102具有p型半导体那样的电学性质(如空穴成为主载流子)。可通过例如高温热扩散技术或离子注入技术来对材料102进行掺杂。材料102可通过化学方法(例如化学气相沉积)或物理方法(如涂覆)形成在衬底101上。可选地，也可对衬底101的表面进行掺杂以形成材料102。例如，当衬底101为绝缘体上硅时，可对硅进行掺杂，以形成材料102。在图1中，材料102与衬底101直接接触，然而本领域技术人员应理解，材料102与衬底101之间还可存在其他的层或元件。
衬底101上还设置有用于形成源极的狄拉克材料103。本文中所说的狄拉克材料是指该材料的低能电子激发像狄拉克粒子一样运动，也即该材料的低能电子激发能够用的狄拉克方程描述。狄拉克材料103的电子态密度为能量的减函数，以及电子密度随着能量的增大而超指数地(super-exponentially)减小。例如，狄拉克材料103可包括：单层石墨烯、Weyl半金属、d波超导体或拓扑绝缘体。本领域普通技术人员应理解，本公开中仅给出了狄拉克材料103的部分示例，而并未穷举出可作为狄拉克材料103的所有材料，并且本公开并不限于此。此外，如图1所示，狄拉克材料103与材料102电接触。虽然图1中示出了狄拉克材料103与材料102并排放置并接触，然而，狄拉克材料103也可与材料102有交叠，本公开对此并没有限制。在图1所示的实施方式中，漏极与沟道由同一层材料形成，即漏极也由材料102形成。通过由同一层材料形成漏极和沟道，可简化场效应晶体管的制造方法，降低成本和缩短制造时间。
狄拉克材料103上可设置有源电极105，以及在材料102上设置有漏电极107。源电极105和漏电极107由导电材料(如Al，Pd)形成。源电极105与漏电极107可由相同的材料形成，也可由不同的材料形成。源电极105和漏电极107例如可通过薄膜生长、光刻和刻蚀等过程形成。
栅绝缘层104可与材料102相层叠。例如，栅绝缘层104可以包括HfO2，Y2O3或其他绝缘材料。栅绝缘层104可通过原子层沉积等方法形成。虽然在图1中示出了栅绝缘层104仅覆盖材料102的一部分，然而本领域技术人员应理解，栅绝缘层104还可覆盖狄拉克材料103和材料102的整个表面，或者栅绝缘层104可仅覆盖材料102的整个表面而不覆盖狄拉克材料103。当栅绝缘层104覆盖狄拉克材料103时，源电极105可通过形成在栅绝缘层104中的通孔与狄拉克材料103相接触。当栅绝缘层104覆盖材料102的整个表面时，漏电极107可通过形成在栅绝缘层104中的通孔与材料102相接触。此外，栅绝缘层104的等效氧化层厚度(equivalent oxide thickness，简称EOT)可小于2nm。本文中所提到的等效氧化层厚度是指将任意介电材料的薄层厚度等效为二氧化硅的厚度。
栅极106可设置在栅绝缘层104上并通过栅绝缘层104与材料102电绝缘。栅极106在材料102上的投影与栅绝缘层104在材料102上的投影至少部分地重叠。栅极106在材料102上的投影面积可约小于或等于栅绝缘层104在材料102上的投影面积。例如，在图2中示出了栅极106在材料102上的投影面积小于栅绝缘层104在材料102上的投影面积。栅极106可由导电材料(如Al，Pd)形成。类似地，栅极106例如可通过薄膜生长、光刻和刻蚀等过程形成。
狄拉克材料103上还可设置有源极控制电极108。源极控制电极108用于控制狄拉克材料103的掺杂，以使得狄拉克材料103与沟道相反地掺杂。例如，对于电子型晶体管，源极控制电极108可通过向狄拉克材料103施加正电压将狄拉克材料103调制成p型掺杂，以及对于空穴型晶体管，源极控制电极108可通过向狄拉克材料103施加负电压将狄拉克材料103调制成n型掺杂，也即狄拉克材料103与材料102进行相反地掺杂。在本公开的实施方式中，经过掺杂的狄拉克材料103与经过掺杂的材料102之间的接触势垒低于0.2电子伏特。源极控制电极108与栅极106电绝缘。源极控制电极108与源电极105、栅极106以及漏电极107可由相同或不同的材料形成，本公开对此并没有限制。类似地，源极控制电极108例如可通过薄膜生长、光刻和刻蚀等过程形成。
源极控制电极108与狄拉克材料103之间还可设置有源极控制电极绝缘层109，源极控制电极108通过源极控制电极绝缘层109与狄拉克材料103绝缘。源极控制电极绝缘层109可与栅绝缘层104由同一层材料形成。然而，本领域技术人员应理解，源极控制电极绝缘层109与栅绝缘层104也可由不同的材料形成，本公开对此并没有限制。此外，虽然图1-2中示出了源极控制电极绝缘层109与栅绝缘层104不相连，然而本领域技术人员应理解，源极控制电极绝缘层109还可与栅绝缘层104相连。
图3示出了根据本公开实施方式的场效应晶体管的示例的转移曲线。具体地，图3示出了根据本公开具体实施方式的场效应晶体管的示例在室温下的转移曲线，该转移曲线表示源漏电流Ids与栅源电压Vgs之间的关系。本文中所说的室温是指300K。本实施方式中的场效应晶体管具有与图1所示的结构类似的结构。在图3中，对于p型掺杂的沟道材料，当源极控制电极施加正电压时，其控制的源端石墨烯为n型掺杂，因此晶体管的SS小于60mV/Dec,而施加负电压或者零电压时，其控制的源端石墨烯为p型掺杂，晶体管的SS大于60mV/Dec。可观察到，在本实施方式中，如果在源极控制电极施加正电压，在源漏电压为-0.5V和-0.1V的情况下，均可获得小于60mV/Dec的亚阈值摆幅，具体为46mV/Dec。因此，根据本公开实施方式的场效应晶体管可获得小于常规场效应晶体管在室温下的亚阈值摆幅的理论最小值(即60mV/Dec)的亚阈值摆幅。此外，本领域技术人员应理解，上述的46mV/Dec的亚阈值摆幅仅是根据本公开实施方式的场效应晶体管的一个示例所实现的亚阈值摆幅，然而根据本公开实施方式的场效应晶体管还可以实现其他小于60mV/Dec的亚阈值摆幅，如约50mV/Dec，约46mV/Dec，约35mV/Dec。
图4示意性地示出了室温下常规场效应晶体管与根据本公开实施方式的场效应晶体管的转移特性的比较。在图4中，实线代表亚阈值摆幅为60mV/Dec的常规场效应晶体管的转移特性，以及虚线表示根据本公开实施方式的场效应晶体管的转移特性。由于根据本公开实施方式的场效应晶体管可获得小于60mV/Dec的亚阈值摆幅，因此相对于常规的场效应晶体管，根据本公开实施方式的场效应晶体管可获得更小的工作电压VDD，并且可获得与常规场效应晶体管的开态电流的大小近似的开态电流。作为示例，根据本公开实施方式的场效应晶体管可获得约0.5V的工作电压，该工作电压小于当前的14nm制程的Si MOS FET的0.7V的工作电压，并且根据本公开实施方式的场效应晶体管在0.5V的工作电压下可获得与当前的14nm制程的Si MOS FET的开态电流近似相等的开态电流。
与相关技术相比，根据本公开实施方式的场效应晶体管可在室温下实现小于60mV/Dec的亚阈值摆幅，并且能够实现更小的工作电压、类似的开态电流以及更小的关态电流，降低了功耗。
图5示出了根据本公开实施方式的场效应晶体管的结构示意图。图5中的衬底501，材料502，狄拉克材料503，栅绝缘层504，源电极505，栅极506，漏电极507，源极控制电极508，源极控制电极绝缘层509均与图1中的衬底101，材料102，狄拉克材料103，栅绝缘层104，源电极105，栅极106，漏电极107，源极控制电极108，源极控制电极绝缘层109相同，因此本文中不再重复地对其进行描述。在本实施方式中，场效应晶体管还包括位于漏电极507与衬底501之间的狄拉克材料510。狄拉克材料510用作漏极，且狄拉克材料510与材料502电接触。在本实施方式中，狄拉克材料510与狄拉克材料503相同。然而本领域技术人员应理解，狄拉克材料510还可与狄拉克材料503不同，本公开对此并没有限制。在狄拉克材料510上还设置有漏极控制电极511和漏极控制电极绝缘层512，漏极控制电极511通过漏极控制电极绝缘层512与狄拉克材料510电绝缘。类似于源极控制电极508，漏极控制电极511用于控制狄拉克材料510的掺杂，以使得狄拉克材料510与沟道相反地掺杂。关于漏极控制电极511对狄拉克材料510的掺杂的控制与源极控制电极508对狄拉克材料503的掺杂的控制的相似，本公开中对此不再进行描述。本领域技术人员应理解，漏极控制电极511和漏极控制电极绝缘层512分别可与源极控制电极508和源极控制电极绝缘层509由相同或不同的材料形成，本公开对此并没有限制。
类似地，与相关技术相比，具有如图5所示结构的场效应晶体管可在室温下实现小于60mV/Dec的亚阈值摆幅，并且能够实现更小的工作电压、类似的开态电流以及更小的关态电流，降低了功耗。
图6示出了根据本公开实施方式的制造具有源极控制电极的场效应晶体管的方法的流程图。根据本公开实施方式的制造具有源极控制电极的场效应晶体管的方法包括：
S1，在衬底上形成沟道；
S2，在衬底上形成源极和漏极，以使得沟道位于源极与漏极之间，源极由狄拉克材料形成；
S3，在源极上形成源极控制电极，源极控制电极用于控制狄拉克材料的掺杂，以使得狄拉克材料与沟道相反地掺杂；以及
S4，在沟道上形成栅极，以使得栅极在衬底上的投影与沟道在衬底上的投影相重叠，并且栅极与沟道电绝缘。
如图7所示，在本公开实施方式中，在衬底上形成沟道的步骤可包括以下子步骤：
S11，在衬底601上设置用于形成沟道的材料602；以及
S12，将材料602图案化，以形成沟道。
图8A-图8B示例性示出了在衬底上设置用于形成沟道的材料的子步骤。图9A-图9B示例性示出了将材料图案化以形成沟道的子步骤。材料602可通过化学方法(例如化学气相沉积)或物理方法(如涂覆)形成在衬底601上。材料602应具有半导体的电学性质。例如，材料602可包括碳纳米管、半导体纳米线、二维半导体材料(如黑磷，二硫化钼)、或三维半导体材料(如硅)，然而，本公开并不限于此。在本实施方式中，材料602可以是预先制备好的。
可选地，在衬底上形成沟道的步骤可包括：对衬底601进行掺杂以形成用于形成沟道的材料602。例如，当衬底601为绝缘体上硅时，可对硅进行掺杂，以形成材料602。材料602可形成为与衬底601直接接触，然而本领域技术人员应理解，材料602与衬底601之间还可存在其他的层或元件。
如图10所示，在衬底上形成源极和漏极的步骤可包括以下子步骤：
S21，在衬底601上设置用于形成源极的狄拉克材料603；以及
S22，将狄拉克材料603图案化，以形成源极。
图11A-图11B示例性示出了在衬底上提供形成源极的狄拉克材料的子步骤。图12A-图12B示例性示出了将狄拉克材料图案化以形成源极的子步骤。在步骤S22中，经过图案化的狄拉克材料603与材料602电接触。
在本实施方式中，漏极与沟道由同一层材料形成，即漏极也由材料602形成。在漏极与沟道由同一层材料形成的情况下，漏极与沟道可在同一步骤中形成。通过由同一层材料形成漏极和沟道，可简化场效应晶体管的制造方法，降低成本和缩短制造时间。然而，本领域技术人员应理解，还可通过与子步骤S21和S22类似的步骤来形成由狄拉克材料形成的漏极，漏极与源极形成在沟道两侧。例如，可在衬底601上设置另一狄拉克材料层，并对该狄拉克材料层进行图案化，以形成漏极。本领域技术人员应理解，源极和漏极可由相同的狄拉克材料形成，也可由不同的狄拉克材料形成，本公开对此并没有限制。例如，源极和漏极均可由单层石墨烯形成。在漏极和源极由相同的狄拉克材料形成的情况下，也可在子步骤S22中通过狄拉克材料603形成漏极。
根据本公开的实施方式，该方法还可包括：形成源电极和漏电极。图13A-图13B示例性示出了形成源电极605和漏电极607的步骤。该步骤例如可通过薄膜生长、光刻和刻蚀等过程来实施。
根据本公开的实施方式，该方法还可包括：形成栅绝缘层。图14A-图14B示例性示出了形成栅绝缘层604的步骤。该步骤例如可通过原子层沉积等方法实施。虽然在图14A-图14B中示出了栅绝缘层604仅覆盖材料602的一部分，然而本领域技术人员应理解，栅绝缘层604还可覆盖狄拉克材料603和材料602的整个表面，或者栅绝缘层604可仅覆盖材料602的整个表面而不覆盖狄拉克材料603。当栅绝缘层604覆盖狄拉克材料603时，源电极605可通过形成在栅绝缘层604中的通孔与狄拉克材料603相接触。当栅绝缘层604覆盖材料602的整个表面时，漏电极607可通过形成在栅绝缘层604中的通孔与材料602相接触。
根据本公开的实施方式，该方法还可包括：形成源极控制电极绝缘层。图15A-图15B示例性示出了形成源极控制电极绝缘层609的步骤。类似地，该步骤例如可通过原子层沉积等方法实施。本领域技术人员应理解，源极控制电极绝缘层609与栅绝缘层604可由相同或不同的材料形成，本公开对此并没有限制。此外，虽然图15A-图15B中示出了源极控制电极绝缘层609与栅绝缘层604不相连，然而本领域技术人员应理解，源极控制电极绝缘层609还可与栅绝缘层604相连。例如，源极控制电极绝缘层609可与栅绝缘层604由同一层材料形成，并且源极控制电极绝缘层609可与栅绝缘层604由同一工艺形成。
下面将结合图16A-图16B详细描述步骤S4。图16A-图16B示例性示出了形成栅极606的步骤。栅极606可设置在栅绝缘层604上并通过栅绝缘层604与材料602电绝缘。该步骤例如可通过薄膜生长、光刻和刻蚀等过程实施。
下面将结合图17A-图17B来描述在源极上形成源极控制电极的步骤。如图17A-17B所示，源极控制电极608形成在源极控制电极绝缘层609上。源极控制电极608通过源极控制电极绝缘层609与狄拉克材料603绝缘。源极控制电极608与栅极606电绝缘。源极控制电极608与源电极605、栅极606以及漏电极607可由相同或不同的材料形成，本公开对此并没有限制。类似地，源极控制电极608例如可通过薄膜生长、光刻和刻蚀等过程形成。在工作时，源极控制电极608通过施加电压将狄拉克材料603控制为与材料102进行相反的掺杂，并且经过掺杂的狄拉克材料103与经过掺杂的材料102之间的接触势垒低于0.2电子伏特。
本领域技术人员应理解，上述的衬底601，材料602，狄拉克材料603，栅绝缘层604，源电极605，栅极606，漏电极607均与图1中的衬底101，材料102，狄拉克材料103，栅绝缘层104，源电极105，栅极106，漏电极107相同，因此本文中不再重复地对其进行描述。
与相关技术相比，通过根据本公开实施方式的方法制造的场效应晶体管可在室温下实现小于60mV/Dec的亚阈值摆幅，并且能够实现更小的工作电压、类似的开态电流以及更小的关态电流，降低了功耗。
本领域技术人员应理解，在有些作为替换的实现中，流程图中所示的步骤也可以以不同于附图中所示的顺序执行。例如，两个接连地表示的方框实际上可以基本并行地执行，或有时也可以按相反的顺序执行，这依实际要求而定。
图18示出了根据本公开实施方式的电子器件的示意性框图。在电子器件1800中可包括如上文中参照图1或图5描述的场效应晶体管1810。该电子器件1800例如可以是集成电路器件、电子设备、计算机等。
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。

Claims (21)

1.一种具有源极控制电极的场效应晶体管，包括：
源极和漏极，所述源极由狄拉克材料形成；
沟道，所述沟道设置在所述源极与所述漏极之间；以及
源极控制电极，设置在所述源极上，并用于控制所述狄拉克材料的掺杂，以使得所述狄拉克材料与所述沟道相反地掺杂；以及
栅极，设置在所述沟道之上，并与所述沟道电绝缘，
其中所述沟道是p型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行n型掺杂；或所述沟道是n型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行p型掺杂。
2.根据权利要求1所述的具有源极控制电极的场效应晶体管，其中，
所述狄拉克材料包括：单层石墨烯、Weyl半金属、d波超导体或拓扑绝缘体。
3.根据权利要求1所述的具有源极控制电极的场效应晶体管，其中，
所述源极与所述沟道电接触。
4.根据权利要求3所述的具有源极控制电极的场效应晶体管，其中，
所述源极控制电极配置为控制所述源极与所述沟道之间的接触势垒低于0.2电子伏特。
5.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，还包括栅绝缘层，所述栅绝缘层形成在所述沟道上并具有小于2nm的等效氧化层厚度。
6.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，还包括源极控制电极绝缘层，所述源极控制电极绝缘层形成在所述源极与所述源极控制电极之间。
7.根据权利要求5所述的具有源极控制电极的场效应晶体管，还包括源极控制电极绝缘层，所述源极控制电极绝缘层形成在所述源极与所述源极控制电极之间，并且所述源极控制电极绝缘层与所述栅绝缘层由同一层材料形成。
8.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，其中，
所述漏极与所述沟道由同一层材料形成。
9.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，其中，
所述漏极由所述狄拉克材料形成。
10.根据权利要求1至4中任一项所述的具有源极控制电极的场效应晶体管，其中，
所述沟道由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
11.一种制造具有源极控制电极的场效应晶体管的方法，包括：
在衬底上形成沟道；
在所述衬底上形成源极和漏极，以使得所述沟道位于所述源极与所述漏极之间，所述源极由狄拉克材料形成；
在所述源极上形成源极控制电极，所述源极控制电极用于控制所述狄拉克材料的掺杂，以使得所述狄拉克材料与所述沟道相反地掺杂；以及
在所述沟道上形成栅极，以使得所述栅极在所述衬底上的投影与所述沟道在所述衬底上的投影相重叠，并且所述栅极与所述沟道电绝缘，
其中所述沟道是p型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行n型掺杂；或所述沟道是n型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行p型掺杂。
12.根据权利要求11所述的方法，其中，
所述狄拉克材料包括：单层石墨烯、Weyl半金属、d波超导体或拓扑绝缘体。
13.根据权利要求11所述的方法，其中在所述衬底上形成源极和漏极的步骤还包括：使所述源极与所述沟道电接触。
14.根据权利要求13所述的方法，其中，
所述源极控制电极配置为控制所述源极与所述沟道之间的接触势垒低于0.2电子伏特。
15.根据权利要求11至14中任一项所述的方法，还包括：
在所述沟道上方形成栅绝缘层，其中所述栅绝缘层具有小于2nm的等效氧化层厚度。
16.根据权利要求12至14中任一项所述的方法，还包括：
在所述源极上方形成源极控制电极绝缘层，所述源极控制电极绝缘层位于在所述源极与所述源极控制电极之间。
17.根据权利要求15所述的方法，还包括：
在所述源极上方形成源极控制电极绝缘层，所述源极控制电极绝缘层形成在所述源极与所述源极控制电极之间，并且所述源极控制电极绝缘层与所述栅绝缘层由同一层材料形成。
18.根据权利要求11至14中任一项所述的方法，其中，
所述漏极与所述沟道由同一层材料形成。
19.根据权利要求12至14中任一项所述的方法，其中，
所述漏极由所述狄拉克材料形成。
20.根据权利要求11至14中任一项所述的方法，其中，
所述沟道由以下中至少之一形成：碳纳米管、半导体纳米线、二维半导体材料、或三维半导体材料。
21.一种电子器件，包括具有源极控制电极的场效应晶体管，所述具有源极控制电极的场效应晶体管包括：
源极和漏极，所述源极由狄拉克材料形成；
沟道，所述沟道设置在所述源极与所述漏极之间；以及
源极控制电极，设置在所述源极上，并用于控制所述狄拉克材料的掺杂，以使得所述狄拉克材料与所述沟道相反地掺杂；以及
栅极，设置在所述沟道之上，并与所述沟道电绝缘，
其中所述沟道是p型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行n型掺杂；或所述沟道是n型掺杂的，所述源极控制电极配置为使得所述狄拉克材料进行p型掺杂。
CN201711339629.9A 2017-12-14 2017-12-14 具有源极控制电极的场效应晶体管、制造方法和电子器件 Active CN107994078B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711339629.9A CN107994078B (zh) 2017-12-14 2017-12-14 具有源极控制电极的场效应晶体管、制造方法和电子器件
US16/772,751 US11309425B2 (en) 2017-12-14 2018-10-17 Field effect transistor having source control electrode, manufacturing method thereof and electronic device
PCT/CN2018/110633 WO2019114409A1 (en) 2017-12-14 2018-10-17 Field effect transistor having source control electrode, manufacturing method thereof and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711339629.9A CN107994078B (zh) 2017-12-14 2017-12-14 具有源极控制电极的场效应晶体管、制造方法和电子器件

Publications (2)

Publication Number Publication Date
CN107994078A CN107994078A (zh) 2018-05-04
CN107994078B true CN107994078B (zh) 2020-08-11

Family

ID=62038321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711339629.9A Active CN107994078B (zh) 2017-12-14 2017-12-14 具有源极控制电极的场效应晶体管、制造方法和电子器件

Country Status (3)

Country Link
US (1) US11309425B2 (zh)
CN (1) CN107994078B (zh)
WO (1) WO2019114409A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994078B (zh) * 2017-12-14 2020-08-11 北京华碳科技有限责任公司 具有源极控制电极的场效应晶体管、制造方法和电子器件
CN109119474B (zh) * 2018-08-16 2021-06-15 中国电子科技集团公司第十三研究所 常关型场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468333A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种石墨烯器件及其制造方法
JP2015018961A (ja) * 2013-07-11 2015-01-29 富士通株式会社 半導体装置、及びスイッチング制御方法
CN106356405A (zh) * 2016-09-06 2017-01-25 北京华碳元芯电子科技有限责任公司 一种异质结碳纳米管场效应晶体管及其制备方法
KR20170079643A (ko) * 2015-12-30 2017-07-10 광운대학교 산학협력단 효율적인 종형 유기 전계 발광 트랜지스터 소자 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4311388B4 (de) * 1993-04-07 2005-07-28 Forschungszentrum Jülich GmbH Schichtsystem mit elektrisch aktivierbarer Schicht
US8343825B2 (en) * 2011-01-19 2013-01-01 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
CN105027294B (zh) * 2013-02-22 2019-03-05 Hrl实验室有限责任公司 石墨烯异质结构场效应晶体管
JP6323114B2 (ja) * 2014-03-27 2018-05-16 富士通株式会社 電子デバイス及びその製造方法
JP2017521849A (ja) * 2014-04-24 2017-08-03 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド 高パワーエレクトロニクスのための可変バリアトランジスタ
US9583490B2 (en) * 2015-01-20 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Inverters and manufacturing methods thereof
KR102163616B1 (ko) * 2016-05-12 2020-10-13 글로벌웨이퍼스 씨오., 엘티디. 실리콘 기반 유전체 상에서의 6각형 붕소 질화물의 직접적 형성
CN105866984B (zh) * 2016-06-12 2019-01-18 西北大学 一种石墨烯电光调制器及其制备方法
JP6947178B2 (ja) * 2016-07-20 2021-10-13 ソニーグループ株式会社 相補型トランジスタ及び半導体装置
WO2018112950A1 (zh) * 2016-12-24 2018-06-28 深圳市柔宇科技有限公司 薄膜晶体管阵列基板、低温多晶硅薄膜晶体管及制造方法
KR102184252B1 (ko) * 2017-03-16 2020-11-30 미쓰비시덴키 가부시키가이샤 반도체 장치
CN107994078B (zh) 2017-12-14 2020-08-11 北京华碳科技有限责任公司 具有源极控制电极的场效应晶体管、制造方法和电子器件
CN108091698B (zh) * 2017-12-14 2020-12-29 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468333A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种石墨烯器件及其制造方法
JP2015018961A (ja) * 2013-07-11 2015-01-29 富士通株式会社 半導体装置、及びスイッチング制御方法
KR20170079643A (ko) * 2015-12-30 2017-07-10 광운대학교 산학협력단 효율적인 종형 유기 전계 발광 트랜지스터 소자 및 그 제조방법
CN106356405A (zh) * 2016-09-06 2017-01-25 北京华碳元芯电子科技有限责任公司 一种异质结碳纳米管场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN107994078A (zh) 2018-05-04
US11309425B2 (en) 2022-04-19
WO2019114409A1 (en) 2019-06-20
US20200321471A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
Convertino et al. A hybrid III–V tunnel FET and MOSFET technology platform integrated on silicon
US9391094B2 (en) Thin-film ambipolar logic
Zhang et al. Polarity-controllable silicon nanowire transistors with dual threshold voltages
CN108091698B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
US20130048948A1 (en) Inverter logic devices including graphene field effect transistor having tunable barrier
JP2007134721A (ja) 相補型カーボン・ナノチューブ・トリプル・ゲート技術
US7023030B2 (en) Misfet
CN109417095B (zh) 隧穿场效应晶体管及其制备方法
KR101963225B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20150137074A1 (en) Graphene device including separated junction contacts and method of manufacturing the same
Chandan et al. Impact of a metal-strip on a polarity-based electrically doped TFET for improvement of DC and analog/RF performance
CN107994078B (zh) 具有源极控制电极的场效应晶体管、制造方法和电子器件
WO2019015529A1 (zh) 栅极抽取和注入场效应晶体管及其沟道载流子数量控制方法
US20130214854A1 (en) Semiconductor device and method of driving the same
CN108054209B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
CN112292762B (zh) 隧穿场效应晶体管
KR100444270B1 (ko) 음 미분 전도도를 갖는 반도체 소자의 제조 방법
Chandan et al. A fair comparison of the performance of charge plasma and electrostatic tunnel FETs for low-power high-frequency applications
CN107342320B (zh) 无结型隧穿场效应晶体管及制备方法
RU2626392C1 (ru) Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки
KR102103507B1 (ko) 상온에서 전기적으로만 작동하는 그래핀 스핀 트랜지스터
US6674099B1 (en) Misfet
JP2774870B2 (ja) 半導体装置
KR101792615B1 (ko) 비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법
Liu et al. Sustaining the silicon revolution: From 3-D transistors to 3-D integration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant