CN109417095B - 隧穿场效应晶体管及其制备方法 - Google Patents
隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109417095B CN109417095B CN201680087573.XA CN201680087573A CN109417095B CN 109417095 B CN109417095 B CN 109417095B CN 201680087573 A CN201680087573 A CN 201680087573A CN 109417095 B CN109417095 B CN 109417095B
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- electrode
- gate
- source region
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 120
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 230000005669 field effect Effects 0.000 claims abstract description 107
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims description 113
- 239000002184 metal Substances 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- 238000004528 spin coating Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000005234 chemical deposition Methods 0.000 claims description 6
- 238000005289 physical deposition Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000007888 film coating Substances 0.000 claims description 2
- 238000009501 film coating Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 111
- 230000000694 effects Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- JHYNEQNPKGIOQF-UHFFFAOYSA-N 3,4-dihydro-2h-phosphole Chemical compound C1CC=PC1 JHYNEQNPKGIOQF-UHFFFAOYSA-N 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
一种隧穿场效应晶体管及其制备方法。该隧穿场效应晶体管采用薄层黑磷制备沟道，使得该隧穿场效应晶体管具有较大的开态电流，可以很好地解决硅基TFET开态电流小的问题。
Description
技术领域
本发明实施例涉及半导体技术，尤其涉及一种隧穿场效应晶体管及其制备方法。
背景技术
随着单位面积晶体管数量的增加，芯片功耗问题日益突出，因此，如何有效降低芯片功耗是目前业界极为关注的问题。通常，芯片功耗可近似认为正比于工作电压的平方，故降低工作电压是降低芯片功耗的一个有效手段。其中，隧穿场效应晶体管(Tunnel Field-Effect Transistor，简称：TFET)是一种具有低电压工作潜力的晶体管技术。和目前互补金属氧化物半导体 (Complementary Metal Oxide Semiconductor，简称：CMOS)技术中的晶体管不同，TFET在开态和关态间的转变是通过是否发生带间隧穿来实现，室温下，其亚阈值摆幅理论上可以小于60mV/dec，从而可以在很小的电压下实现正常开和关。
目前，TFET主要是硅基TFET，原因之一是硅工艺非常成熟。然而，硅基TFET的开态电流较小，目前大约在1微安/微米(μA/μm)，比CMOS技术中的晶体管的开态电流小了2-3个数量级。而开态电流小会导致TFET速度下降，在芯片层面上即对应于芯片的速度下降，这对于实际应用是非常不利的。
发明内容
本发明实施例提供一种隧穿场效应晶体管及其制备方法，以提高TFET 的开态电流。
第一方面，本发明实施例提供一种隧穿场效应晶体管。该隧穿场效应晶体管包括：衬底；沟道，设置在所述衬底之上，所述沟道的长度小于所述衬底的长度，所述沟道所采用材料为薄层黑磷，所述薄层黑磷的厚度大于或等于2纳米，且所述薄层黑磷的厚度小于或等于30纳米；源区电极和漏区电极，沿所述衬底的长度方向，所述源区电极和所述漏区电极分别设置在所述衬底的两端，且，所述源区电极和所述漏区电极各自一部分设置在所述衬底上，另一部分设置在所述沟道上；栅介质层，覆盖在所述衬底、所述沟道、所述源区电极与所述漏区电极的裸露部分；第一栅电极，设置在所述栅介质层上，且与所述源区电极侧的栅介质层无缝连接；第二栅电极，设置在所述栅介质层上，且与所述漏区电极侧的栅介质层无缝连接，所述第二栅电极与所述第一栅电极之间形成缝隙。
本发明实施例利用薄层黑磷制备隧穿场效应晶体管的沟道，使得该隧穿场效应晶体管具有较大的开态电流，可以很好地解决硅基TFET开态电流小的问题。
在第一方面的第一种可能的实现方式中，所述第二栅电极为主栅电极，用于控制所述沟道的开或关，所述第二栅电极的电压根据外加的开关指令实时改变；所述第一栅电极为辅栅电极，用于控制所述第一栅电极下方沟道部分的掺杂。
在第一方面的第二种可能的实现方式中，当所述源区电极所采用的材料为低功函数金属，且所述漏区电极所采用的材料为高功函数金属，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极和所述源区电极之间形成负偏压时，形成P型隧穿场效应晶体管；或者，当所述源区电极所采用的材料为高功函数金属，且所述漏区电极所采用的材料为低功函数金属，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极和所述源区电极之间形成正偏压时时，形成N型隧穿场效应晶体管。
在第一方面的第三种可能的实现方式中，该隧穿场效应晶体管还可以包括：第一钝化层，覆盖在形成第一栅电极和第二栅电极之后得到的结构上。
在第一方面的第四种可能的实现方式中，该隧穿场效应晶体管还可以包括：第三栅电极，设置在所述栅介质层上，位于所述源区电极与所述漏区电极之间的区域；绝缘介质层，覆盖在所述第三栅电极的裸露部分；其中，所述第一栅电极与所述第三栅电极侧的绝缘介质层无缝连接，所述第二栅电极与及所述第三栅电极侧的绝缘介质层无缝连接。
在第一方面的第五种可能的实现方式中，所述第三栅电极为主栅电极，用于控制所述沟道的开或关，所述第三栅电极的电压根据外加的开关指令实时改变；所述第一栅电极和所述第二栅电极均为辅栅电极，用于控制各自下方沟道部分的掺杂，各自电压大小和极性保持固定。
本发明实施例结合黑磷自身特点，提供一种静电掺杂结构，利用该静电掺杂结构可以通过外加电场的形式引入掺杂，形成高质量隧穿结，既避免了离子注入、离子激活等工艺，也解决了目前黑磷掺杂工艺还很不成熟的问题，从而提升隧穿场效应晶体管的性能。
在第一方面的第六种可能的实现方式中，所述第一栅电极的电压大小和所述第二栅电极的电压大小均介于-0.5伏特至0.5伏特之间(如无特别说明，默认源区电极为零电位参考电极)。
在第一方面的第七种可能的实现方式中，当所述源区电极所采用的材料为低功函数金属，且所述漏区电极所采用的材料为高功函数金属时，所述第一栅电极的电压极性为正极，所述第二栅电极的电压极性为负极，形成P型隧穿场效应晶体管；或者，当所述源区电极所采用的材料为高功函数金属，且所述漏区电极所采用的材料为低功函数金属时，所述第一栅电极的电压极性为负极，所述第二栅电极的电压极性为正极，形成N型隧穿场效应晶体管。
在第一方面的第八种可能的实现方式中，在所述P型隧穿场效应晶体管中，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极所采用的材料为高功函数金属；或者，在所述N型隧穿场效应晶体管中，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极所采用的材料为低功函数金属，以进一步加强第一栅电极和第二栅电极对各自下方沟道的掺杂效果。
在第一方面的第九种可能的实现方式中，考虑到制作工艺的实际效果，在所述源区电极临近所述第一栅电极一侧的栅介质层上还包括第一金属块，在所述第三栅电极临近所述第一栅电极一侧的绝缘介质层上还包括第二金属块，所述第一金属块和所述第二金属块的材料与所述第一栅电极的材料相同；在所述漏区电极临近所述第二栅电极一侧的栅介质层上还包括第三金属块，在所述第三栅电极临近所述第二栅电极一侧的绝缘介质层上还包括第四金属块，所述第三金属块和所述第四金属块的材料与所述第二栅电极的材料相同。
在第一方面的第十种可能的实现方式中，该隧穿场效应晶体管还可以包括：第二钝化层，覆盖在形成绝缘介质层之后得到的结构上，以使该隧穿场效应晶体管与空气隔绝，防止该隧穿场效应晶体管被氧化。
第二方面，本发明实施例提供一种隧穿场效应晶体管的制备方法，包括：在衬底上形成沟道，所述沟道的长度小于所述衬底的长度，所述沟道所采用材料为薄层黑磷，所述薄层黑磷的厚度大于或等于2纳米，且所述薄层黑磷的厚度小于或等于30纳米；形成源区电极和漏区电极，沿所述衬底的长度方向，所述源区电极和所述漏区电极分别设置在所述衬底的两端，且，所述源区电极和所述漏区电极各自一部分设置在所述衬底上，另一部分设置在所述沟道上；形成栅介质层，所述栅介质层覆盖在所述衬底、所述沟道、所述源区电极与所述漏区电极的裸露部分；形成第一栅电极和第二栅电极，所述第一栅电极设置在所述栅介质层上，且所述第一栅电极与所述源区电极侧的栅介质层无缝连接，所述第二栅电极设置在所述栅介质层上，且所述第二栅电极与所述漏区电极侧的栅介质层无缝连接，所述第二栅电极与所述第一栅电极之间形成缝隙。
本发明实施例利用薄层黑磷制备隧穿场效应晶体管的沟道，使得该隧穿场效应晶体管具有较大的开态电流，可以很好地解决硅基TFET开态电流小的问题；同时结合黑磷自身特点，提供一种静电掺杂结构，利用该静电掺杂结构可以通过外加电场的形式引入掺杂，形成高质量隧穿结，既避免了离子注入、离子激活等工艺，也解决了目前黑磷掺杂工艺还很不成熟的问题，从而提升隧穿场效应晶体管的性能。
在第二方面的第一种可能的实现方式中，所述形成源区电极和漏区电极，包括：在衬底上形成沟道之后得到的结构上、除所述源区电极和所述漏区电极的位置，旋涂一层光刻胶，并曝光；通过镀膜或溅射的方式形成所述源区电极和所述漏区电极，并去除所述光刻胶。
在第二方面的第二种可能的实现方式中，所述形成栅介质层，包括：在形成源区电极和漏区电极之后得到的结构上，通过原子层沉积形成所述栅介质层。
在第二方面的第三种可能的实现方式中，所述形成第一栅电极和第二栅电极，包括：在形成绝缘介质层之后得到的结构上、除所述第一栅电极和所述第二栅电极的位置，旋涂一层光刻胶，并曝光；通过镀膜和溅射的方式形成所述第一栅电极和所述第二栅电极，并去除所述光刻胶。
在第二方面的第四种可能的实现方式中，该隧穿场效应晶体管的制备方法还可以包括：采用物理沉积或化学沉积的方法，在形成第一栅电极和第二栅电极之后得到的结构上制备第一钝化层。
在第二方面的第五种可能的实现方式中，当所述源区电极所采用的材料为低功函数金属，且所述漏区电极所采用的材料为高功函数金属，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极和所述源区电极之间形成负偏压时，形成P型隧穿场效应晶体管；或者，当所述源区电极所采用的材料为高功函数金属，且所述漏区电极所采用的材料为低功函数金属，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极和所述源区电极之间形成正偏压时时，形成N型隧穿场效应晶体管。
在第二方面的第六种可能的实现方式中，所述形成第一栅电极和第二栅电极之前，该隧穿场效应晶体管的制备方法还可以包括：形成第三栅电极，所述第三栅电极设置在所述栅介质层上，位于所述源区电极与所述漏区电极之间的区域；形成绝缘介质层，覆盖在所述第三栅电极的裸露部分；其中，所述第一栅电极与所述第三栅电极侧的绝缘介质层无缝连接，所述第二栅电极与及所述第三栅电极侧的绝缘介质层无缝连接。
在第二方面的第七种可能的实现方式中，所述形成第三栅电极，包括：在形成栅介质层之后得到的结构上、除所述第三栅电极的位置，旋涂一层光刻胶，并曝光；通过镀膜和溅射的方式形成所述第三栅电极，并去除所述光刻胶。
在第二方面的第八种可能的实现方式中，所述形成绝缘介质层，包括：将形成第三栅电极之后得到的结构置于空气或臭氧中，形成所述绝缘介质层。
在第二方面的第九种可能的实现方式中，所述形成绝缘介质层之后，该制备方法还可以包括：采用物理沉积或化学沉积的方法，在形成绝缘介质层之后得到的结构上制备第二钝化层，以隔绝空气。
在第二方面的第十种可能的实现方式中，所述源区电极所采用的材料为低功函数金属，所述漏区电极所采用的材料为高功函数金属，当在所述第一栅电极施加正电压，在所述第二栅电极施加负电压时，形成P型隧穿场效应晶体管；或者，所述源区电极所采用的材料为高功函数金属，所述漏区电极所采用的材料为低功函数金属，当在所述第一栅电极施加负电压，在所述第二栅电极施加正电压时，形成N型隧穿场效应晶体管。
在第二方面的第十一种可能的实现方式中，在所述P型隧穿场效应晶体管中，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极所采用的材料为高功函数金属；或者，在所述N型隧穿场效应晶体管中，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极所采用的材料为低功函数金属，以进一步加强第一栅电极和第二栅电极对各自下方沟道的掺杂效果。
本发明实施例的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明隧穿场效应晶体管实施例一的结构示意图；
图2为黑磷原子排布示意图；
图3为本发明隧穿场效应晶体管实施例二的结构示意图；
图4为本发明隧穿场效应晶体管实施例三的结构示意图；
图5为本发明隧穿场效应晶体管实施例四的结构示意图；
图6为本发明隧穿场效应晶体管的制备方法实施例一的流程图；
图7为本发明隧穿场效应晶体管的制备方法实施例二的流程图；
图8至图12为本发明隧穿场效应晶体管的制备方法过程中得到的结构示意图；
图13为本发明隧穿场效应晶体管与硅基TFET的仿真结果比对示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例的说明书和权利要求书中的术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在硅基TFET中，当栅压为零时，源区的价带和沟道的导带没有发生重叠，电子无法从源区隧穿到沟道，因而沟道中没有电流，硅基TFET处于关态；当栅压为正时，沟道被栅压调制，沟道的导带往下移动，当沟道的导带和源区的价带产生交叠时，源区电子可以隧穿进入沟道的导带，从而形成电流，即硅基TFET处于开态。
和上述电子隧穿过程直接相关的一个量是隧穿几率，隧穿几率的上限值为1，下限值为零。隧穿几率越高意味着器件的开态电流会越大；反之，隧穿几率越小则器件的开态电流也越小。隧穿几率通常反比于半导体的带隙及载流子(即电子或空穴)有效质量，即带隙越大隧穿几率越小；载流子有效质量越大隧穿几率也越小。此外，直接带隙材料的隧穿几率高于间接带隙材料的隧穿几率。例如，硅是间接带隙材料，其带隙大小为1.1eV。
此外，原理上硅基TFET的亚阈值摆幅可以小于60mV/dec，但实际中能做到60mV/dec以下的并不多。硅工艺中的离子注入掺杂技术容易在晶体中引入缺陷，隧穿结附近的缺陷会降低隧穿结的质量；另外，注入的杂质离子需要高温(900摄氏度以上)激活，该工艺容易导致隧穿结附近的离子发生扩散，从而影响隧穿结的质量。这两者容易导致亚阈值摆幅变差，即导致硅基TFET性能变差。
基于上述问题，本发明实施例提供一种TFET，该TFET的沟道材料为黑磷，利用黑磷制备的TFET具有较大的开态电流，可以很好地解决硅基TFET 开态电流小的问题；同时，本发明实施例结合黑磷自身特点，提供一种静电掺杂结构，利用该静电掺杂结构可以通过外加电场的形式引入掺杂，形成高质量隧穿结，既避免了离子注入、离子激活等工艺，也解决了目前黑磷掺杂工艺还很不成熟的问题。
图1为本发明隧穿场效应晶体管实施例一的结构示意图。如图1所示，该隧穿场效应晶体管包括：衬底10、沟道11、源区电极12、漏区电极13、栅介质层14、第一栅电极17和第二栅电极18。
具体地，沟道11设置在衬底10之上，沟道11的长度小于衬底10的长度。沟道11所采用材料为黑磷。沿衬底10的长度方向，源区电极12和漏区电极13分别设置在衬底10的两端，且，源区电极12和漏区电极13各自一部分设置在衬底10上，另一部分设置在沟道11上。栅介质层14覆盖在衬底 10、沟道11、源区电极12与漏区电极13的裸露部分。第一栅电极17设置在栅介质层14上，且与源区电极12侧的栅介质层14无缝连接。第二栅电极 18设置在栅介质层14上，且与漏区电极13侧的栅介质层14无缝连接。第二栅电极18与第一栅电极17之间形成缝隙。
其中，黑磷由层状的磷原子堆叠而成。单层的磷原子通常称为磷烯或单层磷烯，少数几层堆叠而成的则称为薄层黑磷。单层磷烯厚度约0.5纳米，带隙约2eV；随着层数增加其对应的带隙会相应减小，层数达到20层以上时其带隙基本不再继续增加而是稳定在0.3eV左右，即黑磷的带隙范围为0.3eV 至2eV。
考虑到隧穿几率反比于带隙大小、过厚的黑磷将使得栅电极对沟道的控制变差，导致隧穿场效应晶体管的漏电率上升，过薄的黑磷(例如单层磷烯) 能烯偏大且及不稳定，不利于制备隧穿场效应晶体管，因此，在本发明实施例中沟道11采用薄层黑磷，该薄层黑磷的厚度大于或等于2纳米，且薄层黑磷的厚度小于或等于30纳米。进一步地，薄层黑磷的厚度大于或等于2纳米，且薄层黑磷的厚度小于或等于20纳米。
该隧穿场效应晶体管中，沿沟道11的长度方向，即从源区电极12到漏区电极13的方向，薄层黑磷中磷原子呈手扶椅型原子排布，如图2所示，沿该方向传播的电子其有效质量较小，有利于增大该隧穿场效应晶体管的开态电流。
需说明的是，第二栅电极18与第一栅电极17之间的缝隙大小取决于光刻工艺的对准精度，通常大于4纳米。
可选地，第二栅电极18为主栅电极，用于控制沟道11的开或关，且第二栅电极18的电压根据外加的开关指令实时改变。第一栅电极17为辅栅电极，用于控制第一栅电极17下方沟道部分的掺杂。
当源区电极12所采用的材料为低功函数金属，且漏区电极13所采用的材料为高功函数金属，第一栅电极17所采用的材料为低功函数金属，第二栅电极18和源区电极12之间形成负偏压时，形成P型隧穿场效应晶体管。
或者，当源区电极12所采用的材料为高功函数金属，且漏区电极13所采用的材料为低功函数金属，第一栅电极17所采用的材料为高功函数金属，第二栅电极18和源区电极12之间形成正偏压时时，形成N型隧穿场效应晶体管。
本实施例利用薄层黑磷制备隧穿场效应晶体管的沟道，使得该隧穿场效应晶体管具有较大的开态电流，可以很好地解决硅基TFET开态电流小的问题；同时，本发明实施例结合黑磷自身特点，提供一种静电掺杂结构，利用该静电掺杂结构可以通过外加电场的形式引入掺杂，形成高质量隧穿结，既避免了离子注入、离子激活等工艺，也解决了目前黑磷掺杂工艺还很不成熟的问题，从而提升隧穿场效应晶体管的性能。
另外，考虑到制作工艺的实际效果，在上述图1所示结构的基础上，如图3所示，在源区电极12临近第一栅电极17一侧的栅介质层14上还可以包括第一金属块171。其中，第一金属块171的材料与第一栅电极17的材料相同。
同理，在漏区电极13临近第二栅电极18一侧的栅介质层14上还可以包括第三金属块182。其中，第三金属块182的材料与第二栅电极18的材料相同。
更进一步地，隧穿场效应晶体管还可以包括：第一钝化层101。参考图3，该第一钝化层101覆盖在形成第一栅电极17和第二栅电极18之后得到的结构上。该第一钝化层101用于隔绝空气，其厚度可大于或等于100纳米。
图4为本发明隧穿场效应晶体管实施例二的结构示意图。如图4所示，该隧穿场效应晶体管包括：衬底10、沟道11、源区电极12、漏区电极13、栅介质层14、第三栅电极15、绝缘介质层16、第一栅电极17和第二栅电极18。
具体地，沟道11设置在衬底10之上，沟道11的长度小于衬底10的长度。沟道11所采用材料为黑磷。沿衬底10的长度方向，源区电极12和漏区电极13分别设置在衬底10的两端，且，源区电极12和漏区电极13各自一部分设置在衬底10上，另一部分设置在沟道11上。栅介质层14覆盖在衬底 10、沟道11、源区电极12与漏区电极13的裸露部分。第三栅电极15设置在栅介质层14上，位于源区电极12与漏区电极13之间的区域。绝缘介质层 16覆盖在第三栅电极15的裸露部分。第一栅电极17设置在栅介质层14上，且与源区电极12侧的栅介质层14及第三栅电极15侧的绝缘介质层16无缝连接。第二栅电极18设置在栅介质层14上，且与漏区电极13侧的栅介质层 14及第三栅电极15侧的绝缘介质层16无缝连接。
还需说明的是，第三栅电极15与绝缘介质层16所占用面积与图1中缝隙所占用面积的关系，本发明实施例不予限制，二者可以相等，也可以不等。
在上述实施例中，第三栅电极15为主栅电极，用于控制沟道11的开或关，且第三栅电极15的电压根据外加的开关指令可实时改变。第一栅电极 17和第二栅电极18均为辅栅电极，用于控制各自下方沟道部分的掺杂，各自电压大小和极性保持固定。
可选地，第一栅电极17的电压大小和第二栅电极18的电压大小均介于 -0.5伏特(volt，简称：V)至0.5V之间。例如，第一栅电极17的电压大小固定为0.3V，第二栅电极18的电压大小固定为-0.3V，从而第一栅电极17 对应的下方沟道为N型掺杂，第二栅电极18对应的下方沟道为P型掺杂。
图4所示实施例与图1所示实施例的区别在于：采用第三栅电极15及其上覆盖的绝缘介质层16代替如图1所示结构中第二栅电极18与第一栅电极 17之间的缝隙，从而相对图1所示结构，图4所示的隧穿场效应晶体管易实现辅栅电极和主栅电极之间的自对准，隧穿场效应晶体管性能更好；而图1 所示的隧穿场效应晶体管只有两个栅电极，从而其面积相对图4所示隧穿场效应晶体管的面积更小。
一种具体实现方式中，源区电极12所采用的材料为低功函数金属，漏区电极13所采用的材料为高功函数金属。此时，第一栅电极17的电压极性为正极，第二栅电极18的电压极性为负极，形成P型隧穿场效应晶体管。
或者，另一种具体实现方式中，源区电极12所采用的材料为高功函数金属，漏区电极13所采用的材料为低功函数金属。该实现方式中，第一栅电极 17的电压极性为负极，第二栅电极18的电压极性为正极，形成N型隧穿场效应晶体管。
进一步地，在上述P型隧穿场效应晶体管中，第一栅电极17所采用的材料为低功函数金属(例如金属钇)，可进一步加强第一栅电极17对其下方沟道的N型掺杂效果；第二栅电极18所采用的材料为高功函数金属(例如金属铂)，可进一步加强第二栅电极18对其下方沟道的P型掺杂效果。
类似地，在上述N型隧穿场效应晶体管中，第一栅电极17所采用的材料为高功函数金属，以进一步加强第一栅电极17对其下方沟道的N型掺杂效果；第二栅电极18所采用的材料为低功函数金属，可进一步加强第二栅电极18对其下方沟道的P型掺杂效果。
另外，考虑到制作工艺的实际效果，在上述图4所示结构的基础上，如图5所示，在源区电极12临近第一栅电极17一侧的栅介质层14上还可以包括第一金属块171，在第三栅电极15临近第一栅电极17一侧的绝缘介质层 16上还可以包括第二金属块172。其中，第一金属块171和第二金属块172 的材料与第一栅电极17的材料相同。
同理，在漏区电极13临近第二栅电极18一侧的栅介质层14上还可以包括第三金属块182，在第三栅电极15临近第二栅电极18一侧的绝缘介质层 16上还可以包括第四金属块181。其中，第三金属块182和第四金属块181 的材料与第二栅电极18的材料相同。
更进一步地，隧穿场效应晶体管还可以包括：第二钝化层102。参考图5，该第二钝化层102覆盖在形成第一栅电极17和第二栅电极18之后得到的结构上。该第二钝化层102用于隔绝空气，其厚度可大于或等于100纳米。
本实施例利用薄层黑磷制备隧穿场效应晶体管的沟道，使得该隧穿场效应晶体管具有较大的开态电流，可以很好地解决硅基TFET开态电流小的问题；同时，本发明实施例结合黑磷自身特点，提供一种静电掺杂结构，利用该静电掺杂结构可以通过外加电场的形式引入掺杂，形成高质量隧穿结，既避免了离子注入、离子激活等工艺，也解决了目前黑磷掺杂工艺还很不成熟的问题，从而提升隧穿场效应晶体管的性能。
以下说明本发明实施例中隧穿场效应晶体管的制备方法。
图6为本发明隧穿场效应晶体管的制备方法实施例一的流程图。如图6 所示，该隧穿场效应晶体管的制备方法包括：
S601、在衬底上形成沟道，该沟道的长度小于衬底的长度，该沟道所采用材料为薄层黑磷，薄层黑磷的厚度大于或等于2纳米，且薄层黑磷的厚度小于或等于30纳米。
S602、形成源区电极和漏区电极，沿衬底的长度方向，源区电极和漏区电极分别设置在衬底的两端，且源区电极和漏区电极各自一部分设置在衬底上，另一部分设置在沟道上。
S603、形成栅介质层，该栅介质层覆盖在衬底、沟道、源区电极与漏区电极的裸露部分。
S604、形成第一栅电极和第二栅电极，该第一栅电极设置在栅介质层上，且该第一栅电极与源区电极侧的栅介质层无缝连接，该第二栅电极设置在栅介质层上，且该第二栅电极与漏区电极侧的栅介质层无缝连接，第二栅电极与第一栅电极之间形成缝隙。
通过上述步骤得到如图1所示的隧穿场效应晶体管结构，其原理和功能类似，此处不再赘述。
图7为本发明隧穿场效应晶体管的制备方法实施例二的流程图。如图7 所示，该隧穿场效应晶体管的制备方法包括：
S701、在衬底上形成沟道，该沟道的长度小于衬底的长度，该沟道所采用材料为薄层黑磷，薄层黑磷的厚度大于或等于2纳米，且薄层黑磷的厚度小于或等于30纳米。
S702、形成源区电极和漏区电极，沿衬底的长度方向，源区电极和漏区电极分别设置在衬底的两端，且源区电极和漏区电极各自一部分设置在衬底上，另一部分设置在沟道上。
S703、形成栅介质层，该栅介质层覆盖在衬底、沟道、源区电极与漏区电极的裸露部分。
S704、形成第三栅电极，该第三栅电极设置在栅介质层上，位于源区电极与漏区电极之间的区域。
S705、形成绝缘介质层，覆盖在第三栅电极的裸露部分。
S706、形成第一栅电极和第二栅电极，该第一栅电极设置在栅介质层上，且该第一栅电极与源区电极侧的栅介质层及第三栅电极的绝缘介质层无缝连接，该第二栅电极设置在栅介质层上，且该第二栅电极与漏区电极侧的栅介质层及第三栅电极的绝缘介质层无缝连接。
通过上述步骤得到如图4所示的隧穿场效应晶体管结构，其原理和功能类似，此处不再赘述。
可选地，上述形成源区电极和漏区电极，可以包括：在衬底10上形成沟道11之后得到的结构上、除源区电极和漏区电极的位置，旋涂一层光刻胶 51，并曝光，得到如图8所示的结构；通过镀膜或溅射的方式形成源区电极 12和漏区电极13，并去除光刻胶，得到如图9所示的结构。其中，镀膜可以具体为热蒸发或电子束蒸发等工艺。
可选地，上述形成栅介质层，可以包括：在形成源区电极和漏区电极之后得到的结构上，通过原子层沉积形成栅介质层14，得到如图10所示的结构。
至于上述形成第一栅电极和第二栅电极，可以包括：在形成绝缘介质层之后得到的结构上、除第一栅电极和第二栅电极的位置，旋涂一层光刻胶，并曝光；通过镀膜和溅射的方式形成第一栅电极17和第二栅电极18，并去除光刻胶，得到如图1或图4所示的第一栅电极17和第二栅电极18。
进一步地，上述形成第三栅电极，可以包括：在形成栅介质层之后得到的结构上、除第三栅电极的位置，旋涂一层光刻胶，并曝光；通过镀膜和溅射的方式形成第三栅电极15，并去除光刻胶，得到如图11所示的结构。
其中，上述形成绝缘介质层，可以具体为：将形成第三栅电极之后得到的结构置于空气或臭氧中，形成绝缘介质层16，得到如图12所示的结构。
在上述基础上，该隧穿场效应晶体管的制备方法包括还可以包括：采用物理沉积或化学沉积的方法，在形成第一栅电极和第二栅电极之后得到的结构上制备第一钝化层，得到例如图3所示的结构。
或者，该隧穿场效应晶体管的制备方法包括还可以包括：采用物理沉积或化学沉积的方法，在形成绝缘介质层之后得到的结构上制备第二钝化层，得到例如图5所示的结构。
在图6所示实施例中，当源区电极所采用的材料为低功函数金属，且漏区电极所采用的材料为高功函数金属，第一栅电极所采用的材料为低功函数金属，第二栅电极和源区电极之间形成负偏压时，形成P型隧穿场效应晶体管。其中，第一栅电极对其下方沟道形成N型掺杂效果，第二栅电极对其下方沟道形成P型掺杂。
或者，当源区电极所采用的材料为高功函数金属，且漏区电极所采用的材料为低功函数金属，第一栅电极所采用的材料为高功函数金属，第二栅电极和源区电极之间形成正偏压时时，形成N型隧穿场效应晶体管。其中，第一栅电极对其下方沟道形成P型掺杂效果，第二栅电极对其下方沟道形成N 型掺杂。
在图7所示实施例中，源区电极所采用的材料可以为低功函数金属，漏区电极所采用的材料可以为高功函数金属，当在第一栅电极施加正电压，在第二栅电极施加负电压时，形成P型隧穿场效应晶体管；或者，源区电极所采用的材料可以为高功函数金属，漏区电极所采用的材料可以为低功函数金属，当在第一栅电极施加负电压，在第二栅电极施加正电压时，形成N型隧穿场效应晶体管。
可选地，在上述P型隧穿场效应晶体管中，第一栅电极所采用的材料为低功函数金属，可进一步加强第一栅电极对其下方沟道的N型掺杂效果；第二栅电极所采用的材料为高功函数金属，可进一步加强第二栅电极对其下方沟道的P型掺杂效果。
或者，在上述N型隧穿场效应晶体管中，第一栅电极所采用的材料为高功函数金属，以进一步加强第一栅电极对其下方沟道的N型掺杂效果；第二栅电极所采用的材料为低功函数金属，可进一步加强第二栅电极对其下方沟道的P型掺杂效果。
仿真实验
以下在相同条件下，对通过本发明实施例制备的如图5所示隧穿场效应晶体管(黑磷TFET)和硅基TFET进行仿真比对，得到如图13所示的仿真结果，其中，横轴表示第三栅电极和源区电极之间的电压VGS，单位：伏特(V)；纵轴表示单位沟道宽度下的漏区电极电流IDS，单位：安培/微米(A/μm)；T为温度，单位：开尔文(K)；VDS为漏区电极与源区电极之间的偏压，单位：伏特(V)。从图13中可以看出，相同条件下，通过本发明实施例制备的隧穿场效应晶体管的开态电流比硅基TFET的开态电流大一个量级左右。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种隧穿场效应晶体管，其特征在于，包括：
衬底；
沟道，设置在所述衬底之上，所述沟道的长度小于所述衬底的长度，所述沟道所采用材料为薄层黑磷，所述薄层黑磷的厚度大于或等于2纳米，且所述薄层黑磷的厚度小于或等于30纳米；
源区电极和漏区电极，沿所述衬底的长度方向，所述源区电极和所述漏区电极分别设置在所述衬底的两端，且，所述源区电极和所述漏区电极各自一部分设置在所述衬底上，另一部分设置在所述沟道上；
栅介质层，覆盖在所述衬底、所述沟道、所述源区电极与所述漏区电极的裸露部分；
第一栅电极，设置在所述栅介质层上，且与所述源区电极侧的栅介质层无缝连接；
第二栅电极，设置在所述栅介质层上，且与所述漏区电极侧的栅介质层无缝连接，所述第二栅电极与所述第一栅电极之间形成缝隙；
第三栅电极，设置在所述栅介质层上，位于所述源区电极与所述漏区电极之间的区域；
绝缘介质层，覆盖在所述第三栅电极的裸露部分；
其中，所述第一栅电极与所述第三栅电极侧的绝缘介质层无缝连接，所述第二栅电极与及所述第三栅电极侧的绝缘介质层无缝连接；
所述第三栅电极为主栅电极，用于控制所述沟道的开或关，所述第三栅电极的电压根据外加的开关指令实时改变；
所述第一栅电极和所述第二栅电极均为辅栅电极，用于控制各自下方沟道部分的掺杂，各自电压大小和极性保持固定。
2.根据权利要求1所述的隧穿场效应晶体管，其特征在于，
所述第二栅电极为主栅电极，用于控制所述沟道的开或关，所述第二栅电极的电压根据外加的开关指令实时改变；
所述第一栅电极为辅栅电极，用于控制所述第一栅电极下方沟道部分的掺杂。
3.根据权利要求2所述的隧穿场效应晶体管，其特征在于，
当所述源区电极所采用的材料为低功函数金属，且所述漏区电极所采用的材料为高功函数金属，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极和所述源区电极之间形成负偏压时，形成P型隧穿场效应晶体管；
或者，当所述源区电极所采用的材料为高功函数金属，且所述漏区电极所采用的材料为低功函数金属，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极和所述源区电极之间形成正偏压时，形成N型隧穿场效应晶体管。
4.根据权利要求1至3中任一项所述的隧穿场效应晶体管，其特征在于，还包括：
第一钝化层，覆盖在形成第一栅电极和第二栅电极之后得到的结构上。
5.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述第一栅电极的电压大小和所述第二栅电极的电压大小均介于-0.5伏特至0.5伏特之间。
6.根据权利要求1所述的隧穿场效应晶体管，其特征在于，
当所述源区电极所采用的材料为低功函数金属，且所述漏区电极所采用的材料为高功函数金属时，所述第一栅电极的电压极性为正极，所述第二栅电极的电压极性为负极，形成P型隧穿场效应晶体管；
或者，当所述源区电极所采用的材料为高功函数金属，且所述漏区电极所采用的材料为低功函数金属时，所述第一栅电极的电压极性为负极，所述第二栅电极的电压极性为正极，形成N型隧穿场效应晶体管。
7.根据权利要求6所述的隧穿场效应晶体管，其特征在于，
在所述P型隧穿场效应晶体管中，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极所采用的材料为高功函数金属；
或者，在所述N型隧穿场效应晶体管中，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极所采用的材料为低功函数金属。
8.根据权利要求5或6所述的隧穿场效应晶体管，其特征在于，
在所述源区电极临近所述第一栅电极一侧的栅介质层上还包括第一金属块，在所述第三栅电极临近所述第一栅电极一侧的绝缘介质层上还包括第二金属块，所述第一金属块和所述第二金属块的材料与所述第一栅电极的材料相同；
在所述漏区电极临近所述第二栅电极一侧的栅介质层上还包括第三金属块，在所述第三栅电极临近所述第二栅电极一侧的绝缘介质层上还包括第四金属块，所述第三金属块和所述第四金属块的材料与所述第二栅电极的材料相同。
9.根据权利要求5至7中任一项所述的隧穿场效应晶体管，其特征在于，还包括：
第二钝化层，覆盖在形成绝缘介质层之后得到的结构上。
10.一种隧穿场效应晶体管的制备方法，其特征在于，包括：
在衬底上形成沟道，所述沟道的长度小于所述衬底的长度，所述沟道所采用材料为薄层黑磷，所述薄层黑磷的厚度大于或等于2纳米，且所述薄层黑磷的厚度小于或等于30纳米；
形成源区电极和漏区电极，沿所述衬底的长度方向，所述源区电极和所述漏区电极分别设置在所述衬底的两端，且，所述源区电极和所述漏区电极各自一部分设置在所述衬底上，另一部分设置在所述沟道上；
形成栅介质层，所述栅介质层覆盖在所述衬底、所述沟道、所述源区电极与所述漏区电极的裸露部分；
形成第三栅电极，所述第三栅电极设置在所述栅介质层上，位于所述源区电极与所述漏区电极之间的区域；
形成绝缘介质层，覆盖在所述第三栅电极的裸露部分；
形成第一栅电极和第二栅电极，所述第一栅电极设置在所述栅介质层上，且所述第一栅电极与所述源区电极侧的栅介质层无缝连接，所述第二栅电极设置在所述栅介质层上，且所述第二栅电极与所述漏区电极侧的栅介质层无缝连接，所述第二栅电极与所述第一栅电极之间形成缝隙；
其中，所述第一栅电极与所述第三栅电极侧的绝缘介质层无缝连接，所述第二栅电极与及所述第三栅电极侧的绝缘介质层无缝连接；
所述第三栅电极为主栅电极，用于控制所述沟道的开或关，所述第三栅电极的电压根据外加的开关指令实时改变；
所述第一栅电极和所述第二栅电极均为辅栅电极，用于控制各自下方沟道部分的掺杂，各自电压大小和极性保持固定。
11.根据权利要求10所述的制备方法，其特征在于，所述形成源区电极和漏区电极，包括：
在衬底上形成沟道之后得到的结构上、除所述源区电极和所述漏区电极的位置，旋涂一层光刻胶，并曝光；
通过镀膜或溅射的方式形成所述源区电极和所述漏区电极，并去除所述光刻胶。
12.根据权利要求10或11所述的制备方法，其特征在于，所述形成栅介质层，包括：
在形成源区电极和漏区电极之后得到的结构上，通过原子层沉积形成所述栅介质层。
13.根据权利要求10至12中任一项所述的制备方法，其特征在于，所述形成第一栅电极和第二栅电极，包括：
在形成绝缘介质层之后得到的结构上、除所述第一栅电极和所述第二栅电极的位置，旋涂一层光刻胶，并曝光；
通过镀膜和溅射的方式形成所述第一栅电极和所述第二栅电极，并去除所述光刻胶。
14.根据权利要求10至13中任一项所述的制备方法，其特征在于，还包括：
采用物理沉积或化学沉积的方法，在形成第一栅电极和第二栅电极之后得到的结构上制备第一钝化层。
15.根据权利要求10至14中任一项所述的制备方法，其特征在于，
当所述源区电极所采用的材料为低功函数金属，且所述漏区电极所采用的材料为高功函数金属，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极和所述源区电极之间形成负偏压时，形成P型隧穿场效应晶体管；
或者，当所述源区电极所采用的材料为高功函数金属，且所述漏区电极所采用的材料为低功函数金属，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极和所述源区电极之间形成正偏压时，形成N型隧穿场效应晶体管。
16.根据权利要求10所述的制备方法，其特征在于，所述形成第三栅电极，包括：
在形成栅介质层之后得到的结构上、除所述第三栅电极的位置，旋涂一层光刻胶，并曝光；
通过镀膜和溅射的方式形成所述第三栅电极，并去除所述光刻胶。
17.根据权利要求10或16所述的制备方法，其特征在于，所述形成绝缘介质层，包括：
将形成第三栅电极之后得到的结构置于空气或臭氧中，形成所述绝缘介质层。
18.根据权利要求10和16-17中任一项所述的制备方法，其特征在于，所述形成绝缘介质层之后，还包括：
采用物理沉积或化学沉积的方法，在形成绝缘介质层之后得到的结构上制备第二钝化层。
19.根据权利要求10和16-18中任一项所述的制备方法，其特征在于，
所述源区电极所采用的材料为低功函数金属，所述漏区电极所采用的材料为高功函数金属，当在所述第一栅电极施加正电压，在所述第二栅电极施加负电压时，形成P型隧穿场效应晶体管；
或者，所述源区电极所采用的材料为高功函数金属，所述漏区电极所采用的材料为低功函数金属，当在所述第一栅电极施加负电压，在所述第二栅电极施加正电压时，形成N型隧穿场效应晶体管。
20.根据权利要求19所述的制备方法，其特征在于，
在所述P型隧穿场效应晶体管中，所述第一栅电极所采用的材料为低功函数金属，所述第二栅电极所采用的材料为高功函数金属；
或者，在所述N型隧穿场效应晶体管中，所述第一栅电极所采用的材料为高功函数金属，所述第二栅电极所采用的材料为低功函数金属。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2016/090381 WO2018014170A1 (zh) | 2016-07-19 | 2016-07-19 | 隧穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109417095A CN109417095A (zh) | 2019-03-01 |
| CN109417095B true CN109417095B (zh) | 2021-10-15 |
Family
ID=60991714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680087573.XA Active CN109417095B (zh) | 2016-07-19 | 2016-07-19 | 隧穿场效应晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109417095B (zh) |
| WO (1) | WO2018014170A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003892B (zh) * | 2018-07-24 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| KR102093141B1 (ko) * | 2019-07-17 | 2020-03-26 | 한국과학기술원 | 자연 헤테로 접합 터널 전계 효과 트랜지스터 |
| CN111640673A (zh) * | 2020-04-29 | 2020-09-08 | 中国科学院微电子研究所 | 一种双栅薄膜晶体管及其制作方法 |
| CN113793871B (zh) * | 2021-08-31 | 2023-09-12 | 沈阳工业大学 | 低导通电阻可重构计算芯片用晶体管及制造方法 |
| CN116864522A (zh) * | 2022-03-27 | 2023-10-10 | 北京大学 | 一种具有自偏栅结构的互补型隧穿晶体管及其制备方法 |
| CN116995127B (zh) * | 2023-09-26 | 2024-03-12 | 国科大杭州高等研究院 | 一种可调控的黑砷场效应管、光电探测器及其应用 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169901A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102623351A (zh) * | 2012-04-16 | 2012-08-01 | 清华大学 | 一种增强隧道穿透场效应晶体管 |
| KR101286707B1 (ko) * | 2012-05-17 | 2013-07-16 | 서강대학교산학협력단 | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 |
| CN103268889A (zh) * | 2013-05-23 | 2013-08-28 | 清华大学 | 一种无结型横向隧穿场效应晶体管 |
| CN104078508A (zh) * | 2014-06-13 | 2014-10-01 | 上海交通大学 | 一种基于二维半导体晶体的栅控pn结 |
| CN104192835A (zh) * | 2014-09-12 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 一种石墨烯闪存存储器的制备方法 |
| CN105742345A (zh) * | 2016-03-09 | 2016-07-06 | 复旦大学 | 一种隧穿场效应晶体管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196689A (ja) * | 1992-12-25 | 1994-07-15 | Fujitsu Ltd | 絶縁ゲート電界効果半導体装置およびその製造方法 |
| JP2007158148A (ja) * | 2005-12-07 | 2007-06-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN102169900B (zh) * | 2011-03-01 | 2013-03-27 | 清华大学 | 基于异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN104779292B (zh) * | 2015-03-23 | 2018-01-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
-
2016
- 2016-07-19 WO PCT/CN2016/090381 patent/WO2018014170A1/zh active Application Filing
- 2016-07-19 CN CN201680087573.XA patent/CN109417095B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169901A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102623351A (zh) * | 2012-04-16 | 2012-08-01 | 清华大学 | 一种增强隧道穿透场效应晶体管 |
| KR101286707B1 (ko) * | 2012-05-17 | 2013-07-16 | 서강대학교산학협력단 | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 |
| CN103268889A (zh) * | 2013-05-23 | 2013-08-28 | 清华大学 | 一种无结型横向隧穿场效应晶体管 |
| CN104078508A (zh) * | 2014-06-13 | 2014-10-01 | 上海交通大学 | 一种基于二维半导体晶体的栅控pn结 |
| CN104192835A (zh) * | 2014-09-12 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 一种石墨烯闪存存储器的制备方法 |
| CN105742345A (zh) * | 2016-03-09 | 2016-07-06 | 复旦大学 | 一种隧穿场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018014170A1 (zh) | 2018-01-25 |
| CN109417095A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109417095B (zh) | 隧穿场效应晶体管及其制备方法 | |
| EP2887398B1 (en) | A bilayer graphene tunneling field effect transistor | |
| US9064777B2 (en) | Graphene switching device having tunable barrier | |
| US9136336B2 (en) | Inverter logic devices including graphene field effect transistor having tunable barrier | |
| CN105374867A (zh) | 常关闭型化合物半导体隧道晶体管 | |
| KR101919148B1 (ko) | 소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법 | |
| US20150137074A1 (en) | Graphene device including separated junction contacts and method of manufacturing the same | |
| US11437482B2 (en) | Field effect transistor, method of fabricating field effect transistor, and electronic device | |
| CN105742291A (zh) | 一种浮栅存储器及其制备和控制方法 | |
| US9318556B2 (en) | Graphene transistor having tunable barrier | |
| KR102093141B1 (ko) | 자연 헤테로 접합 터널 전계 효과 트랜지스터 | |
| US11309425B2 (en) | Field effect transistor having source control electrode, manufacturing method thereof and electronic device | |
| CN112292762B (zh) | 隧穿场效应晶体管 | |
| CN107342320B (zh) | 无结型隧穿场效应晶体管及制备方法 | |
| JPH07211913A (ja) | 半導体装置及びその製造方法 | |
| US11522076B2 (en) | Field effect transistor, method of fabricating field effect transistor, and electronic device | |
| CN209929315U (zh) | 一种亚微米异质结构的薄膜晶体管 | |
| JP2000068291A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2013162047A (ja) | １０年以上ノーマリーオフを実現できる酸化物半導体を用いた電界効果トランジスタ | |
| JPS62209864A (ja) | 半導体装置 | |
| JPH08148670A (ja) | 半導体装置 | |
| JPH0233936A (ja) | 接合型電界効果トランジスタ | |
| JPH03257932A (ja) | 半導体装置 | |
| JPH0129074B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |