CN209929315U - 一种亚微米异质结构的薄膜晶体管 - Google Patents

Abstract

本实用新型涉及半导体技术领域，更具体地，涉及一种亚微米异质结构的薄膜晶体管，包括有衬底及与衬底连接的栅极，衬底及栅极连接绝缘层，绝缘层连接有源层，有源层连接源漏极金属层，其中，有源层为亚微米间隙层覆盖材料后形成的周期性异质结构。本实用新型的晶体管通过栅极调控，可以增大晶体管的开电流，降低晶体管的关电流，提高晶体管性能。

Description

一种亚微米异质结构的薄膜晶体管

技术领域

本实用新型涉及半导体技术领域，更具体地，涉及一种亚微米异质结构的薄膜晶体管。

背景技术

薄膜晶体管(TFTs)和场效应晶体管(FETs)是构建功能电子电路和探索传输物理学的基本单元。在传统的TFTs或FETs中，均匀的半导体膜层限制了电流大小、开关比、探测灵敏度以及传输物理等性能，在这种情况下，晶体管性能的提升往往需要寻找新的材料，而已发掘材料的潜力很难进一步提升。

近些年来，新型的近场光刻技术被报道，通过该技术，能够对特定材料实现亚微米级别可控条纹间隙结构的图案化。基于近场光刻技术，开发具有亚微米异质结构的TFTs，通过简并材料与非简并材料形成周期性异质结有源层，通过栅极调控，可以增大晶体管的开电流，降低晶体管的关电流。

实用新型内容

本实用新型为克服上述现有技术所述的至少一种缺陷，提供一种亚微米异质结构的薄膜晶体管，晶体管具有周期性异质结的有源层，通过栅极调控，可以增大晶体管的开电流，降低晶体管的关电流，提高晶体管性能。

为解决上述技术问题，本实用新型采用的技术方案是：一种亚微米异质结构的薄膜晶体管，包括有衬底及与衬底连接的栅极，衬底及栅极连接绝缘层，绝缘层连接有源层，有源层连接源漏极金属层，其中，有源层为亚微米间隙层覆盖材料后形成的周期性异质结构。

本方案中，薄膜晶体管的衬底与栅极连接，绝缘层与衬底及栅极连接，绝缘层与有源层连接，源漏极金属层与有源层连接，有源层为周期性异质结构，周期性异质结构为亚微米间隙层覆盖材料后形成的，通过栅极调控，可以增大晶体管的开电流，降低晶体管的关电流，极高的提升了器件性能。

在一个实施方式中，绝缘层为氧化绝缘层或聚合物绝缘层。

在一个实施方式中，有源层是简并材料形成的亚微米间隙层填充覆盖非简并半导体材料形成的周期性异质结构。

优选地，简并材料包括但不局限于InSnO，所述非简并半导体材料包括但不局限于InGaZnO、GaSnO。

源漏极金属层包括但不限于Mo、Al，所述衬底的材料包括但不限于Si、玻璃、柔性基板。

衬底为Si时，衬底与绝缘层直接连接。

衬底为玻璃或柔性衬底时，衬底上沉积一层栅电极，栅电极包括但不限于Cr/Au、Al、Mo。

本实用新型与现有技术相比，具有以下特点：

本实用新型通过近场光刻技术图案化简并材料膜，形成亚微米间隙条纹结构，再溅射非简并半导体膜填充覆盖亚微米间隙层的间隙构成有源层，应用在晶体管结构上，形成亚微米级和周期性简并掺杂异质结氧化物薄膜晶体管，具有高开关比的特点。本实用新型与传统均匀半导体薄膜晶体管相比，具有亚微米级和周期性简并掺杂异质结氧化物薄膜晶体管具有栅极调控非简并半导体膜载流子浓度，阻碍或连接亚微米间隙层的条纹间电子传输，通过周期性异质结构，抑制关电流，增大开电流的特点，可以极大提高晶体管开关比、跨导、迁移率。本方案验证了在TFTs或FETs中制作各种亚微米结构或界面的可行性，并显著扩大了多功能TFTs或FETs的研究范围。

附图说明

图1是本实用新型实施例中近场光刻技术原理。

图2是本实用新型实施例中晶体管器件结构及SEM图像。

图3是本实用新型实施例中晶体管测量特性。

具体实施方式

附图仅用于示例性说明，不能理解为对本实用新型的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本实用新型的限制。

本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

实施例1：

本实用新型提供一种亚微米异质结构的薄膜晶体管，薄膜晶体管包括有衬底及与衬底连接的栅极，衬底及栅极连接绝缘层，绝缘层连接有源层，有源层连接源漏极金属层。

本实施例中，有源层是简并材料形成的亚微米间隙层填充覆盖非简并半导体材料形成的周期性异质结构，简并材料为InSnO，还可以为PEDOT:PSS，只要材料导电率够高，无机材料、有机材料均可。

非简并半导体材料为InGaZnO、GaSnO中的一种，还可以为C8-BTBT或P3HT，只要是非简并类的有机半导体材料均可。

源漏极金属层为Mo、Al中的一种，还可以为Au，根据半导体材料功函数选择合适的S/D电极。

衬底的材料为Si时，衬底与绝缘层直接连接，绝缘层为氧化绝缘层或聚合物绝缘层。

当衬底为玻璃或柔性衬底时，衬底上沉积一层栅电极，栅电极为Cr/Au、Al、Mo中的一种，还可以为Ti，同时理论上能做电极的金属都可以。

本实施例中，亚微米间隙层的沟道间隙为200nm～3um，使用非简并半导体膜填充亚微米间隙层的沟道间隙，与简并材料产生平行源漏极方向的周期性异质结，在源极与漏极之间建立电流通路。

在V_G<V_TH时，非简并半导体膜的电子浓度低，形成空间电荷区，在简并/非简并界面附近诱导内建电场，阻碍电子输运，周期性异质结构，进一步降低关电流；在V_G>V_TH时，非简并半导体中载流子浓度增加，形成亚微米间隙层的条纹间的电子传输通道，周期性异质结构，进一步提升开电流。因此，源漏极电流主要通过栅极调控非简并半导体膜实现。

源漏极电流主要通过栅极调控非简并半导体膜实现，所以沟道长度或非简并半导体膜填充间隙距离等的改变，栅极对其调控也随之改变。

如图3所示为亚微米异质结构薄膜晶体管转移特性、输出特性、迁移率等和普通非亚微米异质结构薄膜晶体管的对比，从图中可以看出亚微米异质结构晶体管相比于普通晶体管，最大电流、开关比、迁移率都显著提升。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。

Claims (7)

1.一种亚微米异质结构的薄膜晶体管，衬底及与衬底连接的栅极，所述衬底及栅极连接绝缘层，所述绝缘层连接有源层，所述的有源层连接源漏极金属层，其特征在于，所述有源层为亚微米间隙层覆盖材料后形成的周期性异质结构。

2.根据权利要求1所述的亚微米异质结构的薄膜晶体管，其特征在于，所述绝缘层为氧化绝缘层或聚合物绝缘层。

3.根据权利要求1所述的亚微米异质结构的薄膜晶体管，其特征在于，所述有源层是简并材料形成的亚微米间隙层填充覆盖非简并半导体材料形成的周期性异质结构。

4.根据权利要求3所述的亚微米异质结构的薄膜晶体管，其特征在于，所述简并材料包括但不局限于InSnO，所述非简并半导体材料包括但不局限于InGaZnO、GaSnO。

5.根据权利要求1所述的亚微米异质结构的薄膜晶体管，其特征在于，所述源漏极金属层包括但不限于Mo、Al，所述衬底的材料包括但不限于Si、玻璃、柔性基板。

6.根据权利要求5所述的亚微米异质结构的薄膜晶体管，其特征在于，所述衬底为Si，衬底直接连接所述绝缘层。

7.根据权利要求5所述的亚微米异质结构的薄膜晶体管，其特征在于，所述衬底为玻璃或柔性衬底，所述衬底上沉积一层栅电极，栅电极包括但不限于Cr/Au、Al、Mo。

Images