JPS62209864A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62209864A JPS62209864A JP5281086A JP5281086A JPS62209864A JP S62209864 A JPS62209864 A JP S62209864A JP 5281086 A JP5281086 A JP 5281086A JP 5281086 A JP5281086 A JP 5281086A JP S62209864 A JPS62209864 A JP S62209864A
- Authority
- JP
- Japan
- Prior art keywords
- band
- inas
- level
- gasb
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 15
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 14
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical group [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 claims 1
- 229910005542 GaSb Inorganic materials 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 abstract description 12
- 230000007704 transition Effects 0.000 abstract description 9
- 125000005842 heteroatom Chemical group 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ヘテロ接合を形成する一方の半導体の価電子帯が、他方
の半導体の導電体よりエネルギが大である場合には、そ
のペテロ接合界面に２次元の電子と正孔が蓄積すること
を利用し、ヘテロ接合に近接して設けた制御電極の印可
電圧によって該２次元エネルギ準位を変化させ、電子／
正孔遷移電流の発生を制御する高速スイッチング素子が
提供される。本発明の素子は液体窒素温度あるいはそれ
以下の温度で効果的に動作する。
の半導体の導電体よりエネルギが大である場合には、そ
のペテロ接合界面に２次元の電子と正孔が蓄積すること
を利用し、ヘテロ接合に近接して設けた制御電極の印可
電圧によって該２次元エネルギ準位を変化させ、電子／
正孔遷移電流の発生を制御する高速スイッチング素子が
提供される。本発明の素子は液体窒素温度あるいはそれ
以下の温度で効果的に動作する。
本発明は高速動作する半導体スイッチング素子に関わり
、特にヘテロ接合を構成する２種の半導体材料のバンド
構造が特定の条件を満たす場合、該ヘテロ接合に近接し
て設けられた制御電極に印可する電圧によって電子と正
孔の遷移電流を制御するスイッチング素子に関わる。
、特にヘテロ接合を構成する２種の半導体材料のバンド
構造が特定の条件を満たす場合、該ヘテロ接合に近接し
て設けられた制御電極に印可する電圧によって電子と正
孔の遷移電流を制御するスイッチング素子に関わる。
従来、高速に作動するスイッチング素子とじてＧａＡｓ
ＦＥＴが知られている。このＦＥＴの動作は、ゲート電
圧によってチャネル領域の空乏層幅を変化させ、変化分
の空乏層中の電荷量に相当する電流を変化させるもので
あるため、そのスイッチング速度は空乏層の容量とチャ
ネル抵抗で定まる時定数に制限される。
ＦＥＴが知られている。このＦＥＴの動作は、ゲート電
圧によってチャネル領域の空乏層幅を変化させ、変化分
の空乏層中の電荷量に相当する電流を変化させるもので
あるため、そのスイッチング速度は空乏層の容量とチャ
ネル抵抗で定まる時定数に制限される。
これは、制御対象の電流値を大きくしようとすれば空乏
層容量も大になるので動作速度が低下することは避けら
れず、動作速度を上げようとすると電流増幅率は大きく
出来ないことを意味する。
層容量も大になるので動作速度が低下することは避けら
れず、動作速度を上げようとすると電流増幅率は大きく
出来ないことを意味する。
従って、より高速のスイッチング素子を実現するには、
従来の素子を改善するだけでは十分でなく、動作の異な
る素子を開発することも必要である。
従来の素子を改善するだけでは十分でなく、動作の異な
る素子を開発することも必要である。
本発明の先行技術として、ＧａＡｓＦＥＴや高電子移動
度トランジスタ等が挙げられるが、本発明の素子はこれ
等の素子とは構造および動作が異なるものである。
度トランジスタ等が挙げられるが、本発明の素子はこれ
等の素子とは構造および動作が異なるものである。
従来知られている高速スイッチング素子は、上に述べた
ように、容量を介して制御するものであるため時定数の
制約を受け、高速化に限界がある。
ように、容量を介して制御するものであるため時定数の
制約を受け、高速化に限界がある。
本発明の目的は、ヘテロ接合界面に存在する電子と正孔
の２次元エネルギ準位を変化させて電子／正孔の遷移電
流を制御する電子装置を具現することにより、時定数の
制約を受けない高速スイッチング素子を提供することで
ある。
の２次元エネルギ準位を変化させて電子／正孔の遷移電
流を制御する電子装置を具現することにより、時定数の
制約を受けない高速スイッチング素子を提供することで
ある。
上記目的は特許請求の範囲第１項或いは第２項に記され
た構成を持つ本発明の素子によって達成されるものであ
るが、これをより具体的に例示すると、ＧａＳｂとＩｎ
Ａｓのヘテロ接合に近接してショットキ接合のゲート電
極を設け、ヘテロ接合界面に蓄積した２次元電子及び２
次元正孔のエネルギ準位をゲート電圧によって変化させ
て、共鳴遷移電流の発生を制御する高速スイッチング素
子である。
た構成を持つ本発明の素子によって達成されるものであ
るが、これをより具体的に例示すると、ＧａＳｂとＩｎ
Ａｓのヘテロ接合に近接してショットキ接合のゲート電
極を設け、ヘテロ接合界面に蓄積した２次元電子及び２
次元正孔のエネルギ準位をゲート電圧によって変化させ
て、共鳴遷移電流の発生を制御する高速スイッチング素
子である。
［作 用〕
ペテロ接合近傍で湾曲しているエネルギバンドの曲率は
、ゲート電極に印加される電圧によって変化し、ＧａＳ
ｂの価電子帯のスパイク部に蓄積された正孔のエネルギ
準位と、ＩｎＡｓの価電子帯のスパイク部に蓄積された
電子のエネルギ準位が一致すると共鳴遷移電流が流れ、
不一致の場合は流れないので、ゲート電圧による電流の
スイッチングが行われる。このスイッチング動作には静
電容量は関与しないので高速である。
、ゲート電極に印加される電圧によって変化し、ＧａＳ
ｂの価電子帯のスパイク部に蓄積された正孔のエネルギ
準位と、ＩｎＡｓの価電子帯のスパイク部に蓄積された
電子のエネルギ準位が一致すると共鳴遷移電流が流れ、
不一致の場合は流れないので、ゲート電圧による電流の
スイッチングが行われる。このスイッチング動作には静
電容量は関与しないので高速である。
第１図に本発明の実施例の断面構造を模式的に示す。
図の１は（１；ａｓｂ単結晶、２はＩｎＡｓ単結晶で、
ヘテロ接合を形成している部分は共に不純物を殆ど含有
しない真性半導体であり、ドレイン電極３はイオン注入
によってｐ型不純物、例えばＢｅがドープされたｐ″領
域４に形成され、ソース電極５はｈ型不純物、例えばＳ
ｉがドープされたｎ″領域６に形成されている。
ヘテロ接合を形成している部分は共に不純物を殆ど含有
しない真性半導体であり、ドレイン電極３はイオン注入
によってｐ型不純物、例えばＢｅがドープされたｐ″領
域４に形成され、ソース電極５はｈ型不純物、例えばＳ
ｉがドープされたｎ″領域６に形成されている。
これ等２種の半導体単結晶は、素子の動作に関与する部
分だけが必要なので、図には明示されてい゛ないが、Ｇ
ａＡｓ基板上にエピタキシャル成長させた構造でよく、
その厚さはＩｎＡｓ単結晶が４０００人、ｃａｓｂ＊結
晶が１０００人といった値である。
分だけが必要なので、図には明示されてい゛ないが、Ｇ
ａＡｓ基板上にエピタキシャル成長させた構造でよく、
その厚さはＩｎＡｓ単結晶が４０００人、ｃａｓｂ＊結
晶が１０００人といった値である。
ＧａＳｂ単結晶の動作領域に相当する部分表面にタング
ステンシリサイド（ＷＳｉ）のゲート電極７が設けられ
ており、該電極はＧａＳｂ層との間にショットキバリヤ
を形成している。ソース、ドレインとゲート間の距離は
小であることが望ましいが、これは製造方法との関連で
定まる値であり、ここでは取り上げない。
ステンシリサイド（ＷＳｉ）のゲート電極７が設けられ
ており、該電極はＧａＳｂ層との間にショットキバリヤ
を形成している。ソース、ドレインとゲート間の距離は
小であることが望ましいが、これは製造方法との関連で
定まる値であり、ここでは取り上げない。
また、本実施例ではソース部分のＧａＳｂ層を除去して
ｎ°型ソース領域を形成しているが、ＧａＳｂ層を残し
たままｎ型不純物を導入し、ＧａＳｂ層表面にソース電
極を形成しても、同様の特性を持つ素子が得られる。
ｎ°型ソース領域を形成しているが、ＧａＳｂ層を残し
たままｎ型不純物を導入し、ＧａＳｂ層表面にソース電
極を形成しても、同様の特性を持つ素子が得られる。
該素子の動作は次のように理解される。
第２図に真性半導体であるＧａＳｂと［ｎＡｓのエネル
ギハンドモデルが示されている。真空準位Ｅ０を基準に
した伝導帯の底の準位Ｅｃ５価電子帯の上端の準位Ｅｖ
は、夫々図示のような位置関係にあるが、注目すべきは
Ｇａｒｂの価電子帯の上端の準位ＥｖがＩｎＡｓの伝導
帯の底の準位Ｅｃよりも高レベルにあるという点である
。
ギハンドモデルが示されている。真空準位Ｅ０を基準に
した伝導帯の底の準位Ｅｃ５価電子帯の上端の準位Ｅｖ
は、夫々図示のような位置関係にあるが、注目すべきは
Ｇａｒｂの価電子帯の上端の準位ＥｖがＩｎＡｓの伝導
帯の底の準位Ｅｃよりも高レベルにあるという点である
。
エネルギバンドがこのような相対位置関係にある２種の
材料で形成された上記の素子では、ゲート電極からヘテ
ロ接合を越えてＩｎＡｓ層に至る部分のバンド構造は第
３図のようになる。
材料で形成された上記の素子では、ゲート電極からヘテ
ロ接合を越えてＩｎＡｓ層に至る部分のバンド構造は第
３図のようになる。
即ち、ゲート電極／ＧａＳｂ界面ではシシットキバリャ
が存在するのでＥｃ、Ｅ、とも僅かに上方に湾曲し、Ｇ
ａＳｂ／ＩｎＡｓヘテロ接合近傍ではＧａＳｂのバンド
は上方に、Ｉ ｎＡｓのバンドは下方に、いずれも大き
く湾曲している。
が存在するのでＥｃ、Ｅ、とも僅かに上方に湾曲し、Ｇ
ａＳｂ／ＩｎＡｓヘテロ接合近傍ではＧａＳｂのバンド
は上方に、Ｉ ｎＡｓのバンドは下方に、いずれも大き
く湾曲している。
このようなヘテロ接合では接合界面のポテンシャル井戸
に２次元の電子と正孔が蓄積する。バンドモデルで表す
と、ＧａＳｂの価電子帯のスパイク部にはＥｈのレベル
に正孔が蓄積され、Ｉ ｎＡｓの伝導帯のスパイク部に
はＥａのレベルに電子が蓄積される。この部分を取り出
して拡大したものが第４図である。
に２次元の電子と正孔が蓄積する。バンドモデルで表す
と、ＧａＳｂの価電子帯のスパイク部にはＥｈのレベル
に正孔が蓄積され、Ｉ ｎＡｓの伝導帯のスパイク部に
はＥａのレベルに電子が蓄積される。この部分を取り出
して拡大したものが第４図である。
通常この２つのレベルは異なった値であり、画部分に蓄
積された正孔と電子が再結合することはなく、ヘテロ接
合を通過する電流は流れない。しかし、このＥ’、Ｅ”
はゲート電圧■。に従って変化するので、Ｖ、＝Ｖ、な
る特定の電圧が印加されると、ＥｂとＥ・のレベルが一
致し、共鳴遷移電流が流れる。
積された正孔と電子が再結合することはなく、ヘテロ接
合を通過する電流は流れない。しかし、このＥ’、Ｅ”
はゲート電圧■。に従って変化するので、Ｖ、＝Ｖ、な
る特定の電圧が印加されると、ＥｂとＥ・のレベルが一
致し、共鳴遷移電流が流れる。
Ｅ’、Ｅ”の変化は、ゲート電圧Ｖ、に従ってバンドの
曲がり方が変化し、そこに蓄積された正孔や電子の深さ
が変化するものと理解することができる。■ｏはヘテロ
接合とゲート電極間の距離によってもその値が異なるが
、ソースに対し正の値として存在する。
曲がり方が変化し、そこに蓄積された正孔や電子の深さ
が変化するものと理解することができる。■ｏはヘテロ
接合とゲート電極間の距離によってもその値が異なるが
、ソースに対し正の値として存在する。
即ち、Ｖｃ ＝Ｖｃ／≠■、の制御によって素子のドレ
イン電流がスイッチされることになるが、この場合の電
流の制御は２次元のエネルギ準位を変化させるだけであ
り、空乏層電荷には無関係なので、被制御電流を大にし
ても動作が遅くなることはなく、素子は高速に作動する
。
イン電流がスイッチされることになるが、この場合の電
流の制御は２次元のエネルギ準位を変化させるだけであ
り、空乏層電荷には無関係なので、被制御電流を大にし
ても動作が遅くなることはなく、素子は高速に作動する
。
第４図ではＥ’、Ｅ＠とも明確なレベルとして表現され
ているが、これは素子の温度が十分に低い場合である。
ているが、これは素子の温度が十分に低い場合である。
素子温度が上昇するとこのレベルが不明確になり、リー
ク電流が生じてスイッチング動作も不明確になるので、
例えば液体窒素温度に冷却して動作させることになる。
ク電流が生じてスイッチング動作も不明確になるので、
例えば液体窒素温度に冷却して動作させることになる。
以上の説明では電流端子をソース、ドレインと呼称した
が、これは便宜的なもので、本質的には単なるオーミッ
ク電極である。また、ヘテロ接合を構成するｍ層の順は
第１図と反対であってもよく、ヘテロ接合界面に１００
人程度の薄い半導体層を挟むことによって電子／正孔の
結合確率を減らし、リーク電流を減らすようにしても良
い。
が、これは便宜的なもので、本質的には単なるオーミッ
ク電極である。また、ヘテロ接合を構成するｍ層の順は
第１図と反対であってもよく、ヘテロ接合界面に１００
人程度の薄い半導体層を挟むことによって電子／正孔の
結合確率を減らし、リーク電流を減らすようにしても良
い。
以上説明したように、本発明の素子はヘテロ接合部にお
ける共鳴遷移電流の発生を制御して電流をスイッチする
ものであり、空乏層電荷には無関係に動作するので高速
スイッチングが可能である。
ける共鳴遷移電流の発生を制御して電流をスイッチする
ものであり、空乏層電荷には無関係に動作するので高速
スイッチングが可能である。
第１図は本発明実施例の素子の構造を示す模式第２図は
Ｇａｒｂ、ＩｎＡｓのエネルギバンド構造を示す図、 第３図は本発明実施例の素子のエネルギバンド構造を示
す図、 第４図は第３図のバンド構造の細部を示す図である。 図において、 １はＧａｒｂ単結晶、 ２はＩｎＡｓ単結晶、 ３はドレイン電極、 ４はｐ″領域 ５はソース電極、 ６はｎ３領域、
Ｇａｒｂ、ＩｎＡｓのエネルギバンド構造を示す図、 第３図は本発明実施例の素子のエネルギバンド構造を示
す図、 第４図は第３図のバンド構造の細部を示す図である。 図において、 １はＧａｒｂ単結晶、 ２はＩｎＡｓ単結晶、 ３はドレイン電極、 ４はｐ″領域 ５はソース電極、 ６はｎ３領域、
Claims (2)
- （１）夫々に電流供給用の電極が設けられた第１の半導
体（１）と第２の半導体（２）でヘテロ接合が形成され
ており、 前記第１の半導体の価電子帯の上端のエネルギ準位は前
記第２の半導体の伝導帯の底のエネルギ準位よりも高く
、 印加する電圧によって前記ヘテロ接合部の２次元エネル
ギ準位を変化させるように配設された制御電極（７）を
備えて成ることを特徴とする半導体装置。 - （２）前記第１の半導体がアンチモン化ガリウムであり
、前記第２の半導体が砒化インジウムであり、前記制御
電極が、前記ヘテロ接合面にほゞ平行に設けられたショ
ットキ接合電極であることを特徴とする特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281086A JPS62209864A (ja) | 1986-03-11 | 1986-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281086A JPS62209864A (ja) | 1986-03-11 | 1986-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209864A true JPS62209864A (ja) | 1987-09-16 |
Family
ID=12925199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5281086A Pending JPS62209864A (ja) | 1986-03-11 | 1986-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449922A (en) * | 1994-05-03 | 1995-09-12 | Motorola, Inc. | Bipolar heterojunction diode |
| US5705827A (en) * | 1991-12-25 | 1998-01-06 | Nec Corporation | Tunnel transistor and method of manufacturing same |
| EP2382667A2 (en) * | 2008-12-30 | 2011-11-02 | Intel Corporation | Tunnel field effect transistor and method of manufacturing same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726473A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
| JPS5984475A (ja) * | 1982-11-05 | 1984-05-16 | Hitachi Ltd | 電界効果型トランジスタ |
| JPS62194677A (ja) * | 1986-02-20 | 1987-08-27 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-03-11 JP JP5281086A patent/JPS62209864A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726473A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
| JPS5984475A (ja) * | 1982-11-05 | 1984-05-16 | Hitachi Ltd | 電界効果型トランジスタ |
| JPS62194677A (ja) * | 1986-02-20 | 1987-08-27 | Fujitsu Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705827A (en) * | 1991-12-25 | 1998-01-06 | Nec Corporation | Tunnel transistor and method of manufacturing same |
| US5449922A (en) * | 1994-05-03 | 1995-09-12 | Motorola, Inc. | Bipolar heterojunction diode |
| EP2382667A2 (en) * | 2008-12-30 | 2011-11-02 | Intel Corporation | Tunnel field effect transistor and method of manufacturing same |
| EP2382667A4 (en) * | 2008-12-30 | 2014-01-15 | Intel Corp | TUNNEL FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806998A (en) | Heterojunction and dual channel semiconductor field effect transistor or negative transconductive device | |
| US8669591B2 (en) | E-mode HFET device | |
| CN103296079B (zh) | 常关闭型化合物半导体隧道晶体管 | |
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| US9608092B2 (en) | Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| JP2001060684A (ja) | 半導体装置 | |
| JPH0624208B2 (ja) | 半導体装置 | |
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| JP2010016089A (ja) | 電界効果トランジスタ、その製造方法、及び半導体装置 | |
| EP0449620B1 (en) | Semiconductor devices having a silicon/silicon-germanium heterostructure and methods of making the same | |
| JPH084138B2 (ja) | 半導体装置 | |
| JPS62209864A (ja) | 半導体装置 | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| KR950007361B1 (ko) | 전계효과트랜지스터 | |
| US4774555A (en) | Power hemt structure | |
| EP1083608B1 (en) | Field-effect semiconductor device | |
| EP0283878A1 (en) | Field effect transistor | |
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20240063256A1 (en) | Semiconductor device and method for fabricating same | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH02330A (ja) | 電界効果トランジスタ | |
| JPH0513462A (ja) | 化合物半導体構造 |