JPS62194677A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62194677A
JPS62194677A JP3627686A JP3627686A JPS62194677A JP S62194677 A JPS62194677 A JP S62194677A JP 3627686 A JP3627686 A JP 3627686A JP 3627686 A JP3627686 A JP 3627686A JP S62194677 A JPS62194677 A JP S62194677A
Authority
JP
Japan
Prior art keywords
level
dimensional
electrons
semiconductor layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3627686A
Other languages
English (en)
Inventor
Kazukiyo Tsunenobu
和清 常信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3627686A priority Critical patent/JPS62194677A/ja
Publication of JPS62194677A publication Critical patent/JPS62194677A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明はヘテロ接合電界効果トランジスタにかかり、 ヘテロ接合界面近傍において、一つの半導体層の伝導帯
がフェルミ準位より低いエネルギー準位で2次元状態の
電子を生じ、かつ他の半導体層の価電子帯がフェルミ準
位より高いエネルギー準位で2次元状態の正孔を生じて
、該電子及び正孔による該ヘテロ接合界面に沿う電流を
ショットキ空乏層により制御することにより、 不純物準位に起因する闇値電圧の変動、光応答などの従
来の問題点を解決するものである。
〔産業上の利用分野〕
本発明は半導体装置、特にヘテロ接合界面近傍に形成さ
れる2次元状態の電荷をチャネルとする電界効果トラン
ジスタの構造に関する。
砒化ガリウム(GaAs) /砒化アルミニウムガリウ
ム(AIGaAs)等のヘテロ接合構造を有する化合物
半導体装置が種々開発され、中でもヘテロ接合電界効果
トランジスタは高電子移動度を実現した高速デバイスと
して大きい期待が寄せられているが、そのAlGaAs
電子供給層には後述の如き問題点がありその改善が要望
されている。
〔従来の技術〕
ヘテロ接合電界効果トランジスタでは、ヘテロ接合界面
近傍に2次元状態のキャリアを形成し、かつ不純物が添
加される領域とキャリアが移動する領域とを空間的に分
離して不純物散乱を低減して、特に低温におけるキャリ
ア移動度の増大、高速化を実現しているが、その−例の
模式側断面図を第3図(alに、エネルギバンド構造を
同図(b)に示す。
半絶縁性GaAs基板21上に、ノンドープのi型Ga
As層22と、これより電子親和力が小さく例えば濃度
Z XIOlllcm−’程度のドナー不純物がドープ
されたn型AlyGa1−、As層23とが設けられ、
n型AlGaAs層23からi形GaAs層22へ遷移
した電子によってヘテロ接合界面近傍に2次元電子ガス
22eが形成される。この2次元電子ガス22eは不純
物散乱による移動度低下が殆どなく、格子散乱が減少す
る例えば77に程度以下の低温において高い移動度が得
られる。
この半導体基体上にソース、ドレイン電極27とゲート
電極26を設け、ゲート電極26によるショットキ空乏
層で2次元電子ガス22eの面濃度を制御してトランジ
スタ動作が行われる。
このヘテロ接合電界効果トランジスタのn型A1、Ga
 、−、As電子供給層23とi形GaAsチャネル層
22との伝導帯のエネルギー準位差が少ない場合には2
次元電子ガス22eの面濃度Nsが小さくなるために、
通常伝導帯の準位差を0.3eV程度、すなわちn型A
1gGat−Js電子供給層23のAt組成比Xを0.
3程度としている。
しかしながら^l、(Ga、。^Sの^1組成比Xが0
.25程度より大きいときには、ドープしたドナー不純
物は殆どがDXセンターと呼ばれる深いドナー準位を形
成する。この結果高いキャリア濃度が得られず、2次元
電子ガス面濃度Nsの低下、伝達コンダクタンスg、の
低下を招いている。更に低温において光が入射したり、
ホットエレクトロンがチャネルからAlGaAs層に飛
び込んだりすれば、2次元電子ガス面濃度Ns及び闇値
電圧の変動、低周波雑音など、の現象が現れる。
このAlGaAsの深いドナー準位に起因する問題に対
処するために、電子供給層をGaAsとAlAsとの超
格子とし、GaAs層にドナー不純物をドーピングする
構造が提供されているが、これにはGaAs/^IAs
超格子構造を形成する際の制御性、熱的或いは長期間の
安定性、オーミックコンタクト形成が困難などの問題が
ある。
〔発明が解決しようとする問題点〕
ヘテロ接合電界効果トランジスタについて上述の如く開
発が進められているがなお改善が必要である現状から、
本発明はヘテロ接合電界効果トランジスタにキャリアを
供給する新しい構造を提供することを目的とする。
〔問題点を解決するための手段〕
前記問題点は、第1の半導体層と第2の半導体層とによ
りヘテロ接合が形成され、該ヘテロ接合界面近傍におい
て、該第1の半導体層の伝導帯がフェルミ準位より低い
エネルギー準位で2次元状態の電子を生じ、かつ該第2
の半導体層の価電子帯がフェルミ準位より高いエネルギ
ー準位で2次元状態の正孔を生じて、該電子及び正孔に
よる該ヘテロ接合界面に沿う電流をショットキ空乏層に
より制御する本発明による半導体装置により解決される
〔作 用〕
本発明によれば、ヘテロ接合電界効果トランジスタの2
次元電荷が生成されるヘテロ接合を、その界面近傍にお
いて第1の半導体層の伝導帯がフェルミ準位より低いエ
ネルギー準位で2次元状態の電子を生じ、かつ第2の半
導体層の価電子帯がフェルミ準位より高いエネルギー準
位で2次元状態の正孔を生ずる構成とし、この2次元電
子、正孔双方をキャリアとして電界効果トランジスタを
構成する。
なおこの半導体基体構造は第1図(al、(b)にエネ
ルギーバンド図を例示する如く、例えばインジウム砒素
化合物(InAs)とガリウムアンチモン化合物(Ga
Sb)との組み合わせにより実現することができる。こ
の組み合わせではInAsの伝導帯のエネルギー準位E
cがGa5bO価電子帯の準位Evより低く、図示の様
にペテロ接合界面近傍で、InAsの伝導帯の準位E、
がフェルミ準位E、より低く、かつGaSbの価電子帯
の準位Bvがフェルミ準位EFより高い構成とすること
が可能である。
この構成ではヘテロ接合界面を挟んで電子、正孔相互間
にクーロン力が作用するために2次元電子、正札が生成
、拘束され、両生導体層にそれぞれドナー、アクセプタ
不純物をドーピングする必要はなく、先に述べた深いド
ナー準位による問題が解決される。
〔実施例〕
以下本発明を実施例により具体的に説明する。
第2図は本発明の実施例を示す模式側断面図であり、■
は半絶縁性InAs1板、2はノンドープのInAs層
、3はノンドープのGaSb層、4はn型領域、5はp
要領域、6はゲート電極、7はn側オーミック電極、8
はp側オーミック電極、7A、8Aはそれぞれオーミッ
ク電極と半導体基体との合金化領域であり、2eは2次
元状態の電子、3hは2次元状態の正札を示す。
本実施例の半導体基体は半絶縁性1nAs基板1上に、
厚さ約1 pmのノンドープのInAs層2と、厚さ約
300nrnのノンドープのGa5bEi3とをMB2
法により成長したものであり、これに例えばタングステ
ンシリサイド(WSi)等の耐熱性材料によりシヨ・7
トキゲート電極6を配設し、これに整合して例えばシリ
コン(Si)をイオン注入してn型領域4、ベリリウム
(Be)をイオン注入してp壁領域5を形成している。
またn側オーミック電極7は例えば金ゲルマニウム(^
uGe)、p側オーミック電極8は例えば金/亜鉛(A
u/Zn)で形成している。
本実施例は、n側オーミック電極7に対しp側オーミッ
ク電極8を正電位として、2次元状態の電子2eと2次
元状態の正孔3hとをチャネルのキャリアとし、ゲート
電極6がある電位にあるとき電流が最大で、ゲート電位
が上下何れに変化しても電流が減少するトランジスタ動
作を行うが、ゲート電極6下のチャネル領域がノンドー
プであるためにDXセンター等のトラップ準位が殆どな
く、闇値電圧の変動、光応答などの前記問題点が良く解
決されている。
〔発明の効果〕
以上説明した如く本発明によれば、従来のGaAs/A
lGaAs系等のヘテロ接合電界効果トランジスタにお
ける深い不純物準位に起因する闇値電圧の変動、光応答
などの問題点を良く解決し、半導体装置の動作速度、信
頼性向上等の要望に応えることが可能となる。
【図面の簡単な説明】
第1図(a)、(blは本発明による半導体装置のエネ
ルギーバンドの例を示す図。 第2図は本発明の実施例の模式側断面図。 第3図(a)は従来例の模式側断面図、第3図(blは
従来例のエネルギーバンドの例を示す図である。 図において、 1は半絶縁性1nAs基板、 2はノンドープのInAs層、 2eは2次元状態の電子、 3はノンドープのGaSb層、 3hは2次元状態の正孔、  4はn型領域、5はp要
領域、      6はゲート電極、7はn側オーミッ
ク電極、 8はp側オーミック電極、 7八、8Aは合金化領域を示す。 木衾四に謳るず導イ木殻寵の 1序ルギチ°ントンVしに示す図 第 1 図 1eラギt4ンリdつ1発或づ蟇」1u1テで向プ 「
?ゴ第 ? 図

Claims (1)

  1. 【特許請求の範囲】 1)第1の半導体層と第2の半導体層とによりヘテロ接
    合が形成され、該ヘテロ接合界面近傍において、該第1
    の半導体層の伝導帯がフェルミ準位より低いエネルギー
    準位で2次元状態の電子を生じ、かつ該第2の半導体層
    の価電子帯がフェルミ準位より高いエネルギー準位で2
    次元状態の正孔を生じて、該電子及び正孔による該ヘテ
    ロ接合界面に沿う電流をショットキ空乏層により制御す
    ることを特徴とする半導体装置。 2)前記第1の半導体層がインジウム砒素化合物、前記
    第2の半導体層がガリウムアンチモン化合物よりなるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
JP3627686A 1986-02-20 1986-02-20 半導体装置 Pending JPS62194677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3627686A JPS62194677A (ja) 1986-02-20 1986-02-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3627686A JPS62194677A (ja) 1986-02-20 1986-02-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS62194677A true JPS62194677A (ja) 1987-08-27

Family

ID=12465252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3627686A Pending JPS62194677A (ja) 1986-02-20 1986-02-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS62194677A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209864A (ja) * 1986-03-11 1987-09-16 Fujitsu Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984475A (ja) * 1982-11-05 1984-05-16 Hitachi Ltd 電界効果型トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984475A (ja) * 1982-11-05 1984-05-16 Hitachi Ltd 電界効果型トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209864A (ja) * 1986-03-11 1987-09-16 Fujitsu Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP2500063B2 (ja) 電界効果トランジスタ
US5495115A (en) Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same
EP0477515B1 (en) Heterojunction field effect transistor with monolayer in channel region
JPS6342864B2 (ja)
US4691215A (en) Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter
EP0482726B1 (en) Heterojunction field-effect transistor
EP0130676B1 (en) Semiconductor device having a hetero junction
JPH0810763B2 (ja) 半導体装置
JPH084138B2 (ja) 半導体装置
JPS62194677A (ja) 半導体装置
GB2279806A (en) Ohmic contacts for semiconductor devices
US5751029A (en) Field-effect semiconductor device having heterojunction
JPH0658972B2 (ja) ラテラルp−i−nヘテロ接合デバイス及びその形成方法
JPH11214676A (ja) 半導体装置
JP2796113B2 (ja) 半導体装置
JPH0795598B2 (ja) 半導体装置
JPH0260225B2 (ja)
JP2701632B2 (ja) エンハンスメント型電界効果トランジスタ
JPH0371774B2 (ja)
JPS62266874A (ja) 半導体装置
JPS61174775A (ja) 半導体装置
EP0853344A1 (en) Semiconductor device employing tunnel effect and method of fabricating the same
GB2262385A (en) Velocity modulation transistor
JPS60136380A (ja) 半導体装置
JPH08236752A (ja) ヘテロ接合電界効果トランジスタ