CN113571474B - 应变黑磷cmos场效应晶体管及其制备方法 - Google Patents
应变黑磷cmos场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN113571474B CN113571474B CN202110758625.4A CN202110758625A CN113571474B CN 113571474 B CN113571474 B CN 113571474B CN 202110758625 A CN202110758625 A CN 202110758625A CN 113571474 B CN113571474 B CN 113571474B
- Authority
- CN
- China
- Prior art keywords
- layer
- black phosphorus
- hfo
- sio
- strained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 title claims abstract description 140
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 243
- 230000005669 field effect Effects 0.000 claims abstract description 34
- 239000002356 single layer Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000002425 crystallisation Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical group [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000000231 atomic layer deposition Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 7
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000000609 electron-beam lithography Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000001393 microlithography Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 abstract 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 abstract 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910021389 graphene Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- -1 transition metal sulfide Chemical class 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 241000316887 Saissetia oleae Species 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VVTSZOCINPYFDP-UHFFFAOYSA-N [O].[Ar] Chemical compound [O].[Ar] VVTSZOCINPYFDP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种应变黑磷CMOS场效应晶体管及其制备方法，本发明提供的应变黑磷CMOS场效应晶体管包括二氧化硅衬底、二氧化硅外延层、二氧化铪层、应变黑磷层和本征黑磷层、二氧化铪栅介质层、源漏电极和栅电极；二氧化铪层使用激光辅助结晶方法生长单层黑磷，经高温退火铪原子扩散至单层黑磷产生双轴压应力，得到作为NMOS沟道的应变黑磷层；在二氧化硅外延层上生长作为PMOS沟道的单层本征黑磷层；本发明通过对单层黑磷施加双轴压应力，实现本征黑磷从p型半导体到n型半导体的转换，制备一种应变黑磷COMS场效应晶体管。该晶体管易于与传统硅基半导体器件集成，单层本征黑磷和在双轴压应力下的单层应变黑磷具有较高的载流子迁移率，能有效抑制短沟道效应。
Description
技术领域
本申请涉及半导体集成电路技术领域，具体地涉及一种应变黑磷CMOS场效应晶体管及其制备方法，具体为应变黑磷互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)场效应晶体管的制备方法及其制备的应变黑磷CMOS场效应晶体管。
背景技术
在半导体行业中，随着硅基晶体管的制备工艺已十分成熟以及摩尔定律的失效，按此发展下去，晶体管将达到物理和材料极限，急需寻找可代替的材料，二维材料就是极富潜力的发展方向之一。自从2004年石墨烯发现以来，二维材料的研究一直是行业研究的热点。目前为止，已经发展为一套二维材料的体系，除了石墨烯，还包括过渡金属硫化物、氮化硼和黑磷等。随着研究的深入，这一体系内的元素和种类还将不断探索与完善。
其中石墨烯具有超高的载流子迁移率，但由于能带间隙为零，导致关态电流过大，开关比过小，无法用于数字电路中的逻辑开关。而二硫化钼等过渡金属硫化物具有可观的能带间隙，单层带隙约为1.6eV，具有非常高的开关比，但其载流子迁移率偏低，与石墨烯相比要低几个数量级，通常小于200cm2V-1s-1。因此限制了其在半导体器件中的应用。
黑磷是具备石墨烯和过渡金属硫化物二者优点于一身的一种二维半导体材料。具有带隙随层数的变化可调的特性，从带隙宽度为2.0eV的单层黑磷到带隙宽度为0.3eV的块状黑磷，本征黑磷具有高达1500cm2V-1s-1的迁移率，本征黑磷为p型半导体，若在单层黑磷的zigzag方向上施加4％～8％的压应力范围，则单层黑磷由p型半导体转化为n型半导体，并且随着压应力的引入电子迁移率随着有效质量的减小而增大。
在集成电路中，CMOS制程技术是应用最广泛的技术，而目前有关黑磷场效应晶体管的研究多集中在P型金属氧化物半导体(Positive channel Metal OxideSemiconductor，PMOS)场效应晶体管上，PMOS只有在栅极低电平状态下电路才会导通，N型金属氧化物半导体(Negative channel Metal Oxide Semiconductor，NMOS)场效应晶体管在栅极为高电平状态下电路导通，而CMOS是二者的互补结合，是数字电路的基础，目前90％以上的集成电路生产技术都是属于CMOS生产工艺，因此，实现制备高性能的应变黑磷CMOS场效应晶体管至关重要。
发明内容
为了克服现有技术的不足，本发明的目的是提出一种应变黑磷CMOS场效应晶体管及其制备方法，本发明通过对单层黑磷施加双轴压应力，使黑磷沟道层完成p型半导体到n型半导体的转化，制备出一种应变黑磷CMOS场效应晶体管，有效提高载流子迁移率。
为实现上述目的，本发明所采用的解决方案为提供一种应变黑磷CMOS场效应晶体管的制备方法，其包括以下步骤：
步骤1：选取无杂质且晶格结构完整的SiO2作为衬底；
步骤2：在所述步骤1的衬底上通过干氧氧化法外延一层SiO2，获得初始SiO2外延层，将所述衬底和初始SiO2外延层分为PMOS区域、电隔离层区域和NMOS区域；
步骤3：通过微影技术将NMOS掩膜版的图形转移到所述步骤2获得的初始SiO2外延层上，在所述NMOS区域采用干法刻蚀出第一凹槽，所述第一凹槽的深度T为：
T＝T1+T2
式中：T1为HfO2层的厚度；T2为NMOS源漏电极的厚度；
保留非NMOS区域的光刻胶，获得刻蚀出第一凹槽后的SiO2外延层，所述非NMOS区域由所述PMOS区域和所述电隔离层区域组成；
步骤4：在所述步骤3获得的刻蚀出第一凹槽后的SiO2外延层上通过原子层沉积的方法生长一层HfO2，获得初始HfO2层；
步骤5：去除所述NMOS区域以外的初始HfO2层，获得HfO2层；
步骤6：在所述步骤5获得的HfO2层上使用激光辅助结晶的方法生长单层黑磷；
步骤7：对所述步骤5获得的HfO2层进行高温退火，使铪原子扩散至所述步骤6获得的单层黑磷中，在所述单层黑磷中产生双轴压应变，获得应变黑磷层；
步骤8：在所述步骤7获得的应变黑磷层上旋涂光刻胶PMMA，定义源漏电极图形，采用电子束蒸镀和电子束光刻获得NMOS源漏电极；
步骤9：在所述步骤8获得的结构的上表面通过原子层沉积的方法生长一层HfO2，获得初始HfO2栅介质层；
步骤10：去除所述非NMOS区域的初始HfO2栅介质层与光刻胶；
步骤11：通过微影技术将PMOS掩膜版的图形转移到所述非NMOS区域的刻蚀出第一凹槽后的SiO2外延层上，保留非PMOS区域的光刻胶，所述非PMOS区域包括所述NMOS区域和所述电隔离层区域，在所述PMOS区域的初始SiO2外延层上用干法刻蚀出第二凹槽，获得SiO2外延层，所述第二凹槽的深度等于所述NMOS源漏电极的厚度T2；
步骤12：在所述步骤11获得的SiO2外延层上，采用所述步骤6的激光辅助结晶的方法生长出本征黑磷层；
步骤13：在所述步骤12获得的本征黑磷层上旋涂光刻胶PMMA，定义源漏电极图形，采用电子束蒸镀和电子束光刻获得PMOS源漏电极；
步骤14：在所述步骤13获得的结构上表面通过原子层沉积的方法生长一层HfO2，获得再次沉积的HfO2栅介质层；
步骤15：去除所述非PMOS区域的再次沉积的HfO2栅介质层与光刻胶，获得HfO2栅介质层；在所述NMOS区域与所述PMOS区域之间的SiO2外延层为电隔离层；
步骤16：对所述步骤15获得的HfO2栅介质层的两个凹槽处定义栅极图形，采用电子束蒸镀获得栅电极。
可优选的是，所述步骤6中使用激光辅助结晶的方法生长单层黑磷的具体步骤为：
步骤61：通过压片机向红磷粉末施加压力，获得红磷片；
步骤62：将所述步骤61和步骤5获得的HfO2层和红磷片分别放置直流等离子体反应器的热区和冷区，并在所述HfO2层上沉积有利层；
步骤63：使用机械泵将所述热区的红磷进行蒸发，当所述热区压力为6×10-2Torr时，通入流量为10sccm的H2作为载体，使蒸发的红磷沉积在所述冷区的HfO2层上，将所述热区加热至450℃，保温5分钟；
步骤64：将所述步骤63获得的结构放入反应器中，选用1064nm激光源，进行激光辅助结晶，获得单层黑磷。
可优选的是，所述步骤7中高温退火在氩气环境下进行，所述高温退火的温度为210℃，所述高温退火的时间为1小时。
可优选的是，所述步骤3中HfO2层的厚度T1为7nm，所述步骤4原子层沉积的方法中原子层沉积的温度为200℃。
可优选的是，所述步骤2中获得的初始SiO2外延层的厚度为40nm以上50nm以下。
可优选的是，所述步骤8中获得的NMOS源漏电极由下至上由粘附层Ⅰ和电极层Ⅰ叠加而成，所述粘附层Ⅰ材料为Ti，所述粘附层Ⅰ厚度为1nm，所述电极层Ⅰ材料为Sc，所述电极层Ⅰ厚度为30nm，所述NMOS源漏电极的厚度T2为所述粘附层Ⅰ厚度加所述电极层Ⅰ厚度。
进一步，所述步骤13中获得的PMOS源漏电极由下至上由粘附层Ⅱ和电极层Ⅱ叠加而成，所述粘附层Ⅱ材料为Ti，所述粘附层Ⅱ厚度为1nm，所述电极层Ⅱ材料为Au，所述电极层Ⅱ厚度为30nm。
进一步，所述步骤9中的初始HfO2栅介质层的厚度为10nm，所述原子层沉积的方法中原子层沉积温度为150℃。
更进一步的是，所述步骤16中获得的栅电极的材料为Ti和Pd的叠加。
本发明的第二方面，提供一种利用前述的应变黑磷CMOS场效应晶体管的制备方法获得的一种应变黑磷CMOS场效应晶体管，其结构从下至上依次为：SiO2衬底、SiO2外延层、HfO2层、应变黑磷层和本征黑磷层、源漏电极、HfO2栅介质层以及栅电极，所述源漏电极包括NMOS源漏电极和PMOS源漏电极。
与现有技术相比，本发明的有益效果在于：
本发明提出一种应变黑磷CMOS场效应晶体管，其应变黑磷层的制备方法是由二氧化铪层使用激光辅助结晶方法生长的单层黑鳞经高温退火使铪原子扩散至单层黑磷，产生双轴压应力，得到的应变黑磷层，并将应变黑磷层作为NMOS的沟道；而在二氧化硅外延层上生长单层本征黑磷层，作为PMOS的沟道；本发明通过对单层黑磷施加双轴压应力，实现本征黑磷从p型半导体到n型半导体的转换，制备一种应变黑磷COMS场效应晶体管。其与传统硅基半导体器件易于集成，单层本征黑磷和在双轴压应力下的单层应变黑磷具有较高的载流子迁移率，能有效抑制短沟道效应。
附图说明
图1为本发明实施例的SiO2衬底和初始SiO2外延层的结构剖面图；
图2为本发明实施例的SiO2衬底和刻蚀出第一凹槽后的SiO2外延层的结构剖面图；
图3为本发明实施例中SiO2衬底、刻蚀出第一凹槽后的SiO2外延层和初始HfO2层的结构剖面图；
图4为发明本实施例中SiO2衬底、刻蚀出第一凹槽后的SiO2外延层和HfO2层的结构剖面图；
图5为本发明实施例中SiO2衬底、刻蚀出第一凹槽后的SiO2外延层、HfO2层和应变黑磷层的结构剖面图；
图6为本发明实施例中SiO2衬底、刻蚀出第一凹槽后的SiO2外延层、HfO2层、应变黑磷层和NMOS源漏电极的结构剖面图；
图7为本发明实施例中SiO2衬底、刻蚀出第一凹槽后的SiO2外延层、HfO2层、应变黑磷层、NMOS源漏电极和初始HfO2栅介质层的结构剖面图；
图8为本发明实施例中SiO2衬底、刻蚀出第一凹槽后的SiO2外延层、HfO2层、应变黑磷层、NMOS源漏电极和去除非NMOS区域的初始HfO2栅介质层与光刻胶后的结构剖面图；
图9为本发明实施例中SiO2衬底、SiO2外延层、HfO2层、应变黑磷层、NMOS源漏电极和去除非NMOS区域的初始HfO2栅介质层与光刻胶后的结构剖面图；
图10为本发明实施例中SiO2衬底、SiO2外延层、HfO2层、应变黑磷层、NMOS源漏电极、本征黑磷层和PMOS源漏电极的结构剖面图；
图11为本发明实施例中SiO2衬底、SiO2外延层、HfO2层、应变黑磷层、NMOS源漏电极、本征黑磷层、PMOS源漏电极、再次沉积的HfO2栅介质层的结构剖面图；
图12为本发明实施例中SiO2衬底、SiO2外延层、HfO2层、应变黑磷层、NMOS源漏电极、本征黑磷层、PMOS源漏电极和HfO2栅介质层的结构剖面图；
图13为本发明实施例中应变黑磷CMOS场效应晶体管的结构剖面图。
图中：
101-应变黑磷层；102-本征黑磷层；103-PMOS区域；104-电隔离层区域；105-NMOS区域。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
本发明实施例提供了一种应变黑磷CMOS场效应晶体管的制备方法，如图1-12所示，具体步骤包括：
步骤1：选取晶向为<100>的Si生长的无杂质、晶格结构完整的高质量SiO2作为SiO2衬底。
步骤2：在SiO2衬底上通过干氧氧化法外延一层，得到初始SiO2外延层，初始SiO2外延层的厚度为40nm至50nm，当前获得的结构剖面图如图1所示，其中由下至上依次为SiO2衬底和初始SiO2外延层，即对应图中由下至上的SiO2和SiO2-EPI。
步骤3：在上述初始SiO2外延层上旋涂一层光刻胶，通过微影技术将NMOS掩膜版的图形转移到初始SiO2外延层上，将当前获得的包含SiO2衬底和初始SiO2外延层结构分为PMOS区域103、电隔离层区域104和NMOS区域105，NMOS区域105使用干法刻蚀，由PMOS区域103和电隔离层区域104构成的非NMOS区域保留光刻胶，当前获得的结构剖面图如图2所示，刻蚀初始SiO2外延层得到第一凹槽，第一凹槽的深度T为：
T＝T1+T2 (1)
式中：T1为HfO2层的厚度；T2为NMOS源漏电极的厚度；本实施例中将采用HfO2层的厚度T1为7nm，NMOS源漏电极的厚度T2为31nm，因此第一凹槽的深度T为38nm。
步骤4：如图3所示，在刻蚀出NMOS区域第一凹槽后的SiO2外延层上沉积一层HfO2，方法为原子层沉积，厚度为7nm，原子层沉积的温度为200℃；如图4所示，沉积后去除非NMOS区域的HfO2，得到HfO2层。
步骤5：在上述NMOS区域105的HfO2层表面生长应变黑磷层101，如图5所示，制备步骤如下：
步骤51，通过压片机向红磷粉末施加压力，制成薄而紧凑的红磷片。
步骤52，将红磷片和作为衬底的HfO2层分别放置直流等离子体反应器的热区和冷区，并在HfO2层上沉积有利层。
步骤53，使用机械泵将热区的红磷进行蒸发，当热区压力达到6×10-2Torr的基准压力时，通入以10sccm流量的H2作为载体将蒸发的红磷沉积在表面较冷的HfO2层上，同时热区加热至450度，并在该温度下保持5分钟以沉积所需层，以上参数以确保单层黑磷生长所需红磷层的沉积厚度，沉积完成的红磷可通过激光切割成目标黑磷的图形。
步骤54，将红磷随着HfO2层一同放入反应器中为激光辅助结晶做准备，选用1064nm激光源，目的是为了给相变反应提供能量，直至每个步骤结束。
步骤55，结晶黑磷层包括两个子程序并连续重复三次，第一个子程序在激光辅助结晶过程中通入氢气-氦气混合气体，混合气体的比例为5％H2和95％He，最佳压力值为3.5bar；第二个子程序在激光辅助结晶过程中通入氩气-氧气混合气体，混合气体的比例为90％Ar和10％O2，最佳压力值为1.5bar。三次的反应器温度分别为150、180和210℃。为保证两个子程序之前安全切换避免生长过程中同时存在氢氧，在每一步后通入氩气以排除可能产生的副产物和剩余反应气体。
步骤6：工艺完成后，在氩气的环境下，210℃退火一小时。高温退火使铪原子扩散至黑磷层中，施加双轴压应力，温度越高，压应力越大，在zigzag方向当达到4％至8％的压应力时，黑磷由p型半导体转化成n型半导体，得到应变黑磷层101。
步骤7：在上述应变黑磷层101表面旋涂一层光刻胶PMMA，保持其与空气的隔绝减少黑磷的退化，同时通过标记对准，在应变黑磷层上光刻定义出源漏电极，显影后电子束蒸镀和电子束光刻Ti/Sc叠层作为NMOS源漏电极。如图6所示的S和D对应区域，NMOS源漏电极选取的材料Ti/Sc中“/”表示两种金属Ti和Sc的叠加。其中Ti作为粘附层厚度为1nm，Sc作为电极层厚度为30nm。
步骤8：如图7所示，在当前结构的上表面通过原子层沉积的方法生长一层HfO2，制得初始HfO2栅介质层，生长厚度为10nm，生长温度为150℃。
步骤9：上述工艺完成后，用湿法刻蚀或干法刻蚀去除非NMOS区域的HfO2与光刻胶，如图8所示。
步骤10：通过微影技术将PMOS掩膜版上的图形转移到刻蚀出第一凹槽后的SiO2外延层上，形成PMOS光刻胶图案，由NMOS区域和点隔离层区域组成的非PMOS区域保留光刻胶。PMOS区域103再使用干法刻蚀，刻蚀SiO2形成第二凹槽，如图9所示，获得SiO2外延层，第二凹槽的深度等于NMOS源漏电极的厚度T2，具体为31nm，可以看出为保证器件平坦化，步骤3和步骤10中两次刻蚀厚度不同。
步骤11：本征黑磷层102的生长方法与上述NMOS区域的应变黑磷层101相同，区别在于本征黑磷层生长在SiO2外延层上，因而不会发生应变，如图10所示。
步骤12：在上述本征黑磷层表面旋涂一层光刻胶PMMA，保持其与空气的隔绝减少黑磷的退化，同时通过标记对准，在本征黑磷层上光刻定义出源漏电极，显影后电子束蒸镀和电子束光刻Ti/Au叠层作为PMOS源漏电极。如图10所示本征黑鳞层上方的S和D对应区域，PMOS源漏电极选取的材料Ti/Au中“/”示为两种金属Ti和Au的叠加。Ti作为粘附层厚度为1nm，Au作为电极层厚度为30nm。
步骤13：如图11所示，在当前结构上表面通过原子层沉积的方法生长一层HfO2，获得再次沉积的HfO2栅介质层，生长厚度为10nm，原子层沉积的沉积温度为150℃。
步骤14：上述工艺完成后，用湿法刻蚀或干法刻蚀去除非PMOS区域的HfO2与光刻胶，获得HfO2栅介质层，在NMOS区域与PMOS区域之间的SiO2外延层为电隔离层，如图12所示。
步骤15：通过HfO2栅介质层所形成的凹槽定义PMOS区域和NMOS区域的栅极图形，所选取的材料为Ti/Pd，采用电子束蒸镀获得栅电极。如图13所示G对应区域，Ti作为粘附层厚度为1nm，Pd作为电极层厚度为30nm。
本发明还提供一种根据步骤1-15的方法制备的应变黑磷CMOS场效应晶体管，如图13所示，其结构从下至上依次为：SiO2衬底、SiO2外延层、HfO2层、应变黑磷层101、本征黑磷层102、HfO2栅介质层、源漏电极以及栅电极。其中，源漏电极包括PMOS源漏电极和NMOS源漏电极，HfO2栅介质层为沟道的钝化层，减小应变黑磷层与环境中空气的接触，防止黑磷退化，提升器件性能与稳定性。
为了提升芯片的性能，需要每个芯片上集成的晶体管数量越来越多，则晶体管要等比例缩小。传统的硅场效应晶体管因源漏之间距离的缩短产生短沟道效应，栅极控制器件开关的能力下降，漏电流增加，严重会导致源漏穿通，器件失效。若增加栅极的控制能力，其中一方面，就需要把沟道层厚度减小，但硅的厚度在减小时，因表面散射，载流子迁移率严重下降，导致单个器件性能降低。本发明是可以解决晶体管等比例缩小、进一步提升芯片性能的方案之一，用二维材料单层黑磷沟道与硅沟道对比，栅极可以更好的控制器件的开关，有效地抑制短沟道效应，载流子迁移率相比之下有巨大优势，在约为1nm厚度的单层黑磷作为沟道层时，因晶格结构的不同，单层黑磷没有悬挂键和缺陷态，进而导致低表面散射，单层本征黑磷在实验值上具有约为1500cm2V-1s-1的载流子迁移率，理论值上具有超高的10000～26000cm2V-1s-1载流子迁移率，应变黑磷层在此基础上，载流子迁移率会有进一步提高，并且开关比达到105。
与现有技术相比，本发明提供的应变黑磷CMOS场效应晶体管器件结构紧凑，有利于提高器件密度，提升芯片性能，并且结构简单，制作工艺易于与传统硅基晶体管集成。如图13所示，将本征黑磷层101和应变黑磷层102作为导电通道，在不牺牲载流子迁移率的情况下，约为1nm的沟道厚度增加了器件栅极的控制能力，减少了漏电流；根据本发明提供的方法制备的应变黑磷CMOS场效应晶体管同时具有较高的电子迁移率和空穴迁移率，左右两侧的PMOS和NMOS的性能也较为均衡，器件稳定性较好。
以上所述的实施例仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
Claims (10)
1.一种应变黑磷CMOS场效应晶体管的制备方法，其特征在于，其包括以下步骤：
步骤1：选取无杂质且晶格结构完整的SiO2作为衬底；
步骤2：在所述步骤1的衬底上通过干氧氧化法外延一层SiO2，获得初始SiO2外延层，将所述衬底和初始SiO2外延层分为PMOS区域、电隔离层区域和NMOS区域；
步骤3：通过微影技术将NMOS掩膜版的图形转移到所述步骤2获得的初始SiO2外延层上，在所述NMOS区域采用干法刻蚀出第一凹槽，所述第一凹槽的深度T为：
T＝T1+T2
式中：T1为HfO2层的厚度；T2为NMOS源漏电极的厚度；
保留非NMOS区域的光刻胶，获得刻蚀出第一凹槽后的SiO2外延层，所述非NMOS区域由所述PMOS区域和所述电隔离层区域组成；
步骤4：在所述步骤3获得的刻蚀出第一凹槽后的SiO2外延层上通过原子层沉积的方法生长一层HfO2，获得初始HfO2层；
步骤5：去除所述NMOS区域以外的初始HfO2层，获得HfO2层；
步骤6：在所述步骤5获得的HfO2层上使用激光辅助结晶的方法生长单层黑磷；
步骤7：对所述步骤5获得的HfO2层进行高温退火，使铪原子扩散至所述步骤6获得的单层黑磷中，在所述单层黑磷中产生双轴压应变，获得应变黑磷层；
步骤8：在所述步骤7获得的应变黑磷层上旋涂光刻胶PMMA，定义源漏电极图形，采用电子束蒸镀和电子束光刻获得NMOS源漏电极；
步骤9：在所述步骤8获得的结构的上表面通过原子层沉积的方法生长一层HfO2，获得初始HfO2栅介质层；
步骤10：去除所述非NMOS区域的初始HfO2栅介质层与光刻胶；
步骤11：通过微影技术将PMOS掩膜版的图形转移到所述非NMOS区域的刻蚀出第一凹槽后的SiO2外延层上，保留非PMOS区域的光刻胶，所述非PMOS区域包括所述NMOS区域和所述电隔离层区域，在所述PMOS区域的初始SiO2外延层上用干法刻蚀出第二凹槽，获得SiO2外延层，所述第二凹槽的深度等于所述NMOS源漏电极的厚度T2；
步骤12：在所述步骤11获得的SiO2外延层上，采用所述步骤6的激光辅助结晶的方法生长出本征黑磷层；
步骤13：在所述步骤12获得的本征黑磷层上旋涂光刻胶PMMA，定义源漏电极图形，采用电子束蒸镀和电子束光刻获得PMOS源漏电极；
步骤14：在所述步骤13获得的结构上表面通过原子层沉积的方法生长一层HfO2，获得再次沉积的HfO2栅介质层；
步骤15：去除所述非PMOS区域的再次沉积的HfO2栅介质层与光刻胶，获得HfO2栅介质层；在所述NMOS区域与所述PMOS区域之间的SiO2外延层为电隔离层；
步骤16：对所述步骤15获得的HfO2栅介质层的两个凹槽处定义栅极图形，采用电子束蒸镀获得栅电极。
2.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤6中使用激光辅助结晶的方法生长单层黑磷的具体步骤为：
步骤61：通过压片机向红磷粉末施加压力，获得红磷片；
步骤62：将所述步骤61和步骤5获得的红磷片和HfO2层分别放置直流等离子体反应器的热区和冷区，并在所述HfO2层上沉积有利层；
步骤63：使用机械泵将所述热区的红磷进行蒸发，当所述热区压力为6×10-2Torr时，通入流量为10sccm的H2，使蒸发的红磷沉积在所述冷区的HfO2层上，将所述热区加热至450℃，保温5分钟；
步骤64：将所述步骤63获得的结构放入反应器中，选用1064nm激光源，进行激光辅助结晶，获得单层黑磷。
3.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤7中高温退火在氩气环境下进行，所述高温退火的温度为210℃，所述高温退火的时间为1小时。
4.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤3中HfO2层的厚度T1为7nm，所述步骤4原子层沉积的方法中原子层沉积的温度为200℃。
5.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤2中获得的初始SiO2外延层的厚度为40nm以上50nm以下。
6.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤8中获得的NMOS源漏电极由下至上由粘附层Ⅰ和电极层Ⅰ叠加而成，所述粘附层Ⅰ材料为Ti，所述粘附层Ⅰ厚度为1nm，所述电极层Ⅰ材料为Sc，所述电极层Ⅰ厚度为30nm，所述NMOS源漏电极的厚度T2为所述粘附层Ⅰ厚度加所述电极层Ⅰ厚度。
7.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤13中获得的PMOS源漏电极由下至上由粘附层Ⅱ和电极层Ⅱ叠加而成，所述粘附层Ⅱ材料为Ti，所述粘附层Ⅱ厚度为1nm，所述电极层Ⅱ材料为Au，所述电极层Ⅱ厚度为30nm。
8.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤9中的初始HfO2栅介质层的厚度为10nm，所述原子层沉积的方法中原子层沉积温度为150℃。
9.根据权利要求1所述的应变黑磷CMOS场效应晶体管的制备方法，其特征在于，所述步骤16中获得的栅电极的材料为Ti和Pd的叠加。
10.一种采用权利要求1-9中任意一项所述的应变黑磷CMOS场效应晶体管的制备方法制备的应变黑磷CMOS场效应晶体管，其特征在于，所述应变黑磷CMOS场效应晶体管结构从下至上依次为：SiO2衬底、SiO2外延层、HfO2层、应变黑磷层和本征黑磷层、源漏电极、HfO2栅介质层以及栅电极，所述源漏电极包括NMOS源漏电极和PMOS源漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110758625.4A CN113571474B (zh) | 2021-07-05 | 2021-07-05 | 应变黑磷cmos场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110758625.4A CN113571474B (zh) | 2021-07-05 | 2021-07-05 | 应变黑磷cmos场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113571474A CN113571474A (zh) | 2021-10-29 |
| CN113571474B true CN113571474B (zh) | 2024-05-31 |
Family
ID=78163684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110758625.4A Active CN113571474B (zh) | 2021-07-05 | 2021-07-05 | 应变黑磷cmos场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571474B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738152A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种双多晶的应变Si BiCMOS集成器件及制备方法 |
| WO2018006779A1 (zh) * | 2016-07-04 | 2018-01-11 | 华为技术有限公司 | 一种基于二维半导体的电子器件及其制造方法 |
| WO2018014170A1 (zh) * | 2016-07-19 | 2018-01-25 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN107731924A (zh) * | 2017-09-26 | 2018-02-23 | 复旦大学 | 一种黑磷场效应晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148630B (zh) * | 2019-04-23 | 2020-10-16 | 北京大学 | 一种双栅小带隙半导体晶体管及其制备方法 |
-
2021
- 2021-07-05 CN CN202110758625.4A patent/CN113571474B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738152A (zh) * | 2012-07-16 | 2012-10-17 | 西安电子科技大学 | 一种双多晶的应变Si BiCMOS集成器件及制备方法 |
| WO2018006779A1 (zh) * | 2016-07-04 | 2018-01-11 | 华为技术有限公司 | 一种基于二维半导体的电子器件及其制造方法 |
| WO2018014170A1 (zh) * | 2016-07-19 | 2018-01-25 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN107731924A (zh) * | 2017-09-26 | 2018-02-23 | 复旦大学 | 一种黑磷场效应晶体管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| 二维铁电材料的理论研究进展;万文辉;刘畅;管闪;姚裕贵;;湘潭大学学报(自然科学版);20191015(第05期);全文 * |
| 基于高K值衬底材料的黑磷背栅晶体管;蔡斐;刘世中;谢东成;李磊;邓光晟;;固体电子学研究与进展;20161225(第06期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113571474A (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134848B2 (en) | Semiconductor device having a graphene layer, and method of manufacturing thereof | |
| JP2008511171A (ja) | 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法 | |
| US9954077B2 (en) | Apparatus and method for multiple gate transistors | |
| CN111446288B (zh) | 基于二维材料的ns叠层晶体管及其制备方法 | |
| CN114171392B (zh) | 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法 | |
| CN102856377B (zh) | n型半导体器件及其制造方法 | |
| US20220102525A1 (en) | Method of manufacturing a transistor | |
| KR20120047537A (ko) | 게이트 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| CN113571474B (zh) | 应变黑磷cmos场效应晶体管及其制备方法 | |
| CN107644906B (zh) | 一种黑磷场效应晶体管及其制造方法 | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| JP4857698B2 (ja) | 炭化珪素半導体装置 | |
| KR101096980B1 (ko) | 반도체 소자의 제조 방법 | |
| GB2599173A (en) | A method of manufacturing a transistor | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| CN107919400B (zh) | 一种InSe晶体管及其制备方法 | |
| CN107658336B (zh) | N型隧穿场效应晶体管 | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| TWI726004B (zh) | 鑽石電子元件 | |
| WO2019093206A1 (ja) | 半導体装置及びその製造方法 | |
| US20090142891A1 (en) | Maskless stress memorization technique for cmos devices | |
| TWI851968B (zh) | 人造二維材料 | |
| CN218918895U (zh) | 半导体元件 | |
| US20230105515A1 (en) | Two-dimensional electronic component and method of manufacturing same | |
| CN208608185U (zh) | 一种Ge材料NMOS器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |