CN102856173B - 一种多晶硅薄膜及其制备方法、阵列基板、显示装置 - Google Patents

一种多晶硅薄膜及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN102856173B
CN102856173B CN201210375067.4A CN201210375067A CN102856173B CN 102856173 B CN102856173 B CN 102856173B CN 201210375067 A CN201210375067 A CN 201210375067A CN 102856173 B CN102856173 B CN 102856173B
Authority
CN
China
Prior art keywords
layer
polysilicon
amorphous silicon
preparation
polysilicon membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210375067.4A
Other languages
English (en)
Other versions
CN102856173A (zh
Inventor
孙拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210375067.4A priority Critical patent/CN102856173B/zh
Publication of CN102856173A publication Critical patent/CN102856173A/zh
Priority to EP20130174324 priority patent/EP2713401B1/en
Priority to JP2013147409A priority patent/JP6192402B2/ja
Priority to KR1020130084759A priority patent/KR101602997B1/ko
Priority to US13/963,112 priority patent/US9142409B2/en
Application granted granted Critical
Publication of CN102856173B publication Critical patent/CN102856173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种多晶硅薄膜及其制备方法、阵列基板、显示装置，属于半导体技术领域，该多晶硅薄膜的制备方法包括以下步骤：（1）形成石墨烯层和非晶硅层，其中石墨烯层和非晶硅层相邻；（2）使非晶硅晶化形成多晶硅，得到多晶硅薄膜。通过该方法制得的多晶硅薄膜中的多晶硅具有无污染及缺陷密度低的优点，得到的多晶硅的晶粒大小均匀、排列有序且晶粒较大，进而具有较佳的表面平坦度。通过该方法制备的多晶硅薄膜内部的载流子的速率大大增加，并提升了多晶硅薄膜晶体管的元件表现。

Description

一种多晶硅薄膜及其制备方法、阵列基板、显示装置
技术领域
本发明属于半导体技术领域，具体涉及一种多晶硅薄膜及其制备方法、阵列基板、显示装置。
背景技术
多晶硅薄膜是集晶体硅和非晶硅材料优点于一体的新型功能材料，同时具有单晶硅材料的高迁移率及非晶硅材料的可大面积、低成本制备的优点，因此，对于多晶硅薄膜材料的研究越来越引起人们的关注。
多晶硅薄膜是由许多大小不等和晶面取向不同的小晶粒组成，晶粒尺寸一般在几十到几百纳米之间，大晶粒尺寸可达数微米。大晶粒的多晶硅薄膜有较高的迁移率，接近块状材料的迁移率，因此多晶硅薄膜其已被广泛应用于半导体器件的制作中，如显示工业用的多晶硅薄膜晶体管（TFT，Thin Film Transisitor），微电子机械系统，集成电路以及替代SOI（Silicon on Insulator）材料等方面。其中在显示工业中，尤其是在AMOLED（ActiveMatrix Organic Light-emitting Device，有源矩阵有机发光器件）、TFT-LCD（TFT液晶显示器）产品中，为了提高显示屏的性能，通常采用TFT组成像素驱动电路及其周边驱动电路，这些TFT大多采用多晶硅薄膜作为有源层，并且将驱动电路和显示元件一起制作在成本低廉的透明玻璃衬底上，这都要求多晶硅薄膜的性能较好。另外，多晶硅薄膜在长波段具有高光敏性，能有效吸收可见光且具有光照稳定性，而且没有非晶硅材料的光致衰退现象，是理想的太阳能电池材料。
目前多晶硅薄膜的制备有许多方法，包括直接沉积法和间接晶化法。直接沉积法包括化学气相沉积法、液相生长法和热丝法等。间接晶化法包括准分子激光退火法（ELA）、固相晶化法、金属诱导晶化法等。这些方法形成的多晶硅的晶粒都相当小，因此这些方法所形成的多晶硅薄膜特性并不佳。目前在多晶硅薄膜的制作上，最为普遍使用的是使用准分子激光退火法，该方法为低温多晶硅薄膜制作技术，但是由于准分子激光属于脉冲式激光，每一脉冲的能量密度皆会有所差异，所以准分子激光在能量密度上的不易控制，使得最后晶粒的大小尺寸不一致，进而导致多晶硅薄膜的均匀性不佳，且制得的多晶硅薄膜的重复性、稳定性、均匀性比较差，难于大面积晶化，仍不能满足生产高性能多晶硅材料的需要。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种多晶硅薄膜及其制备方法、阵列基板、显示装置，该制备方法制得的多晶硅薄膜中的多晶硅的晶粒大小均匀、排列有序且晶粒较大，多晶硅薄膜的重复性、稳定性、均匀性好。
解决本发明技术问题所采用的技术方案是提供一种多晶硅薄膜的制备方法，包括以下步骤：
（1）形成石墨烯层和非晶硅层，其中石墨烯层和非晶硅层相邻；
（2）使非晶硅晶化形成多晶硅，得到多晶硅薄膜。
优选的是，所述步骤（1）为：在基底层上形成非晶硅层，在非晶硅层上形成石墨烯层。
优选的是，在所述步骤（2）之后还包括：步骤（3）经过灰化过程除去石墨烯层。
优选的是，所述步骤（3）中灰化过程为以氧气干法刻蚀灰化石墨烯层。
优选的是，所述步骤（1）为：在基底层上形成石墨烯层，在石墨烯层上形成非晶硅层。
优选的是，所述步骤（1）中形成的石墨烯层为p型石墨烯层。
优选的是，所述步骤（1）中的石墨烯层为2~10层的石墨烯，非晶硅层的厚度为40~50纳米。其中，石墨烯层中的每层为一个碳原子厚度。石墨烯是一种由碳原子构成的单层片状结构的新材料，其为由碳原子以sp2杂化轨道组成六角型呈蜂巢晶格的平面薄膜，只有一个碳原子厚度的二维材料。
优选的是，所述步骤（2）中使非晶硅晶化形成多晶硅的方法为高温炉法、脉冲快速热烧结法、准分子激光退火法中的任意一种。
优选的是，所述步骤（2）中非晶硅晶化形成多晶硅的方法为准分子激光退火法，其准分子激光的能量密度为50~500mJ/cm2，激光输出频率为3~10Hz，其中准分子激光选自XeCl、ArF、KrF或XeF等紫外光源。
本发明还提供一种多晶硅薄膜，其是由上述制备方法制备的。
本发明还提供一种阵列基板，包括薄膜晶体管阵列，所述薄膜晶体管阵列的有源区是由上述的多晶硅薄膜形成的。
本发明还提供一种显示装置，其包括上述的阵列基板。
优选的是，所述显示装置为液晶显示装置或有机电致发光显示装置。
通过该方法制得的多晶硅薄膜中的多晶硅具有无污染及缺陷密度低的优点，且多晶硅的晶粒大小均匀、排列有序且晶粒较大，进而具有较佳的表面平坦度；同时，多晶硅薄膜重复性、稳定性、均匀性好，可大面积晶化，能够满足生产高性能多晶硅材料的需要。而且，多晶硅薄膜内部的载流子的速率大大增加，并提升了多晶硅薄膜晶体管的元件表现。
附图说明
图1a~1d是本发明具体实施方式3中的石墨烯辅助准分子激光退火法非晶硅生成多晶硅的微观过程示意图；
图2a~2c是传统技术准分子激光退火法非晶硅生成多晶硅的微观过程示意图。
其中，附图标记为1-硅原子；2-石墨烯层；3-多晶硅；4-基底层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明的第一方面，提供一种多晶硅薄膜的制备方法，包括以下步骤：
（1）形成石墨烯层和非晶硅层，其中石墨烯层和非晶硅层相邻；
（2）使非晶硅晶化形成多晶硅，得到多晶硅薄膜。
通过该方法制得的多晶硅薄膜中的多晶硅具有无污染及缺陷密度低的优点，得到的多晶硅的晶粒大小均匀、排列有序且晶粒较大，进而具有较佳的表面平坦度。通过该方法制备的多晶硅薄膜重复性、稳定性、均匀性好，可大面积晶化，能够满足生产高性能多晶硅材料的需要。
具体实施方式1-(a)
本实施方式提供一种多晶硅薄膜的制备方法，包括以下步骤：
（1）形成多晶硅薄膜的基底层4。多晶硅薄膜的基底层4的形成为现有的公知技术，其可包括：首先提供一衬底，此衬底通常为玻璃基板，当然该衬底也可以为塑料衬底或是其它透明衬底，然此衬底也可以是其它不透明衬底，如硅衬底。接着于衬底上形成一缓冲层，此缓冲层通常是由一阻障层以及一应力缓冲层所构成。其中，阻障层通常为氮化硅层，该氮化硅层通常是以化学气相沉积的方式形成的；而应力缓冲层通常为氧化硅，该氧化硅层通常是以化学气相沉积方式所形成的，其膜层结构较为紧密。当然该基底层4不仅仅限于此，也可包含其他多晶硅薄膜中的功能性层或者其它辅助层。
（2）在基底层4形成之后，接着形成石墨烯层2于基底层4上。石墨烯层2的形成通常采用剥离制备法（利用化学气相沉积法在金属衬底上连续生长多层石墨烯，然后把金属衬底作为牺牲层腐蚀掉，将多层石墨烯转换到所需贴敷的位置上），形成的石墨烯层2优选为2~10层的石墨烯，当然，也可以采用别的方法制备石墨烯层2。
（3）在石墨烯层2形成之后，接着形成非晶硅层于石墨烯层2上。形成的非晶硅层的厚度优选为40~50nm，非晶硅层可用例如等离子增强化学气相沉积的方式形成，当然非晶硅层也可以采用低压化学沉积、物理气相沉积、溅镀等方式形成。同时还可另外再对非晶硅层进行去氢步骤，以利于后续的激光制程不会出现氢爆的现象。
（4）在形成非晶硅层之后，接着进行准分子激光退火法，从而使非晶硅层晶化形成多晶硅层。其中，准分子激光的激光束可以采用ArF（波长为193nm，脉冲宽度17ns）、KrF（波长为248nm，脉冲宽度23ns）、XeCl（波长为308nm，脉冲宽度30ns）、XeF（波长为351nm，脉冲宽度20ns）等紫外光源。把石墨烯层上形成非晶硅层的样品放置在真空室中，衬底温度优选为200~300℃，气压优选为2×10-4~8×10-4Pa，通过准分子激光把非晶硅熔化，准分子激光能量密度优选为50~500mJ/cm2，激光输出频率优选为3~10Hz。
图1a~1d为石墨烯辅助准分子激光退火法非晶硅生成多晶硅的微观过程示意图。如图1a所示，当激光束进行照射后，控制准分子激光照射于非晶硅层上的能量密度使得受到激光束照射的非晶硅区域成为高温熔融状态，从而降低了硅原子1的表面能，此时硅原子1排列无序。如图1b所示，当退火时，随着温度的降低，在熔融状态的硅原子1与石墨烯层2接触的边界位置，石墨烯层2的均匀排布会诱发排列无序的硅原子1的结晶行为；与石墨烯层2接触的排列无序的硅原子1在石墨烯层2中的碳原子的作用下，会沿着石墨烯层2的某个特定晶向排列，其结晶形成的多晶硅3的晶面间距与作为模板的石墨烯层2对应的某个特定晶向的碳原子的间距相近。如图1c所示，已经形成晶体的多晶硅3会继续诱导熔融状态的硅原子1结晶，并按照这个顺序不停地诱导熔融状态的硅原子1。如图1d所示，由于石墨烯中规则排布的碳原子间的间距与诱导形成的多晶硅3的晶面间距还是会存在小的差别，当在诱导结晶形成的多晶硅3的晶面间距与石墨烯中的碳原子间的晶面间距的差别累积到一定程度时，多晶硅3就会分裂成另外一块晶粒。通过该方法制得的多晶硅薄膜中的多晶硅3具有无污染及缺陷密度低，得到的多晶硅3的晶粒大小均匀、排列有序且晶粒较大，进而具有较佳的表面平坦度。
图2a~2c为传统技术准分子激光退火法生成多晶硅的微观过程示意图。如图2a所示，当激光束进行照射后，控制准分子激光照射于非晶硅层上的能量密度，使得受到激光束照射的非晶硅区域成为高温熔融状态，从而降低了硅原子1的表面能，此时硅原子1排列无序。如图2b所示，当退火时，随着温度的降低，无序的硅原子1会有部分无序结晶，并如图2c所示，在部分无序结晶的多晶硅3的诱导下形成一块块晶粒，此时晶粒的排布也是无序的。传统准分子激光退火法中生成的多晶硅3无序化程度较高，尽管多晶硅3的电子迁移率比非晶硅高出10~20倍，但是这种无序的多晶硅3导致晶粒内部势场波动性较大，不利于电子迁移率的进一步提高。而由本发明具体实施方式1-(a)的方法形成的定向排列的多晶硅3，从而克服了上述缺点。
具体实施方式1-(b)的步骤（1）~（3）与具体实施方式1-(a)的步骤（1）~（3）相同，使非晶硅层晶化形成多晶硅层也可以使用高温炉法。即在高温炉内在惰性气氛（如Ar、N2等）下，使得非晶硅在600℃以上加热熔化，然后开始改变温度退火，使得硅原子1在石墨烯的诱导下晶化形成多晶硅3，得到多晶硅薄膜。具体实施方式1-(c)的步骤（1）~（3）与具体实施方式1-(a)的步骤（1）~（3）相同，也可以使用脉冲快速热烧结法使得非晶硅熔化，使得硅原子1在石墨烯的诱导下晶化形成多晶硅3。
按照上述制备方法，最终制得的多晶硅薄膜中含有石墨烯。石墨烯为单层碳原子构成的二维网状晶体，单层石墨烯是一种稳定的材料，各碳原子按照六边形晶格整齐排列，由于具有类似苯环的结构而十分稳定，避免了碳原子的重排。石墨烯是一种没有能隙的半导体，具有比硅高10倍的载流子迁移率和零有效质量，且石墨烯层2仅为2~10层的石墨烯，所以对多晶硅薄膜的性能几乎没有影响。在多晶硅薄膜的制备过程中，非晶硅晶化过程形成的多晶硅3通常为p型的半导体，故优选的是石墨烯为p型半导体，这样虽然石墨烯的量很少，但是作为半导体的功能性与多晶硅匹配，对于最终制成的多晶硅薄膜没有明显的影响，且p型石墨烯作为多晶硅薄膜的一部分，还可以提高整个多晶硅薄膜的电子迁移率。
如下表1所示，通过该方法制得的多晶硅薄膜中的多晶硅3晶粒的尺寸为100~300nm，电子迁移率为100~300cm2·V-1·s-1，且多晶硅薄膜内部的载流子的速率大大增加，并提升了多晶硅薄膜晶体管的元件表现。
用上述方法所制成的多晶硅薄膜，能够应用于薄膜晶体管（可用于液晶显示装置或有机电致发光显示装置中的驱动结构）的有源区，且具有良好的电子迁移率以及关闭电流元件特性；当然，若要以上述方法所制成的多晶硅薄膜作为薄膜晶体管的有源区，还应包括形成其它结构的步骤，例如通过构图工艺形成源/漏极的步骤、通过光刻工艺使多晶硅薄膜形成有源区的步骤等。这些步骤的具体方式是多样的，且对本领域的技术人员是已知的。此外，本发明所形成的多晶硅薄膜亦适用于其它领域，例如太阳能电池所使用的多晶硅薄膜等。
具体实施方式2
本具体实施方式提供一种多晶硅薄膜的制备方法，包括以下步骤：
（1）本具体实施方式中基底层的制作方法如具体实施方式1。
（2）在基底层上形成厚度优选为40~50纳米的非晶硅层，在非晶硅层上形成厚度优选为2~10层的石墨烯层。其中，非晶硅层的形成方法、石墨烯层的形成方法与具体实施方式1相同。
（3）通过准分子激光退火法使非晶硅晶化形成多晶硅，得到多晶硅薄膜。该步骤所用晶化方法与具体实施方式1相同。石墨烯晶体可以进行大规模制作，且晶体质量很高，由于多晶硅薄膜制作过程中所制备的石墨烯的厚度仅为2~10层的石墨烯，该薄层石墨烯对光的透过率很高，超过了95%，因此不会对准分子激光退火法产生影响；
（4）经过灰化过程除去石墨烯层，灰化过程为氧气干法刻蚀灰化石墨烯层。
当石墨烯层为n型半导体或者导体时，与非晶硅晶化形成的p型半导体硅不匹配，优选的是，将石墨烯层除去。由于石墨烯层只是一层或者几层碳原子，最轻的灰化过程就可以将石墨烯完全除去。当然，当石墨烯层为p型半导体时，考虑到石墨烯层还是与多晶硅层存在一定的差异，优选的是，使用灰化的方法将其除去。优选的是，该灰化过程为氧气干法刻蚀灰化石墨烯层。该氧气干法刻蚀工艺通过调整等离子体刻蚀机内的氧气的流量以及总体的刻蚀时间，来实现对石墨烯层的刻蚀，同时达到不损伤多晶硅层的目的。
当然，在多晶硅薄膜的制备方法中，也可以包括在基底层上形成石墨烯层，然后在石墨烯层上形成非晶硅层，再在非晶硅层上形成石墨烯层。
本具体实施方式中有3个实施例，见下表1，且该表中有一个对比例1。其中，实施例1~3用该具体实施方式中的方法制备多晶硅薄膜，并用现有的方法制备对比例1的多晶硅薄膜，再测试所得多晶硅薄膜的晶粒尺寸和电子迁移率。其中，各实施例和对比例中的使用的衬底均为玻璃基板，玻璃基板上均通过化学气相沉积形成有氮化硅阻障层和氧化硅缓冲层，形成多晶硅薄膜的方法均为准分子激光退火法，区别仅在于石墨烯层2厚度、多晶硅层厚度、在基底层4上先沉积的层（在基底层4上先沉积石墨烯层2或者在基底层4上先沉积非晶硅层）、石墨烯层2是否灰化、准分子激光退火参数等如下表1所示。
表1.对比例1和实施例1~3的多晶硅薄膜的制备参数及性能测试结果
本发明另一方面提供一种实施例1~3所制备的多晶硅薄膜，该多晶硅薄膜不仅可以用于薄膜晶体管的制作，而且可以用于太阳能电池材料，还可以广泛用于其它半导体器件的制作中。
本发明另一方面提供一种阵列基板，其包括薄膜晶体管阵列，该薄膜晶体管阵列的有源区是由实施例1~3中任意一种方法制备的多晶硅薄膜形成的。
本发明还提供一种显示装置，其包括上述的阵列基板。
优选的，该显示装置为液晶显示装置或有机电致发光显示装置。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种用于阵列基板的多晶硅薄膜的制备方法，其特征在于，包括以下步骤：
(1)在基底层上形成石墨烯层和非晶硅层，其中石墨烯层和非晶硅层相邻；
(2)使非晶硅晶化形成多晶硅，得到多晶硅薄膜，在晶化过程中，硅原子沿着石墨烯层的特定晶相排列形成多晶硅薄膜。
2.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(1)为：
在基底层上形成非晶硅层，在非晶硅层上形成石墨烯层。
3.根据权利要求2所述的多晶硅薄膜的制备方法，其特征在于，在所述步骤(2)之后还包括：
步骤(3)经过灰化过程除去石墨烯层。
4.根据权利要求3所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(3)中灰化过程为以氧气干法刻蚀灰化石墨烯层。
5.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(1)为：
在基底层上形成石墨烯层，在石墨烯层上形成非晶硅层。
6.根据权利要求5所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(1)中形成的石墨烯层为p型石墨烯层。
7.根据权利要求1～6任意一项所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(1)中的石墨烯层为2～10层的石墨烯，非晶硅层的厚度为40～50纳米。
8.根据权利要求1～6任意一项所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(2)中使非晶硅晶化形成多晶硅的方法为高温炉法、脉冲快速热烧结法、准分子激光退火法中的任意一种。
9.根据权利要求8所述的多晶硅薄膜的制备方法，其特征在于，所述步骤(2)中非晶硅晶化形成多晶硅的方法为准分子激光退火法，其准分子激光的能量密度为50～500mJ/cm2，激光输出频率为3～10Hz。
CN201210375067.4A 2012-09-29 2012-09-29 一种多晶硅薄膜及其制备方法、阵列基板、显示装置 Active CN102856173B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201210375067.4A CN102856173B (zh) 2012-09-29 2012-09-29 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
EP20130174324 EP2713401B1 (en) 2012-09-29 2013-06-28 Polysilicon thin film and manufacturing method thereof, array substrate and display device
JP2013147409A JP6192402B2 (ja) 2012-09-29 2013-07-16 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置
KR1020130084759A KR101602997B1 (ko) 2012-09-29 2013-07-18 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
US13/963,112 US9142409B2 (en) 2012-09-29 2013-08-09 Polysilicon thin film and manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210375067.4A CN102856173B (zh) 2012-09-29 2012-09-29 一种多晶硅薄膜及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN102856173A CN102856173A (zh) 2013-01-02
CN102856173B true CN102856173B (zh) 2015-03-18

Family

ID=47402649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210375067.4A Active CN102856173B (zh) 2012-09-29 2012-09-29 一种多晶硅薄膜及其制备方法、阵列基板、显示装置

Country Status (5)

Country Link
US (1) US9142409B2 (zh)
EP (1) EP2713401B1 (zh)
JP (1) JP6192402B2 (zh)
KR (1) KR101602997B1 (zh)
CN (1) CN102856173B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606535B (zh) * 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
US9171719B2 (en) 2013-12-30 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Method of defining poly-silicon growth direction
CN103730336B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
CN104022023A (zh) * 2014-06-24 2014-09-03 上海大学 准分子激光辅助醋酸镍溶液金属诱导晶化非晶硅薄膜的方法
CN104037066B (zh) * 2014-06-25 2017-05-31 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
CN104966663B (zh) * 2015-05-22 2020-01-14 信利（惠州）智能显示有限公司 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
CN105088336B (zh) * 2015-07-24 2018-05-18 深圳市华星光电技术有限公司 一种多晶硅制备装置及方法
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US11171015B2 (en) * 2019-09-11 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板
KR102384916B1 (ko) * 2020-02-24 2022-04-12 주식회사 인포비온 에너지빔 조사를 이용한 대면적 그래핀 박막의 제조방법
CN115385328B (zh) * 2022-09-22 2023-10-17 北京石墨烯技术研究院有限公司 石墨烯复合材料及其制备方法和应用
CN117711917B (zh) * 2024-02-05 2024-05-28 中国科学院长春光学精密机械与物理研究所 一种多晶硅薄膜及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848365A (zh) * 2005-04-06 2006-10-18 三星电子株式会社 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN101093800A (zh) * 2006-06-22 2007-12-26 统宝光电股份有限公司 制作多晶硅薄膜的方法
CN101924020A (zh) * 2009-06-16 2010-12-22 宋健民 半导体装置及其制造方法
CN102097461A (zh) * 2009-11-10 2011-06-15 宋健民 实质上具有晶格匹配的半导体材料及其制造方法
CN102097297A (zh) * 2010-11-16 2011-06-15 复旦大学 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
KR20050066592A (ko) 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
KR100803867B1 (ko) * 2006-09-14 2008-02-14 연세대학교 산학협력단 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100805155B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법
KR20100075100A (ko) * 2008-12-24 2010-07-02 서울대학교산학협력단 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
KR20090057205A (ko) 2009-05-16 2009-06-04 이정호 박막 태양전지
US7952599B2 (en) * 2009-05-29 2011-05-31 Xerox Corporation Heating element incorporating an array of transistor micro-heaters for digital image marking
KR101058668B1 (ko) * 2009-07-28 2011-08-22 서강대학교산학협력단 갭리스 반도체 박막의 형성 방법
US20110073990A1 (en) * 2009-09-28 2011-03-31 Rudolf Berger Capacitor and Method for Making Same
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
KR101234180B1 (ko) * 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8883589B2 (en) * 2010-09-28 2014-11-11 Sandisk 3D Llc Counter doping compensation methods to improve diode performance
KR101736971B1 (ko) * 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene
US8866124B2 (en) * 2011-02-02 2014-10-21 Sandisk 3D Llc Diodes with native oxide regions for use in memory arrays and methods of forming the same
WO2012119125A2 (en) * 2011-03-02 2012-09-07 Xiangfeng Duan High performance graphene transistors and fabrication processes thereof
US8129215B1 (en) * 2011-04-01 2012-03-06 James P Campbell Method for producing high temperature thin film silicon layer on glass
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101871295B1 (ko) * 2011-10-19 2018-08-03 삼성전자 주식회사 그래핀을 이용한 광 변조기
US8680511B2 (en) * 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848365A (zh) * 2005-04-06 2006-10-18 三星电子株式会社 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN101093800A (zh) * 2006-06-22 2007-12-26 统宝光电股份有限公司 制作多晶硅薄膜的方法
CN101924020A (zh) * 2009-06-16 2010-12-22 宋健民 半导体装置及其制造方法
CN102097461A (zh) * 2009-11-10 2011-06-15 宋健民 实质上具有晶格匹配的半导体材料及其制造方法
CN102097297A (zh) * 2010-11-16 2011-06-15 复旦大学 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法

Also Published As

Publication number Publication date
US20140091305A1 (en) 2014-04-03
KR20140043021A (ko) 2014-04-08
US9142409B2 (en) 2015-09-22
CN102856173A (zh) 2013-01-02
EP2713401B1 (en) 2015-05-06
KR101602997B1 (ko) 2016-03-11
JP6192402B2 (ja) 2017-09-06
EP2713401A1 (en) 2014-04-02
JP2014072518A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
CN102856173B (zh) 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
TWI809188B (zh) 形成二維材料層的方法、場效電晶體及其製造方法
CN102969250B (zh) Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
US7629207B2 (en) Bottom gate thin film transistor and method of manufacturing the same
CN103681776B (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
WO2021259361A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
Howell et al. Poly-Si thin-film transistors on steel substrates
JP2009076753A5 (zh)
CN105957805A (zh) 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
CN103730336B (zh) 定义多晶硅生长方向的方法
WO2019000508A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN104037066A (zh) 定义多晶硅生长方向的方法
CN106784412A (zh) 柔性有机发光二极管显示器及其制作方法
WO2014153841A1 (zh) 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
CN104658891B (zh) 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
JP5622457B2 (ja) 薄膜トランジスタおよびその製造方法
JP2013128107A (ja) ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
KR101118275B1 (ko) 다결정 실리콘 박막의 제조방법
JP3797229B2 (ja) 薄膜半導体の製造装置
CN110459601B (zh) 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法
CN107527819A (zh) 底栅型低温多晶硅晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant