CN110459601B - 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法 - Google Patents

一种二维非晶氧化物半导体与薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN110459601B
CN110459601B CN201810670232.6A CN201810670232A CN110459601B CN 110459601 B CN110459601 B CN 110459601B CN 201810670232 A CN201810670232 A CN 201810670232A CN 110459601 B CN110459601 B CN 110459601B
Authority
CN
China
Prior art keywords
dimensional
oxide semiconductor
amorphous oxide
thin film
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810670232.6A
Other languages
English (en)
Other versions
CN110459601A (zh
Inventor
吕建国
岳士录
陆波静
叶志镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201810670232.6A priority Critical patent/CN110459601B/zh
Publication of CN110459601A publication Critical patent/CN110459601A/zh
Application granted granted Critical
Publication of CN110459601B publication Critical patent/CN110459601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本发明公开了一种二维非晶氧化物半导体与薄膜晶体管及其制备方法，所述的二维非晶氧化物半导体厚度为1.0~3.1 nm，室温禁带宽度3.86~5.12 eV，具有明显的量子约束效应，同时表现出二维特性和非晶态结构。在二维非晶氧化物半导体中，金属元素满足其离子具有(n‑1)d10ns0（n为主量子数，且n≥4）球形电子结构。本发明还提供了几种典型二维非晶氧化物半导体薄膜与薄膜晶体管的制备方法，所制备的二维非晶氧化物薄膜晶体管开关电流比大于106，场效应迁移率达到100 cm2/Vs，性能优异，可在信息电子领域获得广泛应用。

Description

一种二维非晶氧化物半导体与薄膜晶体管及其制备方法
技术领域
本发明涉及非晶氧化物半导体与薄膜晶体管，特别是涉及一种二维非晶氧化物半导体与薄膜晶体管及其制备方法。
背景技术
低维材料通常包括零维（0D），一维（1D）和二维（2D）材料。在过去的几十年中，低维材料吸引了越来越多的学术研究和工业生产兴趣。随着材料从块体转变为低维状态，考虑到低维材料具有较大的比表面积和量子限制效应，可以预期其性能有明显的变化。近年来，低维材料，特别是具有独特物理和化学性质的二维材料，一直是一个重要的研究课题。
众所周知，石墨烯的发现引起了人们对二维材料探索的极大兴趣。尽管石墨烯表现出优异的电学，机械，热学和光学性质，但由于其零带隙和电导率太高而不适合制造场效应晶体管（FET）。在这些方面，已经开发了替代的二维材料用于制备场效应晶体管，包括过渡金属硫族化合物，过渡金属氧化物和其他氧化物半导体。由二维过渡金属硫化物或硒化物（例如MoS2，WS2，MoSe2和WSe2）制成的FET显示出良好的开关特性和高迁移率。二维材料在制造下一代电子和光电子器件方面备受关注。然而，由于这些二维材料和器件的超小尺寸（仅约几微米）和不可控制的形状，这些二维材料和器件的制造工艺非常复杂。因而，二维材料很难在大规模生产中进行复杂的微纳米制造。
在过去的十年中，非晶氧化物半导体（AOS）因其在下一代显示器，生物传感器，光电晶体管和透明电子器件中的潜力而备受关注。众所周知，相比晶体半导体，非晶半导体在低工艺温度下容易实现具有优异均匀性的大面积薄膜。在AOS中，首次发现的是铟镓锌氧（InGaZnO），这是Nomura等人报道的。在以下两个系列的非晶氧化物半导体中，InMZnO和ZnMSnO（M = Al，Ga，Zr，Hf，Si，Nb，Ti，Mg），已经被生产和广泛研究。由于In3+和Sn4+具有（n-1）d10ns0（n≥4，这里n是主量子数）的特殊电子构型，这种电子构型可以建立非晶态载流子传输路，AOS薄膜晶体管（TFT）可以获得高于10 cm2/Vs的场效应迁移率。具有这些优异性能的非晶氧化物半导体与传统的二维材料相比具有明显的优势，尤其是在批量生产中。
值得指出的是，目前报道的所有2D材料都是晶体材料，到目前为止还没有关于2D非晶材料的报道。同时，AOS材料的研究从未达到过二维极限。因而，二维非晶氧化物半导体可以结合传统非晶氧化物半导体与传统二维材料的优点，解决现有二维材料尺寸小，制备工艺复杂、成本高、不易加工、难以与微电子工艺兼容的科技难题，是一个非常具有潜力的发展方向。
发明内容
本发明的目的是针对现有技术的不足和实际应用需求，提供一种二维非晶氧化物半导体薄膜及其薄膜晶体管，并给出一种有效的制备方法。
本发明提供了一种二维非晶氧化物半导体，所述的二维非晶氧化物半导体厚度0.7~6.2 nm，优选为0.7~3.1 nm；室温下禁带宽度在3.86~5.12 eV之间，且具有明显的量子约束效应，为二维材料，具有非晶态结构。
进一步地，所述二维非晶氧化物半导体为含有两种或两种以上的金属元素以及氧元素，所含有的金属元素，其离子均具有(n-1)d10ns0（n为主量子数，且n≥4）的电子结构和球形电子云形状。
优选地，所述的二维非晶氧化物半导体
含有两种金属元素，所述金属元素为Zn、In、Sn或Cu中的任两种。进一步地，非晶氧化物半导体ZnSnO。
所述的二维非晶氧化物半导体，含有两种以上金属元素，所述金属元素选自Zn、Ga、Ge、In、Sn或Cu中的不同元素。进一步地，非晶氧化物半导体为ZnGeSnO或ZnGeSnInO。
以上述二维非晶氧化物半导体为沟道层，制备薄膜晶体管，至少包括衬底、栅极、源极、漏极、栅极绝缘层和沟道层，其中衬底优选为硅衬底，栅极绝缘层优选为SiO2薄膜。
进一步地，薄膜晶体管的制备方法，主要制备步骤为：
1）如二维ZnSnO非晶薄膜，采用脉冲激光沉积（PLD）方法，以高纯（99.99%）ZnSnO陶瓷片为靶材，其中Zn:Sn的原子比为1:0.5；以重掺n型Si为衬底，在其上预先沉积100 nm的SiO2层，然后将其放入PLD腔室，生长ZnSnO薄膜。以高纯O2为工作气体，气体压强5 Pa；以KrF准分子激光熔蒸靶材，在衬底上沉积，激光器参数为248 nm、200 mJ、5 Hz；生长时间为5~25s，通过调节生长时间来控制脉冲数量和薄膜沉积时间，室温生长所需厚度的二维ZnSnO非晶薄膜。生长结束后，二维ZnSnO非晶薄膜在空气中400℃下退火10 min，以提高薄膜质量。
2）如二维ZnGeSnO非晶薄膜，采用脉冲激光沉积（PLD）方法制备二维ZnGeSnO非晶薄膜，以高纯（99.99%）ZnGeSnO陶瓷片为靶材，其中Zn:Ge:Sn的原子比为1:0.05:1；以重掺n型Si为衬底，在其上预先沉积100 nm的SiO2层，然后将其放入PLD腔室，生长ZnGeSnO薄膜。以高纯O2为工作气体，气体压强8 Pa；以KrF准分子激光熔蒸靶材，在衬底上沉积，激光器参数为248 nm、200 mJ、5 Hz；生长时间分别为20~50 s，通过调节生长时间来控制脉冲数量和薄膜沉积时间，室温生长所需厚度的二维ZnGeSnO非晶薄膜。生长结束后，二维ZnGeSnO非晶薄膜在空气中400℃下退火10 min，以提高薄膜质量。
3）如二维ZnGeSnInO非晶薄膜，采用分子束外延（MBE）方法制备二维ZnGeSnInO非晶薄膜，以高纯（99.99%）ZnGeSnInO为源材料，其中Zn:Ge:Sn:In的原子比为1:0.05:0.5:0.5；以重掺n型Si为衬底，在其上预先沉积100 nm的SiO2层，然后将其放入MBE腔室，生长ZnGeSnInO薄膜。以高纯O2为工作气体，气体压强1 Pa；以高能激光熔蒸靶材，在衬底上沉积，生长时间分别为5~60 s，通过调节生长时间、脉冲数量、束流参数，室温生长所需厚度的二维ZnGeSnInO非晶薄膜。生长结束后，二维ZnGeSnInO非晶薄膜在空气中400℃下退火10min，以提高薄膜质量。
4）以上述二维ZnSnO或二维ZnGeSnO或ZnGeSnInO薄膜为沟道层，利用掩模版，在沟道层薄膜上用电子束蒸发技术沉积一层100 nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义TFT沟道层的宽度和长度分别为1000 μm和100 μm，同时，重掺Si衬底作为栅极，100nm的SiO2为栅极绝缘层，便制备得到了相应的二维ZnSnO或二维ZnGeSnO或ZnGeSnInO薄膜晶体管。
所制备的二维非晶氧化物半导体薄膜其厚度可精确控制，且可实现大面积均匀沉积，在10mm×10mm的尺寸范围内厚度不均匀性低于5%，可见光透过率达到99%；所制备的二维非晶氧化物半导体薄膜晶体管，开关电流比大于106，场效应迁移率达到100 cm2/Vs。
值得指出的是，本发明所述的二维非晶氧化物半导体与薄膜晶体管，是在上述工艺技术参数下获得的，上述各工艺技术参数均是发明人经过创造性劳动获得的，需要精确调节和控制，超过上述工艺技术参数的范围，便无法获得预期的效果。
二维非晶氧化物半导体最本质的属性为具有二维限域效应的非晶氧化物半导体薄膜，并不限于具体的非晶半导体材料的种类，上述所列举的仅是具有良好材料和器件性能的部分材料，其它具有二维限域效应的非晶氧化物半导体材料也理应认为为本发明专利的保护范围。
本发明所述的二维非晶氧化物半导体薄膜，可用多种方法制备，本发明中所列举的仅是其中的一种或两种制备方法，除此之外，还可采用化学气相沉积、溶胶-凝胶、磁控溅射、蒸发等各种方法制备，当然需要精心设计具有创造性的特定的工艺参数。
本发明的有益效果在于：
1）本发明专利所提供的二维非晶氧化物半导体薄膜，完全不同于传统的二维材料，是一种新型的二维材料。目前报道的几乎所有2D材料都是晶体材料，如石墨烯、MoS2、WS2等，通常制得的二维材料尺寸仅仅在μm量级，尺寸再大一些的就无法连续，而仅仅是多个二维晶体片的物理组合。本发明所提供的二维材料可实现大面积均匀沉积，在目前实验室条件下可做到在10mm×10mm的尺寸范围内厚度不均匀性低于5%，若使用产业化设备，原理上均匀沉积的尺寸可不受限制，比如可轻松达到1m×1m的大面积均匀生长二维非晶氧化物半导体薄膜。目前尚未有2D非晶材料的报道，AOS材料的研发从未达到过二维尺度。本发明提供的二维AOS薄膜，显然结合了传统非晶氧化物半导体与传统二维材料的优点，解决现有二维材料尺寸小、制备工艺复杂、成本高、不易加工的科技难题，尤其是二维AOS薄膜的制备工艺可完全与微电子工艺相，这是传统二维材料无法比拟的，可望开创一个新的透明电子研究方向，而且蕴藏着巨大的发展潜力和市场前景。
2）本发明所述的二维非晶氧化物半导体薄膜，优选的金属元素，其金属离子均具有(n-1)d10ns0的电子结构和球形电子云形状，其中n≥4，球形电子云半径大，可以相互重叠，为半导体载流子传输提供有效的传输通道，本发明专利中的AOS材料，所有的金属离子均具有球形电子结构，这使得各金属离子间彼此作用与协调，可提供显著更多的“四通八达”的载流子传输通道，使AOS材料即便在非晶和二维状态下依然有足够的载流子传输通道，从而二维AOS薄膜晶体管具有优良的器件性能。
3）以本发明专利的实施例为例来说明，比如，我们所生长得到的二维ZnGeSnO薄膜厚度仅仅为2.2 nm，沟道层宽度为1000 μm，其薄膜平面尺寸与薄膜厚度的比例可达到106，若以实验室已实现的10mm×10mm尺寸范围内大面积均匀来考察，其薄膜平面尺寸与薄膜厚度的比例可达到107，在如此大的二维尺寸范围内，AOS材料厚度不均匀性低于5%，这是一个非常具有突破性的结果，不仅在微电子和透明电子学理论上，而且在微电子和透明电子技术上，都会产生意想不到的效果，会是一个巨大的进步。
4）本发明专利的二维非晶氧化物半导体薄膜，室温下禁带宽度在3.86~5.12 eV之间，在可见光区域是全透明的，因而是一种透明电子技术的理想材料。
5）本发明专利的二维非晶氧化物半导体薄膜，可在室温下生长，能够与有机柔性衬底相兼容，因而可在可穿戴、便携式、智能化产品中获得应用。
6）本发明提供的二维非晶氧化物半导体薄膜，具有非常显著的量子约束效应，是一种低维纳米材料，兼具二维材料和非晶氧化物半导体材料的双重特性，可望产生新的研究和应用领域。
7）以本发明提供的二维非晶氧化物半导体薄膜作为沟道层，制备出薄膜晶体管，所得器件具有显著的场效应特性，开关电流比在106量级，场效应迁移率可达100 cm2/Vs，性能优异。
8）本发明所述的二维非晶氧化物半导体薄膜，制备方法简单，不需要苛刻的生长工艺，成本低，大面积均匀，易于操作，便于后续加工和处理，非常容易实现工业化和规模化生产。
附图说明
图1为实施例1、实施例2和实施例3中制备二维非晶氧化物半导体薄膜晶体管的结构示意图。
图2为实施例2制备的二维ZnGeSnO非晶薄膜的AFM图。
图3为实施例2制备的二维ZnGeSnO非晶薄膜禁带宽度随厚度的变化关系。
图4为实施例2制备的不同厚度二维ZnGeSnO非晶薄膜晶体管的转移特性曲线。
具体实施方式
实施例1：
采用脉冲激光沉积（PLD）方法制备二维ZnSnO非晶薄膜，以高纯（99.99%）ZnSnO陶瓷片为靶材，其中Zn:Sn的原子比为1:0.5；以重掺n型Si为衬底，在其上预先沉积100 nm的SiO2层，然后将其放入PLD腔室，生长ZnSnO薄膜。以高纯O2为工作气体，气体压强5 Pa；以KrF准分子激光熔蒸靶材，在衬底上沉积，激光器参数为248 nm、200 mJ、5 Hz；生长时间分别为5 s、10 s、15 s、20 s、25 s，通过调节生长时间来控制脉冲数量和薄膜沉积时间，室温生长所需厚度的二维ZnSnO非晶薄膜。生长结束后，二维ZnSnO非晶薄膜在空气中400℃下退火10min，以提高薄膜质量。
在上述制备的二维ZnSnO非晶薄膜基础上，进一步制作TFT器件。主要制备工艺为：利用掩模版，在上述制得的二维ZnSnO非晶薄膜上用电子束蒸发技术沉积一层100 nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义TFT沟道层的宽度和长度分别为1000 μm和100 μm。制作的TFT器件结构如图1所示，图中，1为n++-Si衬底，同时也是栅电极，2为100 nm的SiO2的栅极绝缘层，3为二维ZnSnO非晶沟道层，4为Al源极层，5为Al漏极层。
对制得的二维ZnSnO非晶薄膜进行结构、电学和光学性能测试。当生长时间分别为5 s、10 s、15 s、20 s、25 s时，薄膜的厚度分别为0.7 nm、1.5 nm、2.1 nm、2.7 nm、3.2 nm。当二维ZnSnO厚度由3.2 nm减少至0.7 nm时，室温禁带宽度由3.92 eV增加至5.12 eV，可以看到，随着厚度的减小，禁带宽度明显增加，表现出典型的量子约束效应。进一步的分析表明，二维ZnSnO非晶薄膜可以实现大面积均匀沉积，在10mm×10mm的尺寸范围内厚度不均匀性低于5%，可见光透过率可以达到99%。
对所制得的所制备的二维ZnSnO非晶薄膜晶体管进行测试表征，测试结果表明具有显著的场效应特性，而且电流-电压曲线具有饱和特性。二维ZnSnO非晶薄膜晶体管开关电流比均大于106，当沟道层厚度由3.2 nm减少至0.7 nm时，场效应迁移率由74 cm2/Vs下降至7 cm2/Vs，这是由于随着沟道层厚度的增加，电子迁移通道减少的缘故。本实施例中，场效应迁移率达到74 cm2/Vs。
实施例2：
采用脉冲激光沉积（PLD）方法制备二维ZnGeSnO非晶薄膜，以高纯（99.99%）ZnGeSnO陶瓷片为靶材，其中Zn:Ge:Sn的原子比为1:0.05:1；以重掺n型Si为衬底，在其上预先沉积100 nm的SiO2层，然后将其放入PLD腔室，生长ZnGeSnO薄膜。以高纯O2为工作气体，气体压强8 Pa；以KrF准分子激光熔蒸靶材，在衬底上沉积，激光器参数为248 nm、200 mJ、5Hz；生长时间分别为20 s、30 s、40 s、50 s，通过调节生长时间来控制脉冲数量和薄膜沉积时间，室温生长所需厚度的二维ZnGeSnO非晶薄膜。生长结束后，二维ZnGeSnO非晶薄膜在空气中400℃下退火10 min，以提高薄膜质量。
在上述制备的二维ZnGeSnO非晶薄膜基础上，进一步制作TFT器件。主要制备工艺为：利用掩模版，在上述制得的二维ZnGeSnO非晶薄膜上用电子束蒸发技术沉积一层100 nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义TFT沟道层的宽度和长度分别为1000 μm和100 μm。制作的TFT器件结构如图1所示，图中，1为n++-Si衬底，同时也是栅电极，2为100nm的SiO2的栅极绝缘层，3为二维ZnGeSnO非晶沟道层，4为Al源极层，5为Al漏极层。
对制得的二维ZnGeSnO非晶薄膜进行结构、电学和光学性能测试。图2为二维ZnGeSnO非晶薄膜的AFM图，可以明显看到二维ZnGeSnO非晶材料的厚度为2.2 nm。当生长时间分别为20 s、30 s、40 s、50 s时，薄膜的厚度分别为2.2 nm、3.1 nm、4.3 nm、6.1 nm。图3为二维ZnGeSnO非晶薄膜室温禁带宽度随厚度的变化关系，当二维ZnGeSnO厚度为6.1 nm、4.3 nm、3.1 nm、2.2 nm时，室温禁带宽度分别为3.94 eV、3.98 eV、4.06 eV、4.12 eV，可以看到，随着厚度的减小，禁带宽度明显增加，表现出典型的量子约束效应。进一步的分析表明，二维ZnGeSnO非晶薄膜可以实现大面积均匀沉积，在10mm×10mm的尺寸范围内厚度不均匀性低于5%，可见光透过率可达99%。
对所制得的所制备的二维ZnGeSnO非晶薄膜晶体管进行测试表征。图4为不同厚度二维ZnGeSnO非晶薄膜晶体管的转移特性曲线，具有显著的场效应特性，而且具有饱和特性。对于沟道层厚度为6.1 nm、4.3 nm、3.1 nm、2.2 nm的二维ZnGeSnO非晶薄膜晶体管，开关电流比均大于106，随着沟道层厚度的降低，场效应迁移率有所下降，由6.1 nm时的25cm2/Vs下降至2.2 nm时的5.5 cm2/Vs，这是由于随着沟道层厚度的增加，电子迁移通道减少的缘故。本实施例中，场效应迁移率达到25 cm2/Vs。
实施例3：
采用分子束外延（MBE）方法制备二维ZnGeSnInO非晶薄膜，以高纯（99.99%）ZnGeSnInO为源材料，其中Zn:Ge:Sn:In的原子比为1:0.05:0.5:0.5；以重掺n型Si为衬底，在其上预先沉积100 nm的SiO2层，然后将其放入MBE腔室，生长ZnGeSnInO薄膜。以高纯O2为工作气体，气体压强1 Pa；以高能激光熔蒸靶材，在衬底上沉积，生长时间分别为5 s、20 s、40 s、60 s，通过调节生长时间、脉冲数量、束流参数，室温生长所需厚度的二维ZnGeSnInO非晶薄膜。生长结束后，二维ZnGeSnInO非晶薄膜在空气中400℃下退火10 min，以提高薄膜质量。
在上述制备的二维ZnGeSnInO非晶薄膜基础上，进一步制作TFT器件。主要制备工艺为：利用掩模版，在上述制得的二维ZnGeSnInO非晶薄膜上用电子束蒸发技术沉积一层100 nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义TFT沟道层的宽度和长度分别为1000 μm和100 μm。制作的TFT器件结构如图1所示，图中，1为n++-Si衬底，同时也是栅电极，2为100 nm的SiO2的栅极绝缘层，3为二维ZnGeSnInO非晶沟道层，4为Al源极层，5为Al漏极层。
对制得的二维ZnGeSnInO非晶薄膜进行结构、电学和光学性能测试。当生长时间分别为10 s、20 s、40 s、60 s时，薄膜的厚度分别为0.9 nm、2.0 nm、4.1 nm、6.2 nm。当二维ZnGeSnInO厚度由6.2 nm减少至0.9 nm时，室温禁带宽度由3.86 eV增加至4.85 eV，可以看到，随着厚度的减小，禁带宽度明显增加，表现出典型的量子约束效应。进一步的分析表明，二维ZnGeSnInO非晶薄膜可以实现大面积均匀沉积，在10mm×10mm的尺寸范围内厚度不均匀性低于4%，可见光透过率可以达到99%。
对所制得的所制备的二维ZnGeSnInO非晶薄膜晶体管进行测试表征，测试结果表明具有显著的场效应特性，而且电流-电压曲线具有饱和特性。二维ZnSnO非晶薄膜晶体管开关电流比均大于106，当沟道层厚度由6.2 nm减少至0.9 nm时，场效应迁移率由102 cm2/Vs下降至15 cm2/Vs，这是由于随着沟道层厚度的增加，电子迁移通道减少的缘故。本实施例中，场效应迁移率达到100 cm2/Vs以上。

Claims (8)

1.一种二维非晶氧化物半导体，其特征在于，所述的二维非晶氧化物半导体的厚度0.7～3.1nm，室温下禁带宽度在3.86～5.12eV之间，且随着厚度的减小，禁带宽度明显增加，表现出二维量子约束效应，为二维材料，具有非晶态结构；所述的非晶氧化物半导体含有氧元素以及两种或两种以上的金属元素，所述金属元素的金属离子均具有(n-1)d10ns0的电子结构和球形电子云形状，其中n≥4。
2.根据权利要求1所述的一种二维非晶氧化物半导体，其特征在于，所述的二维非晶氧化物半导体含有两种金属元素，所述金属元素为Zn、In、Sn或Cu中的任两种。
3.根据权利要求1所述的一种二维非晶氧化物半导体，其特征在于，所述的二维非晶氧化物半导体含有两种以上金属元素，所述金属元素选自Zn、Ga、Ge、In、Sn或Cu中的不同元素。
4.根据权利要求2所述的一种二维非晶氧化物半导体，所述的非晶氧化物半导体为ZnSnO。
5.根据权利要求3所述的一种二维非晶氧化物半导体，所述的非晶氧化物半导体为ZnGeSnO或ZnGeSnInO。
6.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管以权利要求4所述的非晶氧化物半导体ZnSnO为沟道层，包括如下步骤：
1)二维ZnSnO非晶薄膜的制备：采用脉冲激光沉积方法，以ZnSnO陶瓷片为靶材，其中Zn:Sn的原子比为1:0.5；以表面沉积有100nm的SiO2层的重掺n型Si为衬底；以高纯O2为工作气体，气体压强5Pa；以KrF准分子激光熔蒸靶材，激光器参数为248nm、200mJ、5Hz；生长时间为5～25s，通过调节生长时间来控制脉冲数量和薄膜沉积时间，室温生长二维ZnSnO非晶薄膜；生长结束后，在空气中400℃下退火10min；制得所述的非晶氧化物半导体ZnSnO；
2)以非晶氧化物半导体ZnSnO为沟道层，利用掩模版，在沟道层上沉积一层100nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义沟道层的宽度和长度分别为1000μm和100μm，同时，以衬底中所述重掺n型Si作为栅极，以衬底中所述100nm的SiO2层为栅极绝缘层，制得相应的二维ZnSnO薄膜晶体管。
7.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管以权利要求5所述的非晶氧化物半导体ZnGeSnO为沟道层，包括如下步骤：
1)二维ZnGeSnO非晶薄膜的制备：采用脉冲激光沉积方法，以ZnGeSnO陶瓷片为靶材，其中Zn:Ge:Sn的原子比为1:0.05:1；以表面沉积有100nm的SiO2层的重掺n型Si为衬底；以高纯O2为工作气体，气体压强8Pa；以KrF准分子激光熔蒸靶材，激光器参数为248nm、200mJ、5Hz；生长时间为20～50s，通过调节生长时间来控制脉冲数量和薄膜沉积时间，室温生长二维ZnGeSnO非晶薄膜；生长结束后，在空气中400℃下退火10min；制得所述的非晶氧化物半导体ZnGeSnO；
2)以非晶氧化物半导体ZnGeSnO为沟道层，利用掩模版，在沟道层上沉积一层100nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义沟道层的宽度和长度分别为1000μm和100μm，同时，以衬底中所述重掺n型Si作为栅极，以衬底中所述100nm的SiO2层为栅极绝缘层，制得相应的二维ZnGeSnO薄膜晶体管。
8.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管以权利要求5所述的非晶氧化物半导体ZnGeSnInO为沟道层，包括如下步骤：
1)二维ZnGeSnInO非晶薄膜的制备：采用分子束外延方法，以ZnGeSnInO为源材料，其中Zn:Ge:Sn:In的原子比为1:0.05:0.5:0.5；以表面沉积有100nm的SiO2层的重掺n型Si为衬底；以高纯O2为工作气体，气体压强1Pa；以高能激光熔蒸靶材，生长时间为5～60s，通过调节生长时间、脉冲数量、束流参数，室温生长二维ZnGeSnInO非晶薄膜；生长结束后，在空气中400℃下退火10min；制得所述的非晶氧化物半导体ZnGeSnInO；
2)以非晶氧化物半导体ZnGeSnInO为沟道层，利用掩模版，在沟道层上沉积一层100nm的Al金属薄膜，作为薄膜晶体管的源极和漏极，定义沟道层的宽度和长度分别为1000μm和100μm，同时，以衬底中所述重掺n型Si作为栅极，以衬底中所述100nm的SiO2层为栅极绝缘层，制得相应的二维ZnGeSnInO薄膜晶体管。
CN201810670232.6A 2018-06-26 2018-06-26 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法 Active CN110459601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810670232.6A CN110459601B (zh) 2018-06-26 2018-06-26 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810670232.6A CN110459601B (zh) 2018-06-26 2018-06-26 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110459601A CN110459601A (zh) 2019-11-15
CN110459601B true CN110459601B (zh) 2021-08-03

Family

ID=68480534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810670232.6A Active CN110459601B (zh) 2018-06-26 2018-06-26 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110459601B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
CN104916733A (zh) * 2015-05-18 2015-09-16 浙江大学 一种非晶ZnSnO薄膜晶体管型紫外探测器及其制备方法
KR101763138B1 (ko) * 2015-09-02 2017-07-31 홍익대학교 산학협력단 2 차원 전도층을 구비하는 전자 소자
CN106711196B (zh) * 2016-10-20 2019-11-19 浙江大学 一种p型ZnGeSnO非晶氧化物半导体薄膜及其制备方法
CN107091874A (zh) * 2017-04-06 2017-08-25 上海理工大学 半导体纳米紫外光探测及气体传感集成器件的制作和应用
CN108101100A (zh) * 2017-12-22 2018-06-01 杭州电子科技大学 一种富含缺陷位的片状金属氧化物薄膜的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Quantum confinement effects and band gap engineering of SnO2 nanocrystals in a MgO matrix;M.B.Sahana;《Acta Materialia》;20111215;第1072-1078页 *
SnO2 Quantum Dots and Quantum Wires: Controllable Synthesis, Self-Assembled 2D Architectures, and Gas-Sensing Properties;Xu Xiangxing;《JACS Articles》;20080821;第12527-12535页 *
Zn-Cu-codoped SnO2 nanoparticles: Structural, optical, and ferromagnetic behaviors;Syed Zulfiqar等;《Chin. Phys. B》;20171120;第126104-1至126104-5页 *

Also Published As

Publication number Publication date
CN110459601A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
Kamiya et al. Material characteristics and applications of transparent amorphous oxide semiconductors
CN102938420B (zh) 无定形氧化物和场效应晶体管
US20140070211A1 (en) Field-effect transistor
Lee et al. High mobility ultra-thin crystalline indium oxide thin film transistor using atomic layer deposition
Chen et al. Tunable electrical properties of NiO thin films and p-type thin-film transistors
Ahn et al. Improved electrical stability in the Al doped ZnO thin-film-transistors grown by atomic layer deposition
CN109402739A (zh) 一种二维铋氧硒原子晶体材料、及其制备方法和用途
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
Shin et al. Electrical properties of yttrium–indium–zinc-oxide thin film transistors fabricated using the sol–gel process and various yttrium compositions
KR101682307B1 (ko) 전이금속 디칼코제나이드 대면적 성장 방법 및 상기 방법에 사용되는 장치
CN102856173A (zh) 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
Ruzgar et al. The effect of Sn on electrical performance of zinc oxide based thin film transistor
Lee et al. Layered deposition of SnS2 grown by atomic layer deposition and its transport properties
CN209929312U (zh) 一种基于二硒化铂半导体的场效应管阵列
Zhai et al. Fabrication and characterization of thin-film transistors with SnO2 channel by spray pyrolysis
CN110459601B (zh) 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法
Lee et al. Effects of Ga composition ratio and annealing temperature on the electrical characteristics of solution-processed IGZO thin-film transistors
Liu et al. Enhancing transparent thin-film transistor device performances by using a Ti-doped GaZnO channel layer
Kim et al. Defect control in zinc oxynitride semiconductor for high-performance and high-stability thin-film transistors
CN104992982A (zh) 一种具有超晶格结构的薄膜晶体管
CN107768255A (zh) 低温薄膜晶体管的制备方法
Liu et al. Oxygen pressure dependence of Ti-doped In-Zn-O thin film transistors
Yoon et al. Improvement in IGZO-based thin film transistor performance using a dual-channel structure and electron-beam-irradiation
Acharya et al. Electronic materials for solution-processed TFTs
CN106711197B (zh) 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant